KR100237673B1 - 액정 표시 장치 및 제조 방법 - Google Patents
액정 표시 장치 및 제조 방법 Download PDFInfo
- Publication number
- KR100237673B1 KR100237673B1 KR1019960018699A KR19960018699A KR100237673B1 KR 100237673 B1 KR100237673 B1 KR 100237673B1 KR 1019960018699 A KR1019960018699 A KR 1019960018699A KR 19960018699 A KR19960018699 A KR 19960018699A KR 100237673 B1 KR100237673 B1 KR 100237673B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- source
- electrode
- semiconductor layer
- auxiliary
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 230000001681 protective effect Effects 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 93
- 239000010410 layer Substances 0.000 claims description 41
- 239000010409 thin film Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 23
- 239000004020 conductor Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- 230000000873 masking effect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Chemical & Material Sciences (AREA)
Abstract
본 발명은 마스크 매수를 줄임으로써 제조 비용을 낮추고 수율을 높일 수 있는 액정 표시 장치 및 그 제조 방법에 관한 것이다. 기판, 상기 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극을 덮고 있는 절연막, 상기 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 소스 전극과 드레인 전극, 상기 드레인 전극의 하부에 연결되어 있는 화소 전극, 상기 소스 전극과 드레인 전극의 하부에 상기 화소 전극과 같은 물질로 형성되어 있는 보조 소스 전극과 보조 드레인 전극, 상기 화소 전극을 제외한 전 부분에 도포되어 있는 보호막을 포함하고 있다.
Description
제1(a)-(f)도는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 단면도이다.
제2도는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 나타낸 단면도이고,
제3(a)-(d)도는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 단면도이다.
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세히 말하자면, 마스크 공정 횟수를 줄임으로써 제조 비용을 낮추고 수율을 높일 수 있는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치의 패널은, 박막 트랜지스터 및 화소 전극이 형성되어 있는 다수의 화소 단위가 행렬의 형태로 형성되어 있으며 게이트선 및 데이타선이 각각 화소 행과 화소 열을 따라 형성되어 있는 박막 트랜지스터 기판, 컬러 필터 및 공통 전극이 형성되어 있는 컬러 필터 기판, 박막 트랜지스터와 컬러 필터 기판 사이에 봉입되어 있는 액정 물질로 이루어져 있다.
박막 트랜지스터 기판의 게이트 전극은 게이트선을 통해 게이트 구동부로부터 구동 신호를 전달받아 반도체층에 체널을 형성시킨다. 이에 따라 데이타 구동부로부터의 데이타 신호가 데이타선을 통해 소스 전극에 전달되고, 반도체층과 드레인 전극을 거쳐 화소 전극에 전달된다.
이와 같은 액정 표시 장치는 높은 수율과 제조 원가의 절감이 요구된다.
특히, 마스킹 공정은 수율과 제조 비용에 큰 영향을 미친다. 따라서 마스킹 공정의 횟수를 줄이기 위한 방법이 필요하게 되었다.
이하, 첨부된 도면을 참고로 하여 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 설명한다.
제1(a)-(f)도는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 단면도이다.
먼저, 제1(a)도에 도시한 바와 같이, 기판(110)위에 알루미늄막을 적층하고 제1마스크를 이용하여 사진 식각하여 게이트 전극(112)을 형성한다.
다음, 제1(b)도에 도시한 바와 같이, 절연막(119), 반도체막(120)을 차례로 적층한 후, 제2마스크를 이용하여 제1(c)도에 도시한 바와 같이, 반도체막(120)을 사진 식각하여 반도체막(120)의 패턴을 형성한다.
다음, 제1(d)도에 도시한 바와 같이, 크롬 등의 도전막을 적층한 후 제3마스크를 사용하여 소스 전극(121) 및 드레인 전극(122)을 형성한다.
다음, 제1(e)도에 도시한 바와 같이, 보호막(126)을 적층한 후 제4마스크를 이용하여 드레인 전극(122)이 드러나도록 사진 식각한다.
다음, 제1(f)도에 도시한 바와 같이, 투명 도전막을 적층한 후 제5마스크를 이용하여 화소 전극(128)을 형성한다.
이와 같이, 여러 5회의 마스킹 공정을 수행하면 그 횟수만큼 제조비용이 늘어나며 마스킹 공정 중에 발생하는 불순물에 의해 수율도 낮아지는 단점이 있다.
따라서 종래의 액정 표시 장치는 공정 수가 많으므로 수율이 떨어지고 제조 비용이 높아지는 단점이 있다.
그러므로 본 발명의 목적은 이러한 조래 기술의 문제점인 마스킹 횟수를 줄이기 위한 것이다.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 박막 트랜지스터 기판은, 기판, 상기 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극을 덮고 있는 절연막, 상기 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 소스 전극과 드레인 전극, 상기 드레인 전극의 하부에 연결되어 있는 화소 전극, 상기 소스 전극과 드레인 전극의 하부에 상기 화소 전극과 같은 물질로 형성되어 있는 보조 소스 전극과 보조 드레인 전극을 포함하고 있다.
소스 및 드레인 전극의 하부에 보조 소스 전극과 보조 드레인 전극이 형성되어 있으며, 이 보조 드레인 전극이 연장되어 화소 전극을 형성함으로써 화소 정보가 왜곡없이 전달된다.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 패널은, 기판 위에 게이트 도전체를 적층하고, 제1마스크를 이용하여 사진 식각하여 게이트 전극을 형성하는 단계, 상기 게이트 전극을 덮도록 절연막과 반도체층을 차례로 적층한 다음, 상기 반도체층을 제2마스크를 이용하여 사진 식각하여 반도체층 패턴을 형성하는 단계, 상기 반도체층 위에 투명 도전체, 소스 및 드레인 도전체를 차례로 적층한 다음, 제3마스크를 이용하여 상기 소스 및 드레인 도전체를 사진 식각하여 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극을 마스크로 하여 투명 도전체막의 일부분을 식각하여 보조 소스 전극과 보조 드레인 전극을 형성하는 단계, 보호막을 적층한 후 제4마스크를 사용하여 사진 식각하여 상기 보호막의 패턴을 형성한 다음, 상기 보호막을 마스크로 하여 상기 소스 및 드레인 도전체의 일부가 드러나게 하고, 상기 보호막을 마스크로 하여 드러난 상기 소스 및 드레인 도전체의 일부를 식각하여 상기 투명 도전체막의 일부가 드러나게 하여 화소 전극을 형성하는 단계를 포함하고 있다.
이와 같이, 화소 전극, 소스 및 드레인 전극, 보호막의 순서로 적층하고, 별도의 마스크를 사용하여 보호막을 식각한 다음, 보호막을 마스크로 하여 소스 및 드레인 전극을 식각하여 화소 전극을 형성하므로써 마스크 공정을 간단히 할 수 있다.
이하, 첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 제1실시예를 상세하게 설명한다.
제2도는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 나타낸 단면도이다.
제2도에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판은, 게이트 전극(4)이 기판(2) 위에 형성되어 있으며, 절연막(6)이 게이트 전극(4)을 덮게 형성되어 있다. 게이트 전극(4)은 Al-Nd(201)와 Mo(202)와 ITO(indiun tin oxide)(203)로 이루어진 3층막 또는 Al-Nd(201), Mo(202)로 이루어진 이중막, 또는 Al-Nd(201)의 단일막으로 형성된다. 또한 게이트 전극(4)은 Zr, Ni, Ta, Ti를 첨가물로 하는 알루미늄 합금을 모두 사용할 수 있다.
절연막(6) 위에는 반도체층(8)과 외인성 반도체층(9)이 형성되어 있으며, 외인성 반도체층(9) 위에는 소스 전극(10)과 드레인 전극(12)이 형성되어 있다. 화소 전극(14)은 드레인 전극(12)의 하부에 연결되어 있으며, 소스 전극(10)과 드레인 전극(12)의 하부에 화소 전극(14)과 같은 물질로 보조 소스 전극(16)과 보조 드레인 전극(18)이 형성되어 있다.
보호막(20)이 화소 전극(14)을 제외한 전 부분에 도포되어 있다. 이때, 보호막(20)으로 불투명 물질(예를 들면, 흑색 포토 레지스트)을 사용하면 차광막 역할을 할 수 있다.
제3(a)-(d)도는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 단면도이다.
제3(a)-(d)도에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법은 다음과 같다.
제3(a)도에 도시한 바와 같이, 기판(2) 위에 게이트 전극(4)을 형성한다. 게이트 전극(4)은 다음과 같이 형성한다. 먼저, 기판(2) 위에 알루미늄 합금 중의 하나인 Al-Nd(201)을 적층한다. 다음, Mo(202)과 ITO(203)를 적층한다. 이와 같이 차례로 3층막을 적층한다. 그러나 Al-Nd(201)와 Mo(202)만을 적층하여 이중층으로 적층하거나 Al-Nd(201)만을 적층하여 단일막으로 적층하는 것도 가능하다. 또한, 게이트 전극(4)은 Zr, Ni, Ta, Ti를 첨가물로 하는 알루미늄 합금을 모두 사용할 수 있다.
다음, 적층된 3층막을 제1마스크를 이용하여 사진 식각하여 게이트 전극(4)을 형성한다.
제3(b)도에 도시한 바와 같이, 게이트 전극(4)을 덮도록 절연막(6)을 적층한다. 다음, 반도체층(8)인 비정질 실리콘막과 외인성 반도체층(9)인 n+비정질 실리콘층을 차례로 적층한다. 다음, 반도체층(8) 및 외인성 반도체층(9)을 제2마스크를 이용하여 사진 식각하여 반도체층 패턴을 형성한다.
제3(c)도에 도시한 바와 같이, 투명 도전체인 ITO막과 Mo막을 적층한다. 다음, 제3마스크를 이용하여 소스 전극(10)과 드레인 전극(12)이 될 부분만 남도록 Mo막을 사진 식각한다. 사진 식각되는 Mo막 하부에 있는 ITO막도 식각하여 보조 소스 전극(16)과 보조 드레인 전극(18)을 형성한다.
다음, 식각된 ITO막의 하부에 있는 n+비정질 실리콘막(9)의 일부를 식각하여 비정질 실리콘막(8)의 일부가 드러나게 한다.
제3(d)도에 도시한 바와 같이, 보호막(20)을 적층한 후 제4마스크를 사용하여 사진 식각하여 Mo막(18)의 일부가 드러나게 한다. 다음, 보호막(20)을 마스크로 하여 드러난 Mo막을 식각하여 ITO막의 일부가 드러나게 한다. 즉, 드러난 ITO막이 화소 전극(14)이다. 여기서 보호막(20)으로 사용하는 물질은 SiNx 또는 불투명 물질이다. 보호막(20)으로 불투명 물질인 흑색 포토 레지스트를 사용하면 보호막 겸 블랙 매트릭스 역할을 할 수 있다. 블랙 매트릭스의 역할이 가능하므로 별도로 컬러 필터 기판에 블랙 매트릭스를 형성하지 않아도 차광막 역할이 가능하다. 따라서 컬러 필터 기판의 블랙 매트릭스를 형성하기 위한 사진 식각 공정을 하지 않아도 마스크 공정을 1회 더 줄일 수 있다.
이와 같이 본 발명은 마스크 공정 횟수를 줄여 원가 절감 및 수율 향상을 가져오는 효과가 있다.
Claims (25)
- 기판, 상기 기판 위에 형성되어 있으며, 불투명한 도전 물질로 이루어진 하부막과 투명한 도전 물질로 이루어진 상부막을 포함하는 다중막으로 이루어진 게이트 전극, 상기 게이트 전극을 덮고 있는 절연막, 상기 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 외인성 반도체층, 상기 외인성 반도체층 위에 형성되어 있는 소스 및 드레인 전극, 상기 소스 전극과 드레인 전극의 하부에 형성되어 있는 보조 소스 및 보조 드레인 전극, 상기 보조 드레인 전극으로부터 연장되어 있는 화소 전극, 및 상기 소스 및 드레인 전극 상부를 덮고 있고 상기 화소 전극 상부에는 제거되어 있는 보호막을 포함하고 있는 액정 표시 장치의 박막 트랜지스터 기판.
- 제1항에서, 상기 다중막의 상기 하부막은 Mo막으로 형성되어 있는 액정 표시 장치의 박막 트랜지스터 기판.
- 제2항에서 상기 다중막의 상기 상부막은 ITO로 형성되어 있는 액정 표시 장치의 박막 트랜지스터 기판.
- 제1항에서, 상기 보조 소스 및 보조 드레인 전극은 ITO로 형성되어 있는 액정 표시 장치의 박막 트랜지스터 기판.
- 제1항에서, 상기 소스 및 드레인 전극은 Mo로 형성되어 있는 액정 표시 장치의 박막 트랜지스터 기판.
- 제1항에서, 상기 보호막은 SiNX로 형성되어 있는 액정 표시 장치의 박막 트랜지스터 기판.
- 제1항에서, 상기 보호막은 차광막 역할을 할 수 있는 물질로 형성되어 있는 액정 표시 장치의 박막 트랜지스터 기판.
- 제7항에서, 상기 보호막은 유기 포토 레지스트로 형성되어 있는 액정 표시 장치의 박막 트랜지스터 기판.
- 기판 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 덮도록 절연막, 반도체층 및 외인성 반도체층을 차례로 적층하는 단계, 상기 외인성 반도체층 및 상기 반도체층을 제2마스크를 이용하여 식각하여 반도체층 패턴을 형성하는 단계, 상기 반도체 패턴 위에 투명 도전막 및 소스 및 드레인 전극용 도전막을 차례로 적층하는 단계, 제3마스크를 이용하여 상기 소스 및 드레인 전극용 도전막을 식각하여 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극을 마스크로 하여 투명 도전막을 식각하여 보조 소스 및 보조 드레인 전극을 형성하는 단계, 보호막을 적층하는 단계, 제4마스크를 사용하여 상기 보호막을 패터닝하여 보호막 패턴을 형성하는 단계, 및 상기 보호막 패턴을 마스크로 상기 드레인 전극의 일부를 식각하여 상기 보조 드레인 전극의 일부가 드러나게 하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법.
- 제9항에서, 상기 게이트 전극은 Mo 금속막을 포함하는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법.
- 제10항에서, 상기 투명 도전막으로 ITO막을 증착하는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법.
- 제9항에서, 상기 보조 소스 및 보조 드레인 전극을 ITO로 형성하는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법.
- 제9항에서, 상기 소스 및 드레인 전극은 Mo로 형성하는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법.
- 제9항에서, 상기 보호막은 SiNX로 형성하는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법.
- 제9항에서, 상기 보호막은 차광막 역할을 할 수 있는 물질로 형성하는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법.
- 제15항에서, 상기 보호막은 유기 포토 레지스트로 형성하는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법.
- 기판, 상기 기판 위에 형성되어 있는 게이트 전극, 상기 게이트 전극을 덮고 있는 절연막, 상기 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 외인성 반도체층, 상기 외인성 반도체층 위에 형성되어 있는 소스 및 드레인 전극, 상기 소스 전극과 드레인 전극의 하부에 형성되어 있는 보조 소스 및 보조 드레인 전극, 상기 보조 드레인 전극으로부터 연장되어 있는 화소 전극, 및 상기 소스 및 드레인 전극 상부를 덮고 있고 상기 화소 전극 상부에는 제거되어 있으며 차광막 역할을 할 수 있는 물질로 형성되어 있는 보호막을 포함하고 있는 액정 표시 장치의 박막 트랜지스터 기판.
- 제17항에서, 상기 보조 소스 및 보조 드레인 전극은 ITO로 형성되어 있는 액정 표시 장치의 박막 트랜지스터 기판.
- 제17항에서, 상기 소스 및 드레인 전극은 Mo로 형성되어 있는 액정 표시 장치의 박막 트랜지스터 기판.
- 제17항에서, 상기 보호막은 유기 포토 레지스트로 형성되어 있는 액정 표시 장치의 박막 트랜지스터 기판.
- 기판 위에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 덮도록 절연막, 반도체층 및 외인성 반도체층을 차례로 적층하는 단계, 상기 외인성 반도체층 및 상기 반도체층을 제2마스크를 이용하여 식각하여 반도체층 패턴을 형성하는 단계, 상기 반도체 패턴 위에 투명 도전막 및 소스 및 드레인 전극용 도전막을 차례로 적층하는 단계, 상기 소스 및 드레인 전극용 도전막을 식각하여 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극을 마스크로 하여 투명 도전막을 식각하여 보조 소스 및 보조 드레인 전극을 형성하는 단계, 차광막 역할을 할 수 있는 물질막을 증착하여 보호막을 형성하는 단계, 상기 보호막을 패터닝하여 보호막 패턴을 형성하는 단계, 및 상기 보호막 패턴을 마스크로 상기 드레인 전극의 일부를 식각하여 상기 보조 드레인 전극의 일부가 드러나게 하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법.
- 제21항에서, 상기 보조 소스 및 보조 드레인 전극을 ITO로 형성하는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법.
- 제21항에서, 상기 소스 및 드레인 전극은 Mo로 형성하는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법.
- 제21항에서, 상기 보호막은 유기 포토 레지스트로 형성하는 액정 표시 장치의 박막 트랜지스터 기판의 제조 방법.
- 제9항에서, 상기 게이트 전극은 불투명한 도전 물질로 이루어진 하부막과 투명한 도전 물질로 이루어진 상부막으로 포함하는 다중막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960018699A KR100237673B1 (ko) | 1996-05-30 | 1996-05-30 | 액정 표시 장치 및 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960018699A KR100237673B1 (ko) | 1996-05-30 | 1996-05-30 | 액정 표시 장치 및 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970076042A KR970076042A (ko) | 1997-12-10 |
| KR100237673B1 true KR100237673B1 (ko) | 2000-01-15 |
Family
ID=19460162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960018699A KR100237673B1 (ko) | 1996-05-30 | 1996-05-30 | 액정 표시 장치 및 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100237673B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045306A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 박막 트랜지스터 액정표시소자의 제조방법 |
| KR100446384B1 (ko) * | 2001-05-31 | 2004-09-01 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 어레이의 제조방법 |
| KR100904527B1 (ko) * | 2008-11-21 | 2009-06-25 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
| US7728331B2 (en) | 2006-10-02 | 2010-06-01 | Samsung Electronics Co., Ltd. | Thin film transistor panel and manufacturing method thereof |
| KR101066492B1 (ko) * | 2004-12-24 | 2011-09-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101314778B1 (ko) * | 2005-06-17 | 2013-10-08 | 엘지디스플레이 주식회사 | 액정 표시소자 및 그 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100653466B1 (ko) * | 1997-12-08 | 2007-02-05 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자의제조방법 |
| KR100611043B1 (ko) * | 1999-12-24 | 2006-08-09 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 |
| KR100811606B1 (ko) * | 2007-02-13 | 2008-03-11 | 엘지전자 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| US7749820B2 (en) * | 2008-03-07 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof |
-
1996
- 1996-05-30 KR KR1019960018699A patent/KR100237673B1/ko active IP Right Grant
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000045306A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 박막 트랜지스터 액정표시소자의 제조방법 |
| KR100446384B1 (ko) * | 2001-05-31 | 2004-09-01 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 어레이의 제조방법 |
| KR101066492B1 (ko) * | 2004-12-24 | 2011-09-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101314778B1 (ko) * | 2005-06-17 | 2013-10-08 | 엘지디스플레이 주식회사 | 액정 표시소자 및 그 제조 방법 |
| US7728331B2 (en) | 2006-10-02 | 2010-06-01 | Samsung Electronics Co., Ltd. | Thin film transistor panel and manufacturing method thereof |
| US7993946B2 (en) | 2006-10-02 | 2011-08-09 | Samsung Electronics Co., Ltd. | Thin film transistor panel and manufacturing method thereof |
| KR100904527B1 (ko) * | 2008-11-21 | 2009-06-25 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970076042A (ko) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4856318B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100212288B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101107246B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US8183097B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
| JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| KR100922272B1 (ko) | 액정 표시 패널의 제조 방법 및 액정 표시 패널 | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001005038A (ja) | 表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| KR20090077117A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR100237673B1 (ko) | 액정 표시 장치 및 제조 방법 | |
| US20070264735A1 (en) | Array substrate and display panel | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| US6773941B2 (en) | Pixellated devices such as active matrix liquid crystal displays and methods of manufacturing such | |
| KR100560969B1 (ko) | 액정표시장치용광마스크의제조방법 | |
| KR20000055524A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100655276B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조 방법 | |
| KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100283519B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPH09113932A (ja) | 配線基板とその製造方法 | |
| JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 17 |