JP4275201B2 - アクティブマトリクス液晶表示装置の製造方法 - Google Patents
アクティブマトリクス液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4275201B2 JP4275201B2 JP15049497A JP15049497A JP4275201B2 JP 4275201 B2 JP4275201 B2 JP 4275201B2 JP 15049497 A JP15049497 A JP 15049497A JP 15049497 A JP15049497 A JP 15049497A JP 4275201 B2 JP4275201 B2 JP 4275201B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下では「ＴＦＴ」と称する）を含むアクティブマトリクス液晶表示装置（以下では「ＡＭＬＣＤ」と称する）の製造方法に関する。
【０００２】
【従来の技術】
図１及び図２に示すように、一般にアクティブマトリクス方式の液晶表示装置はマトリクス状に複数の画素電極４が配置された基板（以下では「第１基板」と称する）３から構成される。前記第１基板３に形成された各画素電極４は、隣接する二つのゲートバス配線１７と隣接する二つのソースバス電極１５が交差して形成する部分に配置される。前記ゲートバス配線１７は横方向に形成され、前記ゲートバス配線から分岐したゲート電極７が縦方向に複数個が形成されている。
一方、前記ソ−スバス配線１５は縦方向に形成され、そのソースバス配線から分岐したソース電極５が水平方向に複数個が形成されている。
前記のソース電極５とゲート電極７とが交差する部分にＴＦＴが形成され、前記のＴＦＴは、画素電極と電気的に接触されるように形成されている。第１基板のＴＦＴ及び画素電極の上には液晶を所定の方向に配列させる配向膜（図示されない）が形成されている。
また、アクティブマトリクス液晶表示装置は、カラーフィルタ層（図示されない）、共通電極（図示されない）及び配向膜（図示されない）とが形成された基板（以下では「第２基板」と称する）２を有している。
前記第１基板３と第２基板２を一定な間隔を持たせて張り合わせ、その空間に液晶が封入されている。
第１基板３と第２基板２の外部には各々の偏光板１Ａ、１Ｂが配置されている。
【０００３】
前記各々の構成要素の中、本発明の目的と関連がある第１基板の製造方法を図３及び図８を引用して詳しく説明する。
図３から分かるように、透明ガラス基板10の上にCrを被着し、該Cr金属膜の上にフォトレジスト（図示されない）を塗布した後、マスクを使用し、所定のパタ−ンになるように前記フォトレジストを露光して現像する。前記現像されたパターンに従ってCr金属膜をエッチングしてゲートバス配線17とゲートバス配線17から分岐するゲート電極 7とを形成する(図３）。
続いて、ゲート絶縁層9になるSiNx層と、半導体層11になる非晶質シリコン(以下では「ａ−Ｓｉ」と称する）層と、オーミック接触層12になるn+形a-Si層を前記パターン化されたCr層を含む前記基板の上に連続的に被着する（図４)。
続いてn+形a-Si層の上にフォトレジストを塗布し（図示しない）、マスクを使用して前記フォトレジストを所定のパターンになるように露光して現像する。前記現像されたパターンに従ってn+形a-Si層とa-Si層を同時にエッチングしてオーミック接触層12と半導体層11とを形成する(図５）。
続いて前記ゲート絶縁層9、前記オーミック接触層12及び前記半導体層11を覆うように全面の基板にCrをスパッタリング法で被着する。前記Cr層上にフォトレジストを塗布し、所定のパターンになるようにマスクを使用して露光して現像する。前記フォトレジストの現像されたパターンに従ってCr金属膜をエッチングして信号線として機能するソースバス配線15と前記ソースバス配線15から分岐するソース電極5、及びTFTの出力端子として機能するドレイン電極６を形成する。前記エッチングにより形成されたソース電極５及びドレイン電極６をエッチングマスクとしてオーミック接触層12が両側に分けられるようにオーミック接触層の中央部分をエッチングする（図６）。
【０００４】
続いて、前記ゲート絶縁層９、前記ソースバス配線１５、前記ソース電極５、前記ドレイン電極６、前記オーミック接触層12及び前記半導体層11を覆うように保護層13を全面に被着する。該保護層13の上にフォトレジストを塗布し（図示しない）、マスクを使用してフォトレジストを所定のパターンになるように露光して現像する。該現像されたパタ−ンに従って保護層13をエッチングしてドレイン電極部上の保護層13にコンタンクトホ−ル16を形成する (図７)。
続いて、その保護層13と前記ドレイン電極の6（コンタクトホール）の上に ITO(Indium Tin Oxide)層をスパッタリング法で全面に被着する。該 ITO膜の上にフォトレジストを塗布し（図示しない）、マスクを使用して前記のフォトレジストが所定のパターンになるように露光して現像する。前記現像されたフォトレジストのパターンに従って ITO膜をエッチングして画素電極 4を形成する (図８)。
前記のような従来のAMLCDの製造方法は、画素電極 4を含む第１基板を形成するために５回のパターニング工程が行われた。
前記パターニング工程は、基板上に膜を被着し、被着表面の洗浄の段階、洗浄された被着表面にフォトレジストの被着の段階、マスクを使用して前記フォトレジストを露光し現像する段階、該現像されたパターンによって被着膜をエッチングする段階及び被着膜のパターンの上に残っているフォトレジストを剥離する段階などで構成されている。
【０００５】
【発明が解決しようとする課題】
前記のようにパターニング工程は、非常に複雑だし、長時間がかかり、又他の工程に比べて不良がたくさん生じる傾向がある。
従って、欠陥はパターニング工程の回数に比例して増大するので、可能であれば、前記パターニング工程の回数を減らすことが望ましい。
又、図８のように前記完成されたＴＦＴ部分に段差が生じ、該段差は、以後のラビング工程で欠陥を発生させる。
【０００６】
【課題を解決するための手段】
本発明は、最小のパターニング段階を有するアクティブマトリクス液晶表示装置を製作するための方法を提供することを目的とする。
【０００７】
本発明の目的により、アクティブマトリクス液晶表示装置の製造方法は、基板上にゲートバス配線とゲート電極を形成し、前記ゲートバス配線、前記ゲート電極及び前記基板の上にゲート絶縁層を形成し、前記ゲート絶縁層上に半導体層を形成し、前記半導体層上にオーミック接触層を形成し、前記オーミック接触層上にソースバス配線、ソース電極及びドレイン電極を形成し、前記ソース電極、前記ドレイン電極をエッチングマスクとしてオーミック接触層をエッチングし、前記ソースバス配線、前記ドレイン電極、ソース電極及び前記半導体層上に有機物質からなる第１保護層を形成し、前記第１保護層、前記半導体層及び前記ゲート絶縁層を選択的に除去し、前記基板の上に有機物質からなる第２保護層を形成し、前記第１及び第２保護層を選択的に同時エッチングし、前記ドレイン電極を露出させるコンタクトホールを形成し、前記コンタクトホールを通して前記ドレイン電極と接触する画素電極を形成する段階から構成される。
【０００８】
又、本発明の目的により、アクティブマトリクス液晶表示装置は、基板と、前記基板上に形成されたゲートバス配線及びゲート電極と、前記基板、前記ゲートバス配線及び前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された半導体層と、前記半導体層上に形成されたオーミック接触層と、前記オーミック接触層上に形成されたソースバス配線、ソース電極及びドレイン電極と、前記半導体層、前記ソースバス配線、前記ソース電極及び前記ドレイン電極を覆う有機物質からなる第１保護層と、前記第１保護層と前記基板とを覆う有機物質からなる第２保護層と、前記第１及び第２保護層に形成されたコンタクトホールを通して前記ドレイン電極に接続される画素電極と、を含み、前記第１及び第２保護層は前記コンタクトホールを形成するために選択的に同時エッチングされる。
【０００９】
【発明の実施の形態】
以下に実施例１、２によって本発明のアクティブマトリクス液晶表示装置の製造方法を詳しく説明する。
［実施例１］
図１０から図１８により、実施例１について説明する。まず、透明ガラス基板110の上に、第１金属膜であるＣｒ金属膜などを被着する。前記の第１金属膜の上にフォトレジスト（図示されない）を塗布し、マスクを使ってフォトレジストを所定のパタ−ンになるように露光して現像する。前記フォトレジストの現像されたパタ−ンに従って第１金属膜をウェトエッチング（wet etching)などのエッチング法でエッチングしてゲ−トバス配線117と、ゲ−トバス配線117から分岐するゲ−ト電極107を形成する（図１０）。
続いて、ゲ−ト絶縁層109になるSiNx膜、半導体層111になるa-Si膜とオ−ミック接触層112になるn+形のa-Si膜及び第２金属層140のCr膜とを連続的に被着する（図１１）。
続いて前記の第２金属層140の上にフォトレジスト（図示されない）を塗布し、マスクを使用してフォトレジストを所定のパターンに成るように露光して現像する。前記フォトレジストの現像されたパターンに従って、この第２金属層140をウエットエッチングなどの方法でエッチングして、信号線として機能するソースバス配線115、前記のソース配線115から分岐するソース電極105、出力端子として機能するドレイン電極106及び保持容量電極130を形成する。前記の保持容量電極130はゲートバス配線117と一部分が重畳されるように形成する（図１２）。
続いてソース配線115、ソース電極105、ドレイン電極106及び保持容量電極130をエッチングマスクとして、n+形a-Si層をエッチングして、オ−ミック接触層112を形成する（図１３）。
【００１０】
続いて前記半導体層111、前記オーミック接触層112のエッジ部、前記ソースバス配線115、前記ソース電極105、前記ドレイン電極106及び前記保持容量電極130を覆うように前記基板に第１保護層113aになるSiNx及びSiO2のような無機絶縁物質などを被着する（図１４）。
第１保護層113aの上にフォトレジスト（図示されない）を塗布し、保持容量電極130、ドレイン電極106、a-Si膜の一部分、ソースバス配線115及びソース電極105を覆うようにマスクを使用して露光した後に現像する。前記フォトレジストの現像されたパターンに従って第１保護層113a、a-Si膜111及びSiNx膜109を同時にドライエッチング法でエッチングして、半導体層111及びゲート絶縁層109を形成する（図１５）。
前記工程の後、前記基板110、前記ゲート絶縁層のエッジ部、前記半導体層111のエッジ部及び前記第１保護層113aを覆うように全基板にフッ素添加ポリイミド(fluorinated polyimide)、フッ素添加パリレン(fluorinated parylene)、テフロン(teflon)、Cytop、フルオロポリアリールエーテル(fluoropolyarylether)、Perfluorocyclobutane(PFCB)、 又は、Benzocyclobutane(BCB)のような有機物質を被着して第２保護層113bを形成する（図１６）。
【００１１】
上述したように、前記第２保護層113bが、フッ素添加ポリイミド(fluorinated polyimide)、フッ素添加パリレン(fluorinated parylene)、テフロン(teflon)、Cytop、フルオロポリアリールエーテル(fluoropolyarylether)、Perfluorocyclobutane(PFCB)、 又は、Benzocyclobutane(BCB)のような有機物質から形成される場合、ソースバス配線などのように段差がある部分に被着された有機物質の表面は、段差がなくなる。従って、前記第２有機保護層の上に形成される画素電極も平坦に形成することができ、段差を有する部分でラビング不良の発生を減らすことができる。
従って、画素電極をソースバス配線などに重ねて構成しても、ソースバス配線の段差部分でラビング不良が起こらない。そのために、液晶表示装置の高い開口率の実現が可能である。
続いて前記の第２保護層113bの上にフォトレジスト（図示されない）を塗布し、マスクを用いて前記フォトレジストを所定のパターンになるように露光した後に現像する。前記フォトレジストの現像されたパターンに従って第２保護層113bと第１保護層113aをエッチングしてドレイン電極106及び保持容量電極130を露出させるコンタクトホ−ル116及び116’を形成する（図１７）。
続いて透明導電膜である ITO膜をスパッタリング法で前記第２保護層113b、前記第１保護層113a、前記ドレイン電極106及び前記保持容量電極130を含む全面に被着する。該 ITO層にフォトレジスト（図示されない）を塗布し、マスクを使用してフォトレジストを所定のパターンになるように露光して現像する。前記フォトレジストの現像されたパターンに従って ITO膜をエッチングして前記保持容量電極130の一部と前記ドレイン電極106 の一部と電気的に接触される画素電極104を形成する（図１８）。
【００１２】
［実施例２］
実施例２の製造工程は、実施例１の図１０−図１４までの製造工程は同じであるから、これについての説明は省略する。前記の図１４の工程の状態で前記第１保護層113aの上にフォトレジスト（図示されない）を塗布し、マスクを使用してこのフォトレジストを所定のパターンになるように露光して現像する。前記現像されたパターンに従って第１保護層113aをエッチングして前記ドレイン電極106と前記保持容量電極130の一部にコンタクトホ−ル116を形成する（図１９）。
続いて透明導電膜である ITO層を前記基板110、前記ゲート絶縁層109のエッジ部、前記半導体層111のエッジ部、前記オーミック接触層112のエッジ部、前記保護層113及び前記ドレイン電極106を覆うように全面に被着する。該 ITO膜の上にフォトレジスト（図示されない）を塗布し、マスクを使用してこのフォトレジストを所定のパターンになるように露光して現像する。前記現像されたパターンに従って ITO膜をエッチングして前記保持容量電極120の一部及び前記ドレイン電極106の一部と電気的に接触される画素電極104を形成する（図２０）。
【００１３】
【発明の効果】
本発明の実施例１、２によって、例えば従来の技術の図３−図８に行われた５回のパターニング段階を本発明の実施例２により４回のパターニング段階に減らすことができた。
従って、本発明は、パターニングプロセスで発生する欠陥を減らすことが可能であり、又、製造歩留まりを向上させる効果がある。
【図面の簡単な説明】
【図１】従来のアクティブマトリクス液晶表示装置の一部の構造を示す立体図。
【図２】 従来のアクディブマトリクス液晶表示装置の一部を示す平面図。
【図３】 従来のアクティブマトリクス液晶表示装置の製造工程を説明するための断面図であり、図２のIII−III線に沿った断面図。
【図４】 従来のアクティブマトリクス液晶表示装置の製造工程を説明するための断面図であり、図２のIII−III線に沿った断面図。
【図５】 従来のアクティブマトリクス液晶表示装置の製造工程を説明するための断面図であり、図２のIII−III線に沿った断面図。
【図６】 従来のアクティブマトリクス液晶表示装置の製造工程を説明するための断面図であり、図２のIII−III線に沿った断面図。
【図７】 従来のアクティブマトリクス液晶表示装置の製造工程を説明するための断面図であり、図２のIII−III線に沿った断面図。
【図８】 従来のアクティブマトリクス液晶表示装置の製造工程を説明するための断面図であり、図２のIII−III線に沿った断面図。
【図９】本発明のアクティブマトリクス液晶表示装置の一部を示す平面図。
【図１０】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１１】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１２】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１３】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１４】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１５】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１６】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１７】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１８】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１９】実施例２を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のVI−VI線に沿った断面図。
【図２０】実施例２を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のVI−VI線に沿った断面図。
【符号の説明】
1 偏光板
2 第２基板
3 第１基板
4、104 画素電極
5、105 ソ−ス電極
6、106 ドレイン電極
7、107 ゲ−ト電極
9、109 ゲ−ト絶縁層
10、110 透明ガラス基板
11、111 半導体層
12、112 オ−ミック接触層
13、113 保護層
13a、113a 第１保護層
13b、113b 第２保護層
15、115 ソ−スバス配線
17、117 ゲ−トバス配線
30、130 保持容量電極
40、140 第２金属層
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下では「ＴＦＴ」と称する）を含むアクティブマトリクス液晶表示装置（以下では「ＡＭＬＣＤ」と称する）の製造方法に関する。
【０００２】
【従来の技術】
図１及び図２に示すように、一般にアクティブマトリクス方式の液晶表示装置はマトリクス状に複数の画素電極４が配置された基板（以下では「第１基板」と称する）３から構成される。前記第１基板３に形成された各画素電極４は、隣接する二つのゲートバス配線１７と隣接する二つのソースバス電極１５が交差して形成する部分に配置される。前記ゲートバス配線１７は横方向に形成され、前記ゲートバス配線から分岐したゲート電極７が縦方向に複数個が形成されている。
一方、前記ソ−スバス配線１５は縦方向に形成され、そのソースバス配線から分岐したソース電極５が水平方向に複数個が形成されている。
前記のソース電極５とゲート電極７とが交差する部分にＴＦＴが形成され、前記のＴＦＴは、画素電極と電気的に接触されるように形成されている。第１基板のＴＦＴ及び画素電極の上には液晶を所定の方向に配列させる配向膜（図示されない）が形成されている。
また、アクティブマトリクス液晶表示装置は、カラーフィルタ層（図示されない）、共通電極（図示されない）及び配向膜（図示されない）とが形成された基板（以下では「第２基板」と称する）２を有している。
前記第１基板３と第２基板２を一定な間隔を持たせて張り合わせ、その空間に液晶が封入されている。
第１基板３と第２基板２の外部には各々の偏光板１Ａ、１Ｂが配置されている。
【０００３】
前記各々の構成要素の中、本発明の目的と関連がある第１基板の製造方法を図３及び図８を引用して詳しく説明する。
図３から分かるように、透明ガラス基板10の上にCrを被着し、該Cr金属膜の上にフォトレジスト（図示されない）を塗布した後、マスクを使用し、所定のパタ−ンになるように前記フォトレジストを露光して現像する。前記現像されたパターンに従ってCr金属膜をエッチングしてゲートバス配線17とゲートバス配線17から分岐するゲート電極 7とを形成する(図３）。
続いて、ゲート絶縁層9になるSiNx層と、半導体層11になる非晶質シリコン(以下では「ａ−Ｓｉ」と称する）層と、オーミック接触層12になるn+形a-Si層を前記パターン化されたCr層を含む前記基板の上に連続的に被着する（図４)。
続いてn+形a-Si層の上にフォトレジストを塗布し（図示しない）、マスクを使用して前記フォトレジストを所定のパターンになるように露光して現像する。前記現像されたパターンに従ってn+形a-Si層とa-Si層を同時にエッチングしてオーミック接触層12と半導体層11とを形成する(図５）。
続いて前記ゲート絶縁層9、前記オーミック接触層12及び前記半導体層11を覆うように全面の基板にCrをスパッタリング法で被着する。前記Cr層上にフォトレジストを塗布し、所定のパターンになるようにマスクを使用して露光して現像する。前記フォトレジストの現像されたパターンに従ってCr金属膜をエッチングして信号線として機能するソースバス配線15と前記ソースバス配線15から分岐するソース電極5、及びTFTの出力端子として機能するドレイン電極６を形成する。前記エッチングにより形成されたソース電極５及びドレイン電極６をエッチングマスクとしてオーミック接触層12が両側に分けられるようにオーミック接触層の中央部分をエッチングする（図６）。
【０００４】
続いて、前記ゲート絶縁層９、前記ソースバス配線１５、前記ソース電極５、前記ドレイン電極６、前記オーミック接触層12及び前記半導体層11を覆うように保護層13を全面に被着する。該保護層13の上にフォトレジストを塗布し（図示しない）、マスクを使用してフォトレジストを所定のパターンになるように露光して現像する。該現像されたパタ−ンに従って保護層13をエッチングしてドレイン電極部上の保護層13にコンタンクトホ−ル16を形成する (図７)。
続いて、その保護層13と前記ドレイン電極の6（コンタクトホール）の上に ITO(Indium Tin Oxide)層をスパッタリング法で全面に被着する。該 ITO膜の上にフォトレジストを塗布し（図示しない）、マスクを使用して前記のフォトレジストが所定のパターンになるように露光して現像する。前記現像されたフォトレジストのパターンに従って ITO膜をエッチングして画素電極 4を形成する (図８)。
前記のような従来のAMLCDの製造方法は、画素電極 4を含む第１基板を形成するために５回のパターニング工程が行われた。
前記パターニング工程は、基板上に膜を被着し、被着表面の洗浄の段階、洗浄された被着表面にフォトレジストの被着の段階、マスクを使用して前記フォトレジストを露光し現像する段階、該現像されたパターンによって被着膜をエッチングする段階及び被着膜のパターンの上に残っているフォトレジストを剥離する段階などで構成されている。
【０００５】
【発明が解決しようとする課題】
前記のようにパターニング工程は、非常に複雑だし、長時間がかかり、又他の工程に比べて不良がたくさん生じる傾向がある。
従って、欠陥はパターニング工程の回数に比例して増大するので、可能であれば、前記パターニング工程の回数を減らすことが望ましい。
又、図８のように前記完成されたＴＦＴ部分に段差が生じ、該段差は、以後のラビング工程で欠陥を発生させる。
【０００６】
【課題を解決するための手段】
本発明は、最小のパターニング段階を有するアクティブマトリクス液晶表示装置を製作するための方法を提供することを目的とする。
【０００７】
本発明の目的により、アクティブマトリクス液晶表示装置の製造方法は、基板上にゲートバス配線とゲート電極を形成し、前記ゲートバス配線、前記ゲート電極及び前記基板の上にゲート絶縁層を形成し、前記ゲート絶縁層上に半導体層を形成し、前記半導体層上にオーミック接触層を形成し、前記オーミック接触層上にソースバス配線、ソース電極及びドレイン電極を形成し、前記ソース電極、前記ドレイン電極をエッチングマスクとしてオーミック接触層をエッチングし、前記ソースバス配線、前記ドレイン電極、ソース電極及び前記半導体層上に有機物質からなる第１保護層を形成し、前記第１保護層、前記半導体層及び前記ゲート絶縁層を選択的に除去し、前記基板の上に有機物質からなる第２保護層を形成し、前記第１及び第２保護層を選択的に同時エッチングし、前記ドレイン電極を露出させるコンタクトホールを形成し、前記コンタクトホールを通して前記ドレイン電極と接触する画素電極を形成する段階から構成される。
【０００８】
又、本発明の目的により、アクティブマトリクス液晶表示装置は、基板と、前記基板上に形成されたゲートバス配線及びゲート電極と、前記基板、前記ゲートバス配線及び前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成された半導体層と、前記半導体層上に形成されたオーミック接触層と、前記オーミック接触層上に形成されたソースバス配線、ソース電極及びドレイン電極と、前記半導体層、前記ソースバス配線、前記ソース電極及び前記ドレイン電極を覆う有機物質からなる第１保護層と、前記第１保護層と前記基板とを覆う有機物質からなる第２保護層と、前記第１及び第２保護層に形成されたコンタクトホールを通して前記ドレイン電極に接続される画素電極と、を含み、前記第１及び第２保護層は前記コンタクトホールを形成するために選択的に同時エッチングされる。
【０００９】
【発明の実施の形態】
以下に実施例１、２によって本発明のアクティブマトリクス液晶表示装置の製造方法を詳しく説明する。
［実施例１］
図１０から図１８により、実施例１について説明する。まず、透明ガラス基板110の上に、第１金属膜であるＣｒ金属膜などを被着する。前記の第１金属膜の上にフォトレジスト（図示されない）を塗布し、マスクを使ってフォトレジストを所定のパタ−ンになるように露光して現像する。前記フォトレジストの現像されたパタ−ンに従って第１金属膜をウェトエッチング（wet etching)などのエッチング法でエッチングしてゲ−トバス配線117と、ゲ−トバス配線117から分岐するゲ−ト電極107を形成する（図１０）。
続いて、ゲ−ト絶縁層109になるSiNx膜、半導体層111になるa-Si膜とオ−ミック接触層112になるn+形のa-Si膜及び第２金属層140のCr膜とを連続的に被着する（図１１）。
続いて前記の第２金属層140の上にフォトレジスト（図示されない）を塗布し、マスクを使用してフォトレジストを所定のパターンに成るように露光して現像する。前記フォトレジストの現像されたパターンに従って、この第２金属層140をウエットエッチングなどの方法でエッチングして、信号線として機能するソースバス配線115、前記のソース配線115から分岐するソース電極105、出力端子として機能するドレイン電極106及び保持容量電極130を形成する。前記の保持容量電極130はゲートバス配線117と一部分が重畳されるように形成する（図１２）。
続いてソース配線115、ソース電極105、ドレイン電極106及び保持容量電極130をエッチングマスクとして、n+形a-Si層をエッチングして、オ−ミック接触層112を形成する（図１３）。
【００１０】
続いて前記半導体層111、前記オーミック接触層112のエッジ部、前記ソースバス配線115、前記ソース電極105、前記ドレイン電極106及び前記保持容量電極130を覆うように前記基板に第１保護層113aになるSiNx及びSiO2のような無機絶縁物質などを被着する（図１４）。
第１保護層113aの上にフォトレジスト（図示されない）を塗布し、保持容量電極130、ドレイン電極106、a-Si膜の一部分、ソースバス配線115及びソース電極105を覆うようにマスクを使用して露光した後に現像する。前記フォトレジストの現像されたパターンに従って第１保護層113a、a-Si膜111及びSiNx膜109を同時にドライエッチング法でエッチングして、半導体層111及びゲート絶縁層109を形成する（図１５）。
前記工程の後、前記基板110、前記ゲート絶縁層のエッジ部、前記半導体層111のエッジ部及び前記第１保護層113aを覆うように全基板にフッ素添加ポリイミド(fluorinated polyimide)、フッ素添加パリレン(fluorinated parylene)、テフロン(teflon)、Cytop、フルオロポリアリールエーテル(fluoropolyarylether)、Perfluorocyclobutane(PFCB)、 又は、Benzocyclobutane(BCB)のような有機物質を被着して第２保護層113bを形成する（図１６）。
【００１１】
上述したように、前記第２保護層113bが、フッ素添加ポリイミド(fluorinated polyimide)、フッ素添加パリレン(fluorinated parylene)、テフロン(teflon)、Cytop、フルオロポリアリールエーテル(fluoropolyarylether)、Perfluorocyclobutane(PFCB)、 又は、Benzocyclobutane(BCB)のような有機物質から形成される場合、ソースバス配線などのように段差がある部分に被着された有機物質の表面は、段差がなくなる。従って、前記第２有機保護層の上に形成される画素電極も平坦に形成することができ、段差を有する部分でラビング不良の発生を減らすことができる。
従って、画素電極をソースバス配線などに重ねて構成しても、ソースバス配線の段差部分でラビング不良が起こらない。そのために、液晶表示装置の高い開口率の実現が可能である。
続いて前記の第２保護層113bの上にフォトレジスト（図示されない）を塗布し、マスクを用いて前記フォトレジストを所定のパターンになるように露光した後に現像する。前記フォトレジストの現像されたパターンに従って第２保護層113bと第１保護層113aをエッチングしてドレイン電極106及び保持容量電極130を露出させるコンタクトホ−ル116及び116’を形成する（図１７）。
続いて透明導電膜である ITO膜をスパッタリング法で前記第２保護層113b、前記第１保護層113a、前記ドレイン電極106及び前記保持容量電極130を含む全面に被着する。該 ITO層にフォトレジスト（図示されない）を塗布し、マスクを使用してフォトレジストを所定のパターンになるように露光して現像する。前記フォトレジストの現像されたパターンに従って ITO膜をエッチングして前記保持容量電極130の一部と前記ドレイン電極106 の一部と電気的に接触される画素電極104を形成する（図１８）。
【００１２】
［実施例２］
実施例２の製造工程は、実施例１の図１０−図１４までの製造工程は同じであるから、これについての説明は省略する。前記の図１４の工程の状態で前記第１保護層113aの上にフォトレジスト（図示されない）を塗布し、マスクを使用してこのフォトレジストを所定のパターンになるように露光して現像する。前記現像されたパターンに従って第１保護層113aをエッチングして前記ドレイン電極106と前記保持容量電極130の一部にコンタクトホ−ル116を形成する（図１９）。
続いて透明導電膜である ITO層を前記基板110、前記ゲート絶縁層109のエッジ部、前記半導体層111のエッジ部、前記オーミック接触層112のエッジ部、前記保護層113及び前記ドレイン電極106を覆うように全面に被着する。該 ITO膜の上にフォトレジスト（図示されない）を塗布し、マスクを使用してこのフォトレジストを所定のパターンになるように露光して現像する。前記現像されたパターンに従って ITO膜をエッチングして前記保持容量電極120の一部及び前記ドレイン電極106の一部と電気的に接触される画素電極104を形成する（図２０）。
【００１３】
【発明の効果】
本発明の実施例１、２によって、例えば従来の技術の図３−図８に行われた５回のパターニング段階を本発明の実施例２により４回のパターニング段階に減らすことができた。
従って、本発明は、パターニングプロセスで発生する欠陥を減らすことが可能であり、又、製造歩留まりを向上させる効果がある。
【図面の簡単な説明】
【図１】従来のアクティブマトリクス液晶表示装置の一部の構造を示す立体図。
【図２】 従来のアクディブマトリクス液晶表示装置の一部を示す平面図。
【図３】 従来のアクティブマトリクス液晶表示装置の製造工程を説明するための断面図であり、図２のIII−III線に沿った断面図。
【図４】 従来のアクティブマトリクス液晶表示装置の製造工程を説明するための断面図であり、図２のIII−III線に沿った断面図。
【図５】 従来のアクティブマトリクス液晶表示装置の製造工程を説明するための断面図であり、図２のIII−III線に沿った断面図。
【図６】 従来のアクティブマトリクス液晶表示装置の製造工程を説明するための断面図であり、図２のIII−III線に沿った断面図。
【図７】 従来のアクティブマトリクス液晶表示装置の製造工程を説明するための断面図であり、図２のIII−III線に沿った断面図。
【図８】 従来のアクティブマトリクス液晶表示装置の製造工程を説明するための断面図であり、図２のIII−III線に沿った断面図。
【図９】本発明のアクティブマトリクス液晶表示装置の一部を示す平面図。
【図１０】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１１】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１２】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１３】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１４】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１５】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１６】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１７】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１８】 実施例１を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のV−V線に沿った断面図。
【図１９】実施例２を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のVI−VI線に沿った断面図。
【図２０】実施例２を説明するための本発明のアクティブマトリクス液晶表示装置の製造工程を示す断面図であり、図９のVI−VI線に沿った断面図。
【符号の説明】
1 偏光板
2 第２基板
3 第１基板
4、104 画素電極
5、105 ソ−ス電極
6、106 ドレイン電極
7、107 ゲ−ト電極
9、109 ゲ−ト絶縁層
10、110 透明ガラス基板
11、111 半導体層
12、112 オ−ミック接触層
13、113 保護層
13a、113a 第１保護層
13b、113b 第２保護層
15、115 ソ−スバス配線
17、117 ゲ−トバス配線
30、130 保持容量電極
40、140 第２金属層
Claims (2)
- アクティブマトリクス液晶表示装置の製造方法において、
基板上に第１金属膜を被着し、第１マスクを用いて前記第１金属膜を選択的にエッチングしてゲートバス配線とゲート電極を形成し、
前記ゲートバス配線、前記ゲート電極及び前記基板の上にゲート絶縁層、半導体層、オーミック接触層、及び第２金属層を連続的に形成し、
前記第２金属層を第２マスクを用いて選択的にエッチングして前記オーミック接触層上にソースバス配線、ソース電極、ドレイン電極、及び保持容量電極を形成し、
前記ソースバス配線、前記ソース電極、前記ドレイン電極、及び保持容量電極をエッチングマスクとしてオーミック接触層をエッチングし、
前記オーミック接触層、前記ソースバス配線、前記ドレイン電極、前記ソース電極、前記保持容量電極、及び前記半導体層を覆うように無機絶縁物質からなる第１保護層を形成し、
前記ソースバス配線、前記ソース電極、前記ドレイン電極、及び前記保持容量電極が無機絶縁物質からなる前記第１保護層によって覆われるように、第３マスクを用いて前記第１保護層、前記半導体層及び前記ゲート絶縁層を選択的に除去し、
前記基板及び前記第１保護層の上に有機物質からなる第２保護層をその表面が平坦となるように形成し、
第４マスクを用いて前記第１及び第２保護層を選択的にエッチングし、前記ドレイン電極を露出させるコンタクトホールを形成し、
第５マスクを用いて前記コンタクトホールを通して前記ドレイン電極と接触する画素電極を前記第２保護層上に形成する段階を含むことを特徴とする、アクティブマトリクス液晶表示装置の製造方法。 - 前記第２保護層を形成する段階において、前記有機物質は、フッ素添加ポリイミド(fluorinated polyimide)、フッ素添加パリレン(fluorinated parylene)、テフロン(teflon)、Cytop、フルオロポリアリールエーテル(fluoropolyarylether)、Perfluorocyclobutane(PFCB)、又は、Benzocyclobutane(BCB)中の少なくとも一つを含むことを特徴とする、請求項１記載のアクティブマトリクス液晶表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996-17813 | 1996-05-23 | ||
| KR1019960017813A KR100223153B1 (ko) | 1996-05-23 | 1996-05-23 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1068971A JPH1068971A (ja) | 1998-03-10 |
| JP4275201B2 true JP4275201B2 (ja) | 2009-06-10 |
Family
ID=19459722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15049497A Expired - Lifetime JP4275201B2 (ja) | 1996-05-23 | 1997-05-23 | アクティブマトリクス液晶表示装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5926235A (ja) |
| JP (1) | JP4275201B2 (ja) |
| KR (1) | KR100223153B1 (ja) |
| DE (1) | DE19721451C2 (ja) |
| FR (1) | FR2749963B1 (ja) |
| GB (1) | GB2313466B (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225098B1 (ko) | 1996-07-02 | 1999-10-15 | 구자홍 | 박막트랜지스터의 제조방법 |
| US5894136A (en) * | 1996-01-15 | 1999-04-13 | Lg Electronics Inc. | Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same |
| KR100255930B1 (ko) * | 1996-07-04 | 2000-05-01 | 구본준 | 박막트랜지스터 및 그 제조방법 |
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| TW477907B (en) * | 1997-03-07 | 2002-03-01 | Toshiba Corp | Array substrate, liquid crystal display device and their manufacturing method |
| KR100255592B1 (ko) * | 1997-03-19 | 2000-05-01 | 구본준 | 액정 표시 장치 구조 및 그 제조 방법 |
| TW375689B (en) * | 1997-03-27 | 1999-12-01 | Toshiba Corp | Liquid crystal display device and method for manufacturing the same |
| JP3656076B2 (ja) * | 1997-04-18 | 2005-06-02 | シャープ株式会社 | 表示装置 |
| KR100262953B1 (ko) * | 1997-06-11 | 2000-08-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| KR100271037B1 (ko) * | 1997-09-05 | 2000-11-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same) |
| JP3019047B2 (ja) * | 1997-11-07 | 2000-03-13 | 日本電気株式会社 | アクティブマトリクス型ｔｆｔ素子アレイ |
| DE69839935D1 (de) * | 1997-11-25 | 2008-10-09 | Nec Lcd Technologies Ltd | Aktiv-Matrix-Flüssigkristallanzeige und deren Herstellungsverfahren |
| KR100354904B1 (ko) * | 1998-05-19 | 2002-12-26 | 삼성전자 주식회사 | 광시야각액정표시장치 |
| KR20000003758A (ko) * | 1998-06-29 | 2000-01-25 | 김영환 | 박막 트랜지스터 액정표시소자 |
| JP3592535B2 (ja) * | 1998-07-16 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100299683B1 (ko) * | 1998-09-03 | 2001-10-27 | 윤종용 | 액정표시장치 |
| US6493048B1 (en) * | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| US6335781B2 (en) * | 1998-12-17 | 2002-01-01 | Lg Electronics, Inc. | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer |
| KR100312259B1 (ko) * | 1999-02-05 | 2001-11-03 | 구본준, 론 위라하디락사 | 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조 |
| TWI255957B (en) * | 1999-03-26 | 2006-06-01 | Hitachi Ltd | Liquid crystal display device and method of manufacturing the same |
| NL1015202C2 (nl) * | 1999-05-20 | 2002-03-26 | Nec Corp | Actieve matrixvormige vloeiend-kristal displayinrichting. |
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR100498630B1 (ko) | 1999-09-01 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| JP3391343B2 (ja) * | 1999-10-26 | 2003-03-31 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
| TW578028B (en) | 1999-12-16 | 2004-03-01 | Sharp Kk | Liquid crystal display and manufacturing method thereof |
| KR100632216B1 (ko) * | 1999-12-16 | 2006-10-09 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR100673331B1 (ko) * | 2000-02-19 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| KR100695299B1 (ko) * | 2000-05-12 | 2007-03-14 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
| JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| KR100623989B1 (ko) * | 2000-05-23 | 2006-09-13 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법 |
| JP2002122887A (ja) | 2000-06-12 | 2002-04-26 | Nec Corp | 液晶表示装置及びその製造方法 |
| US6734924B2 (en) | 2000-09-08 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
| KR100773239B1 (ko) * | 2000-12-29 | 2007-11-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100650401B1 (ko) * | 2000-12-29 | 2006-11-27 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100721304B1 (ko) * | 2000-12-29 | 2007-05-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 액정패널 및 그의 제조방법 |
| KR100792466B1 (ko) * | 2001-05-21 | 2008-01-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
| TW543145B (en) * | 2001-10-11 | 2003-07-21 | Samsung Electronics Co Ltd | A thin film transistor array panel and a method of the same |
| KR100436181B1 (ko) * | 2002-04-16 | 2004-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100491821B1 (ko) * | 2002-05-23 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100971955B1 (ko) * | 2002-11-11 | 2010-07-23 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| CN1267780C (zh) | 2002-11-11 | 2006-08-02 | Lg.飞利浦Lcd有限公司 | 用于液晶显示器的阵列基板及其制造方法 |
| KR100905017B1 (ko) * | 2002-12-27 | 2009-06-30 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| US7023016B2 (en) * | 2003-07-02 | 2006-04-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2007086197A (ja) * | 2005-09-20 | 2007-04-05 | Sharp Corp | アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置 |
| KR20070039274A (ko) * | 2005-10-07 | 2007-04-11 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101201972B1 (ko) | 2006-06-30 | 2012-11-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
| CN100461433C (zh) * | 2007-01-04 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| JP5552753B2 (ja) * | 2008-10-08 | 2014-07-16 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
| JP2011118422A (ja) * | 2011-03-01 | 2011-06-16 | Nec Lcd Technologies Ltd | 液晶表示装置、液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法 |
| JP6033071B2 (ja) | 2011-12-23 | 2016-11-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2013015866A (ja) * | 2012-10-09 | 2013-01-24 | Sony Corp | 表示装置 |
| JP6127168B2 (ja) * | 2016-02-05 | 2017-05-10 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US5166085A (en) * | 1987-09-09 | 1992-11-24 | Casio Computer Co., Ltd. | Method of manufacturing a thin film transistor |
| JPH01217423A (ja) * | 1988-02-26 | 1989-08-31 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ基板 |
| JP2530990B2 (ja) * | 1992-10-15 | 1996-09-04 | 富士通株式会社 | 薄膜トランジスタ・マトリクスの製造方法 |
| EP0603866B1 (en) * | 1992-12-25 | 2002-07-24 | Sony Corporation | Active matrix substrate |
| JP3098345B2 (ja) * | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
| JPH06250210A (ja) * | 1993-02-23 | 1994-09-09 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| DE4339721C1 (de) * | 1993-11-22 | 1995-02-02 | Lueder Ernst | Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| US5682211A (en) * | 1994-04-28 | 1997-10-28 | Xerox Corporation | Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines |
| JP3240858B2 (ja) * | 1994-10-19 | 2001-12-25 | ソニー株式会社 | カラー表示装置 |
| KR100303134B1 (ko) * | 1995-05-09 | 2002-11-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법. |
| US5737041A (en) * | 1995-07-31 | 1998-04-07 | Image Quest Technologies, Inc. | TFT, method of making and matrix displays incorporating the TFT |
| KR100338480B1 (ko) * | 1995-08-19 | 2003-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| US5731216A (en) * | 1996-03-27 | 1998-03-24 | Image Quest Technologies, Inc. | Method of making an active matrix display incorporating an improved TFT |
| KR100202231B1 (ko) * | 1996-04-08 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 및 액정표시장치의 구조 |
-
1996
- 1996-05-23 KR KR1019960017813A patent/KR100223153B1/ko not_active IP Right Cessation
-
1997
- 1997-05-21 US US08/861,315 patent/US5926235A/en not_active Expired - Lifetime
- 1997-05-21 FR FR9706186A patent/FR2749963B1/fr not_active Expired - Lifetime
- 1997-05-22 DE DE19721451A patent/DE19721451C2/de not_active Expired - Lifetime
- 1997-05-22 GB GB9710603A patent/GB2313466B/en not_active Expired - Lifetime
- 1997-05-23 JP JP15049497A patent/JP4275201B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2313466B (en) | 2001-01-17 |
| FR2749963A1 (fr) | 1997-12-19 |
| KR100223153B1 (ko) | 1999-10-15 |
| DE19721451C2 (de) | 2002-03-14 |
| FR2749963B1 (fr) | 2002-05-24 |
| GB9710603D0 (en) | 1997-07-16 |
| DE19721451A1 (de) | 1997-11-27 |
| GB2313466A (en) | 1997-11-26 |
| KR970076040A (ko) | 1997-12-10 |
| JPH1068971A (ja) | 1998-03-10 |
| US5926235A (en) | 1999-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4275201B2 (ja) | アクティブマトリクス液晶表示装置の製造方法 | |
| US7576809B2 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
| KR100391157B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| US6818923B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7306979B2 (en) | Method of fabricating thin film transistor substrate for display device | |
| US5990998A (en) | Active matrix liquid crystal display and related method | |
| US20070164331A1 (en) | Thin film transistor substrate for display device and fabricating method thereof | |
| US7118947B2 (en) | Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof | |
| KR100886241B1 (ko) | 액정표시소자의 제조방법 | |
| KR20030080373A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20000027509A (ko) | 고개구율 및 고투과율 액정 표시 장치의 제조방법 | |
| US7563627B2 (en) | Method of manufacturing thin film transistor array substrate | |
| KR100331896B1 (ko) | 박막트랜지스터어레이의제조방법 | |
| US8125585B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US7550767B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7106390B2 (en) | Liquid crystal display and fabricating method thereof | |
| KR20040061195A (ko) | 액정표시패널 및 그 제조방법 | |
| KR101006474B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조 방법 | |
| KR100417915B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR100694576B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100652038B1 (ko) | 액정 디스플레이 패널 제조방법 | |
| KR100595311B1 (ko) | 액정표시 소자의 제조방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060912 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070606 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070727 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070921 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081205 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081210 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090304 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |