JP2001319876A - 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法 - Google Patents
写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法Info
- Publication number
- JP2001319876A JP2001319876A JP2001068310A JP2001068310A JP2001319876A JP 2001319876 A JP2001319876 A JP 2001319876A JP 2001068310 A JP2001068310 A JP 2001068310A JP 2001068310 A JP2001068310 A JP 2001068310A JP 2001319876 A JP2001319876 A JP 2001319876A
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- forming
- gate
- pattern
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 102
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 239000010409 thin film Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000001259 photo etching Methods 0.000 title claims abstract description 19
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 13
- 239000010408 film Substances 0.000 claims abstract description 206
- 239000004065 semiconductor Substances 0.000 claims abstract description 93
- 239000010410 layer Substances 0.000 claims description 266
- 239000004020 conductor Substances 0.000 claims description 56
- 230000001681 protective effect Effects 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 description 36
- 238000003860 storage Methods 0.000 description 25
- 239000003990 capacitor Substances 0.000 description 20
- 239000011651 chromium Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000004380 ashing Methods 0.000 description 6
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007888 film coating Substances 0.000 description 4
- 238000009501 film coating Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70458—Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の写真エッチング工程において生
産性を向上させ、液晶表示装置用薄膜トランジスタ基板
の製造工程を単純化する。 【解決手段】 本発明では写真エッチング用装置に２つ
露光器を設置して生産性を向上させ、２回の露光工程で
厚さが異なる感光膜を形成して多数層の薄膜を一度にエ
ッチングするので工程が簡単であると共に基板全体に均
一なパターンを得ることができる。
産性を向上させ、液晶表示装置用薄膜トランジスタ基板
の製造工程を単純化する。 【解決手段】 本発明では写真エッチング用装置に２つ
露光器を設置して生産性を向上させ、２回の露光工程で
厚さが異なる感光膜を形成して多数層の薄膜を一度にエ
ッチングするので工程が簡単であると共に基板全体に均
一なパターンを得ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は写真エッチング用装
置及び方法、そしてこれを利用した液晶表示装置用薄膜
トランジスタ基板の製造方法に関する。
置及び方法、そしてこれを利用した液晶表示装置用薄膜
トランジスタ基板の製造方法に関する。
【０００２】
【従来の技術】半導体素子は、多層の薄膜を積層し、感
光膜を利用した写真エッチング工程を用いて形成され
る。
光膜を利用した写真エッチング工程を用いて形成され
る。
【０００３】ここで、写真エッチング工程とは感光膜を
用いてマスクに描かれたパターンを薄膜パターンとして
形成する工程であって、先ず、薄膜の上部に感光膜を塗
布した後、感光膜を硬化させるためにソフトベーク（so
ft bake）を実施する。その次に、マスクを使用して露
光を実施し、現像液を用いて感光膜を選択的に除去した
後、ハードベーク（hard bake）を実施し、感光膜によ
って形成されたパターンに従って薄膜を選択的に除去し
て薄膜パターンを形成する。
用いてマスクに描かれたパターンを薄膜パターンとして
形成する工程であって、先ず、薄膜の上部に感光膜を塗
布した後、感光膜を硬化させるためにソフトベーク（so
ft bake）を実施する。その次に、マスクを使用して露
光を実施し、現像液を用いて感光膜を選択的に除去した
後、ハードベーク（hard bake）を実施し、感光膜によ
って形成されたパターンに従って薄膜を選択的に除去し
て薄膜パターンを形成する。
【０００４】この時、露光工程は、使用されるマスクの
形態または露光されるショット（shot）の構成に応じて
露光時間に差異が発生し、露光時間は感光膜を塗布した
り現像する時間より長くかかるため、写真エッチング工
程において生産性を向上させるためには露光工程を効率
的に管理することが必要である。
形態または露光されるショット（shot）の構成に応じて
露光時間に差異が発生し、露光時間は感光膜を塗布した
り現像する時間より長くかかるため、写真エッチング工
程において生産性を向上させるためには露光工程を効率
的に管理することが必要である。
【０００５】一方、液晶表示装置は現在最も広く使用さ
れている平板表示装置のうちの一つであって、２枚の基
板の間に液晶が注入されていて２枚の基板にそれぞれ形
成されている電極に印加される電圧によって液晶が動く
構造になっている。
れている平板表示装置のうちの一つであって、２枚の基
板の間に液晶が注入されていて２枚の基板にそれぞれ形
成されている電極に印加される電圧によって液晶が動く
構造になっている。
【０００６】
【発明が解決しようとする課題】２枚の基板のうちの１
枚は薄膜トランジスタを含む基板で、薄膜を形成し写真
エッチングする工程を数回反復することによって基板内
に薄膜トランジスタまたは配線を形成する。このような
薄膜トランジスタ基板を製造する工程を単純化するため
に、マスク内に露光器の分解能より小さい微細パターン
のスリットまたは透過率が異なる膜を形成し、これを用
いて中間の厚さを有する感光膜パターンを形成して一枚
以上の薄膜を１回の写真エッチング工程でパターニング
する方法が提示されているが、このような方法は基板が
大型化されるのに伴って基板全体に均一にパターンを形
成することが難しくなるという問題がある。
枚は薄膜トランジスタを含む基板で、薄膜を形成し写真
エッチングする工程を数回反復することによって基板内
に薄膜トランジスタまたは配線を形成する。このような
薄膜トランジスタ基板を製造する工程を単純化するため
に、マスク内に露光器の分解能より小さい微細パターン
のスリットまたは透過率が異なる膜を形成し、これを用
いて中間の厚さを有する感光膜パターンを形成して一枚
以上の薄膜を１回の写真エッチング工程でパターニング
する方法が提示されているが、このような方法は基板が
大型化されるのに伴って基板全体に均一にパターンを形
成することが難しくなるという問題がある。
【０００７】本発明は前記課題を解決するためのもので
あって、その目的は、半導体素子の写真エッチング工程
における生産性を向上させることにある。
あって、その目的は、半導体素子の写真エッチング工程
における生産性を向上させることにある。
【０００８】本発明の他の目的は液晶表示装置用薄膜ト
ランジスタ基板の製造工程を単純化することにある。
ランジスタ基板の製造工程を単純化することにある。
【０００９】
【課題を解決するための手段】このような課題を解決す
るために本発明では写真エッチング工程を進めるのにあ
たって２つの露光器を同時に使用する。
るために本発明では写真エッチング工程を進めるのにあ
たって２つの露光器を同時に使用する。
【００１０】本発明による写真エッチング用装置は、基
板上に感光膜を塗布する塗布装置と、光を照射して感光
膜を露光する第１及び第２露光器と、露光された感光膜
を現像する現像装置とを含む。
板上に感光膜を塗布する塗布装置と、光を照射して感光
膜を露光する第１及び第２露光器と、露光された感光膜
を現像する現像装置とを含む。
【００１１】一方、本発明では、基板の上に形成されて
いる薄膜上に感光膜を塗布した後、第１露光を実施す
る。その次に、第１露光された感光膜を第２露光して現
像して厚さが互いに異なる少なくとも三つの部分を形成
する。
いる薄膜上に感光膜を塗布した後、第１露光を実施す
る。その次に、第１露光された感光膜を第２露光して現
像して厚さが互いに異なる少なくとも三つの部分を形成
する。
【００１２】ここで、第１露光及び第２露光は互いに異
なる露光器を利用することができる。
なる露光器を利用することができる。
【００１３】この時、第２露光時に露光される光の強さ
を第１露光の光の強さより弱くしたり、第２露光の露光
時間を第１露光の露光時間より短くすることができ、こ
れら２種類の方法を共に使用することもできる。
を第１露光の光の強さより弱くしたり、第２露光の露光
時間を第１露光の露光時間より短くすることができ、こ
れら２種類の方法を共に使用することもできる。
【００１４】本発明による薄膜トランジスタ基板の製造
方法では、絶縁基板の上にゲート線とゲート線に連結さ
れているゲート電極とを含むゲート配線を形成した後、
ゲート配線を覆うゲート絶縁膜、半導体層、抵抗性接触
層、そして導電体層を蒸着する。その次に、導電体層と
接触層と半導体層とをパターニングしてデータ線、デー
タ線に連結されているソース電極、そしてデータ線及び
ソース電極と分離されているドレーン電極を含むデータ
配線と接触層パターンと半導体層パターンとを形成す
る。その後、データ配線を覆いドレーン電極を露出させ
る接触孔を含む保護膜を形成し、接触孔を通じてドレー
ン電極と連結されている画素電極を形成する。本発明の
データ配線と接触層パターンと半導体層とを形成する段
階は、感光膜パターンを利用した写真エッチング工程を
用いて行われ、感光膜パターンはデータ配線を形成する
ための第１露光とソース及びドレーン電極の間のチャン
ネルを形成するための第２露光とによって形成され、ソ
ース及びドレーン電極の間に位置して第１の厚さを有す
る第１部分と第１部分より厚い厚さを有する第２部分と
厚さのない第３部分とを含む。
方法では、絶縁基板の上にゲート線とゲート線に連結さ
れているゲート電極とを含むゲート配線を形成した後、
ゲート配線を覆うゲート絶縁膜、半導体層、抵抗性接触
層、そして導電体層を蒸着する。その次に、導電体層と
接触層と半導体層とをパターニングしてデータ線、デー
タ線に連結されているソース電極、そしてデータ線及び
ソース電極と分離されているドレーン電極を含むデータ
配線と接触層パターンと半導体層パターンとを形成す
る。その後、データ配線を覆いドレーン電極を露出させ
る接触孔を含む保護膜を形成し、接触孔を通じてドレー
ン電極と連結されている画素電極を形成する。本発明の
データ配線と接触層パターンと半導体層とを形成する段
階は、感光膜パターンを利用した写真エッチング工程を
用いて行われ、感光膜パターンはデータ配線を形成する
ための第１露光とソース及びドレーン電極の間のチャン
ネルを形成するための第２露光とによって形成され、ソ
ース及びドレーン電極の間に位置して第１の厚さを有す
る第１部分と第１部分より厚い厚さを有する第２部分と
厚さのない第３部分とを含む。
【００１５】本発明による他の製造方法では、絶縁基板
の上にゲート線とゲート線に連結されているゲート電極
とゲートパッドとを含むゲート配線を形成した後、ゲー
ト配線の上部にゲート絶縁膜、半導体層、抵抗性接触
層、そして導電体層を蒸着する。その次に、導電体層、
接触層、半導体層及びゲート絶縁膜をパターニングして
ゲートパッドを露出させる第１接触孔と、導電体パター
ン、接触層パターン、そして半導体層パターンとを形成
する。その後、導電体パターン及び接触層パターンをパ
ターニングしてデータ線、データ線に連結されているソ
ース電極、データ線及びソース電極と分離されているド
レーン電極、そしてデータ線の一端に位置するデータパ
ッドを含むデータ配線と接触層パターンとを完成する。
その次に、ドレーン電極と連結されている画素電極を形
成し、データ配線及び画素電極を覆いゲートパッド及び
データパッドをそれぞれ露出させる第２及び第３接触孔
を含む保護膜を形成する。ここで、第１接触孔、導電体
パターン、接触層パターン、そして半導体層パターンを
形成する段階は感光膜パターンを利用した写真エッチン
グ工程を用いて行われ、感光膜パターンは導電体パター
ンを形成するための第１露光と第１接触孔を形成するた
めの第２露光とによって形成され、導電体パターンの上
部に位置して第１の厚さを有する第１部分と第１接触孔
の上部に位置して厚さがない第２部分と第１部分より厚
さが薄い第３部分とを含む。
の上にゲート線とゲート線に連結されているゲート電極
とゲートパッドとを含むゲート配線を形成した後、ゲー
ト配線の上部にゲート絶縁膜、半導体層、抵抗性接触
層、そして導電体層を蒸着する。その次に、導電体層、
接触層、半導体層及びゲート絶縁膜をパターニングして
ゲートパッドを露出させる第１接触孔と、導電体パター
ン、接触層パターン、そして半導体層パターンとを形成
する。その後、導電体パターン及び接触層パターンをパ
ターニングしてデータ線、データ線に連結されているソ
ース電極、データ線及びソース電極と分離されているド
レーン電極、そしてデータ線の一端に位置するデータパ
ッドを含むデータ配線と接触層パターンとを完成する。
その次に、ドレーン電極と連結されている画素電極を形
成し、データ配線及び画素電極を覆いゲートパッド及び
データパッドをそれぞれ露出させる第２及び第３接触孔
を含む保護膜を形成する。ここで、第１接触孔、導電体
パターン、接触層パターン、そして半導体層パターンを
形成する段階は感光膜パターンを利用した写真エッチン
グ工程を用いて行われ、感光膜パターンは導電体パター
ンを形成するための第１露光と第１接触孔を形成するた
めの第２露光とによって形成され、導電体パターンの上
部に位置して第１の厚さを有する第１部分と第１接触孔
の上部に位置して厚さがない第２部分と第１部分より厚
さが薄い第３部分とを含む。
【００１６】本発明による他の製造方法では、絶縁基板
の上にゲート線とゲート線に連結されているゲート電極
とゲートパッドとを含むゲート配線を形成した後、ゲー
ト配線の上部にゲート絶縁膜、半導体層及び抵抗性接触
層を蒸着する。その次に、接触層と半導体層とゲート絶
縁膜とをパターニングしてゲートパッドを露出させる第
１接触孔と接触層パターンと半導体層パターンとを形成
する。その後、接触層パターンの上部にデータ線、デー
タ線に連結されているソース電極、データ線及びソース
電極と分離されているドレーン電極、そしてデータ線の
一端に位置するデータパッドを含むデータ配線を形成す
る。その次に、接触層パターンを完成し、ドレーン電極
と連結されている画素電極を形成した後、データ配線及
び画素電極を覆いゲートパッド及びデータパッドをそれ
ぞれ露出させる第２及び第３接触孔を含む保護膜を形成
する。ここで、第１接触孔と接触層パターンと半導体層
パターンとを形成する段階は感光膜パターンを利用した
写真エッチング工程を用いて行われ、感光膜パターンは
接触層パターンを形成するための第１露光と第１接触孔
を形成するための第２露光とによって形成され、接触層
パターンの上部に位置して第１の厚さを有する第１部分
と第１接触孔の上部に位置して厚さのない第２部分と第
１部分より厚さが薄い第３部分とを含む。
の上にゲート線とゲート線に連結されているゲート電極
とゲートパッドとを含むゲート配線を形成した後、ゲー
ト配線の上部にゲート絶縁膜、半導体層及び抵抗性接触
層を蒸着する。その次に、接触層と半導体層とゲート絶
縁膜とをパターニングしてゲートパッドを露出させる第
１接触孔と接触層パターンと半導体層パターンとを形成
する。その後、接触層パターンの上部にデータ線、デー
タ線に連結されているソース電極、データ線及びソース
電極と分離されているドレーン電極、そしてデータ線の
一端に位置するデータパッドを含むデータ配線を形成す
る。その次に、接触層パターンを完成し、ドレーン電極
と連結されている画素電極を形成した後、データ配線及
び画素電極を覆いゲートパッド及びデータパッドをそれ
ぞれ露出させる第２及び第３接触孔を含む保護膜を形成
する。ここで、第１接触孔と接触層パターンと半導体層
パターンとを形成する段階は感光膜パターンを利用した
写真エッチング工程を用いて行われ、感光膜パターンは
接触層パターンを形成するための第１露光と第１接触孔
を形成するための第２露光とによって形成され、接触層
パターンの上部に位置して第１の厚さを有する第１部分
と第１接触孔の上部に位置して厚さのない第２部分と第
１部分より厚さが薄い第３部分とを含む。
【００１７】本発明による他の製造方法では、絶縁基板
の上にゲート線とゲート線に連結されているゲート電極
とゲートパッドとを含むゲート配線を形成した後、ゲー
ト配線の上部に第１絶縁膜を形成する。その次に、ゲー
ト配線の上部に第１絶縁膜を形成し、その上に半導体層
を蒸着する。その後、半導体層の上部に抵抗性接触層パ
ターンを形成し、接触層パターンの上部にデータ線、デ
ータ線に連結されているソース電極、データ線及びソー
ス電極と分離されているドレーン電極、そしてデータ線
の一端部に位置するデータパッドを含むデータ配線を形
成する。その後、データ配線を覆う第２絶縁膜を形成
し、第２絶縁膜と半導体層とゲート絶縁膜とをパターニ
ングしてドレーン電極とゲートパッドとデータパッドと
をそれぞれ露出させる第１乃至第３接触孔及び半導体層
パターンを形成する。その次に、第１接触孔を通じてド
レーン電極と連結されている画素電極を形成する。ここ
で、第１乃至第３接触孔及び半導体層パターンを形成す
る段階は感光膜パターンを利用した写真エッチング工程
を用いて行われ、感光膜パターンは半導体層パターンを
形成するための第１露光と第１乃至第３接触孔を形成す
るための第２露光とによって形成され、半導体層パター
ンの上部に位置して第１の厚さを有する第１部分と第１
乃至第３接触孔の上部に位置して厚さのない第２部分と
第１部分より厚さが薄い第３部分とを含む。
の上にゲート線とゲート線に連結されているゲート電極
とゲートパッドとを含むゲート配線を形成した後、ゲー
ト配線の上部に第１絶縁膜を形成する。その次に、ゲー
ト配線の上部に第１絶縁膜を形成し、その上に半導体層
を蒸着する。その後、半導体層の上部に抵抗性接触層パ
ターンを形成し、接触層パターンの上部にデータ線、デ
ータ線に連結されているソース電極、データ線及びソー
ス電極と分離されているドレーン電極、そしてデータ線
の一端部に位置するデータパッドを含むデータ配線を形
成する。その後、データ配線を覆う第２絶縁膜を形成
し、第２絶縁膜と半導体層とゲート絶縁膜とをパターニ
ングしてドレーン電極とゲートパッドとデータパッドと
をそれぞれ露出させる第１乃至第３接触孔及び半導体層
パターンを形成する。その次に、第１接触孔を通じてド
レーン電極と連結されている画素電極を形成する。ここ
で、第１乃至第３接触孔及び半導体層パターンを形成す
る段階は感光膜パターンを利用した写真エッチング工程
を用いて行われ、感光膜パターンは半導体層パターンを
形成するための第１露光と第１乃至第３接触孔を形成す
るための第２露光とによって形成され、半導体層パター
ンの上部に位置して第１の厚さを有する第１部分と第１
乃至第３接触孔の上部に位置して厚さのない第２部分と
第１部分より厚さが薄い第３部分とを含む。
【００１８】本発明による他の製造方法では、絶縁基板
の上にゲート線、ゲート線に連結されているゲート電極
及びゲートパッドとを含むゲート配線を形成した後、ゲ
ート配線の上部に第１絶縁膜、半導体層、そして第２絶
縁膜を蒸着する。その次に、第２絶縁膜と半導体層と第
１絶縁膜とをパターニングしてゲート電極の上部に位置
する第２絶縁膜パターンとゲートパッドとを露出させる
接触孔を形成し、第２絶縁膜パターンの上部に接触層パ
ターンを形成する。その後、接触層パターンの上部にデ
ータ線、データ線に連結されているソース電極、データ
線及びソース電極と分離されているドレーン電極、そし
てデータ線の一端に位置するデータパッドを含むデータ
配線を形成する。その後、ドレーン電極と連結されてい
る画素電極を形成する。ここで、第２絶縁膜パターン及
び接触孔を形成する段階は感光膜パターンを利用した写
真エッチング工程を用いて行われ、感光膜パターンは第
２絶縁膜パターンを形成するための第１露光と接触孔を
形成するための第２露光とによって形成され、第２絶縁
膜パターンの上部に位置して第１の厚さを有する第１部
分と接触孔の上部に位置して厚さのない第２部分と第１
部分より厚さが小さい第３部分とを含む。
の上にゲート線、ゲート線に連結されているゲート電極
及びゲートパッドとを含むゲート配線を形成した後、ゲ
ート配線の上部に第１絶縁膜、半導体層、そして第２絶
縁膜を蒸着する。その次に、第２絶縁膜と半導体層と第
１絶縁膜とをパターニングしてゲート電極の上部に位置
する第２絶縁膜パターンとゲートパッドとを露出させる
接触孔を形成し、第２絶縁膜パターンの上部に接触層パ
ターンを形成する。その後、接触層パターンの上部にデ
ータ線、データ線に連結されているソース電極、データ
線及びソース電極と分離されているドレーン電極、そし
てデータ線の一端に位置するデータパッドを含むデータ
配線を形成する。その後、ドレーン電極と連結されてい
る画素電極を形成する。ここで、第２絶縁膜パターン及
び接触孔を形成する段階は感光膜パターンを利用した写
真エッチング工程を用いて行われ、感光膜パターンは第
２絶縁膜パターンを形成するための第１露光と接触孔を
形成するための第２露光とによって形成され、第２絶縁
膜パターンの上部に位置して第１の厚さを有する第１部
分と接触孔の上部に位置して厚さのない第２部分と第１
部分より厚さが小さい第３部分とを含む。
【００１９】ここで、第１露光と第２露光とは互いに異
なる露光器を利用することができる。
なる露光器を利用することができる。
【００２０】この時、第２露光時に露光される光の強さ
を第１露光の光の強さより弱くしたり第２露光の露光時
間を第１露光の露光時間より短くすることができ、これ
ら両方の方法を共に使用することもできる。
を第１露光の光の強さより弱くしたり第２露光の露光時
間を第１露光の露光時間より短くすることができ、これ
ら両方の方法を共に使用することもできる。
【００２１】このように本発明では、露光器を２つ含む
写真エッチング用装置を利用することによって生産性を
向上させ、２回の露光工程で部分的に異なる厚さを有す
る感光膜パターンを形成し、これをエッチングマスクと
して使用して少なくとも２つ以上のパターンを一回の写
真エッチング工程で形成することによって工程を単純化
することができる。
写真エッチング用装置を利用することによって生産性を
向上させ、２回の露光工程で部分的に異なる厚さを有す
る感光膜パターンを形成し、これをエッチングマスクと
して使用して少なくとも２つ以上のパターンを一回の写
真エッチング工程で形成することによって工程を単純化
することができる。
【００２２】
【発明の実施の形態】以下、添付した図面を参照して本
発明の実施形態例による写真エッチング用装置及びその
方法について詳細に説明する。
発明の実施形態例による写真エッチング用装置及びその
方法について詳細に説明する。
【００２３】図１に示したように、本発明による写真エ
ッチング用装置は薄膜の上部に感光膜を塗布する感光膜
塗布装置１、感光膜を硬化させるために加熱するソフト
ベーク器２、マスクを用いて硬化した感光膜に光を照射
して露光する第１露光器３及び第２露光器４、現像液を
利用して感光膜を選択的に除去して感光膜パターンを形
成する現像装置５、そして現象された感光膜パターンの
接着力を良好にするために加熱するハードベーク器６を
含む。
ッチング用装置は薄膜の上部に感光膜を塗布する感光膜
塗布装置１、感光膜を硬化させるために加熱するソフト
ベーク器２、マスクを用いて硬化した感光膜に光を照射
して露光する第１露光器３及び第２露光器４、現像液を
利用して感光膜を選択的に除去して感光膜パターンを形
成する現像装置５、そして現象された感光膜パターンの
接着力を良好にするために加熱するハードベーク器６を
含む。
【００２４】図１の矢印は工程の流れを示し、第１露光
器を利用した第１写真エッチング工程と第２露光器を利
用した第２写真エッチング工程とを独立させて進めるこ
とで同一時間内に２倍の効果を得ることができ、また、
第１露光器で露光した後に続けて第２露光器で露光して
部分的に異なる厚さを有する感光膜パターンを形成し、
これをエッチングマスクとして使用して少なくとも２つ
以上のパターンを一回のエッチング工程で形成すること
で工程を単純化することもできる。
器を利用した第１写真エッチング工程と第２露光器を利
用した第２写真エッチング工程とを独立させて進めるこ
とで同一時間内に２倍の効果を得ることができ、また、
第１露光器で露光した後に続けて第２露光器で露光して
部分的に異なる厚さを有する感光膜パターンを形成し、
これをエッチングマスクとして使用して少なくとも２つ
以上のパターンを一回のエッチング工程で形成すること
で工程を単純化することもできる。
【００２５】まず、感光膜塗布装置１で陽性感光膜を塗
布し、塗布された感光膜をソフトベーク器２でベークし
た後、第１露光器３または第２露光器４のうちのいずれ
か一つでマスクを用いて露光を実施する。その後、現像
装置５で感光膜の露光された部分を除去する。その次
に、ハードベーク器６でベークする。この時、それぞれ
の露光器３、４は互いに同一パターンを露光することも
でき、異なるパターンを露光することもできる。本発明
では第１露光器３を通じた第１露光を含む第１写真エッ
チング工程と第２露光器４を通じた第２露光を含む第２
写真エッチング工程とがそれぞれ同時に行われ得、ま
た、いずれか一つの工程の進行中に他の工程が始まり得
るので、生産性を向上させることができる。
布し、塗布された感光膜をソフトベーク器２でベークし
た後、第１露光器３または第２露光器４のうちのいずれ
か一つでマスクを用いて露光を実施する。その後、現像
装置５で感光膜の露光された部分を除去する。その次
に、ハードベーク器６でベークする。この時、それぞれ
の露光器３、４は互いに同一パターンを露光することも
でき、異なるパターンを露光することもできる。本発明
では第１露光器３を通じた第１露光を含む第１写真エッ
チング工程と第２露光器４を通じた第２露光を含む第２
写真エッチング工程とがそれぞれ同時に行われ得、ま
た、いずれか一つの工程の進行中に他の工程が始まり得
るので、生産性を向上させることができる。
【００２６】一方、他の写真エッチング工程は感光膜塗
布装置１で陽性感光膜を塗布した後、塗布した感光膜を
ソフトベーク器２でベークし、その次に、第１露光器３
から第２露光器４の順または第２露光器４から第１露光
器３の順に露光を実施する。その後、現像装置５で感光
膜の露光された部分を露光し、ハードベーク器６でベー
クを実施することによって互いに異なる厚さを有する感
光膜パターンを形成する。従って、このような感光膜パ
ターンを用いてその下部の薄膜がエッチングされる程度
を異なるようにしたり多数層の薄膜を一度にエッチング
する。
布装置１で陽性感光膜を塗布した後、塗布した感光膜を
ソフトベーク器２でベークし、その次に、第１露光器３
から第２露光器４の順または第２露光器４から第１露光
器３の順に露光を実施する。その後、現像装置５で感光
膜の露光された部分を露光し、ハードベーク器６でベー
クを実施することによって互いに異なる厚さを有する感
光膜パターンを形成する。従って、このような感光膜パ
ターンを用いてその下部の薄膜がエッチングされる程度
を異なるようにしたり多数層の薄膜を一度にエッチング
する。
【００２７】ここでは陽性感光膜を利用した例を挙げて
説明したが、陰性感光膜を使用することもできる。陰性
感光膜を使用する時には感光膜の現像工程で露光されな
い部分が除去される。
説明したが、陰性感光膜を使用することもできる。陰性
感光膜を使用する時には感光膜の現像工程で露光されな
い部分が除去される。
【００２８】このように本発明による写真エッチング工
程を利用して厚さが異なる感光膜を形成する方法を図２
乃至４及び図１を参照して詳細に説明する。
程を利用して厚さが異なる感光膜を形成する方法を図２
乃至４及び図１を参照して詳細に説明する。
【００２９】まず、図２に示したように、基板１０上に
化学気相蒸着法（ＣＶＤ）またはスパッタリング法また
はコーティング法で薄膜２０を形成した後、その上に陽
性感光膜３０を塗布する。その次に、第１パターン４２
が形成されている透明基板４１からなる第１マスク４０
を用いて第１露光を実施する。
化学気相蒸着法（ＣＶＤ）またはスパッタリング法また
はコーティング法で薄膜２０を形成した後、その上に陽
性感光膜３０を塗布する。その次に、第１パターン４２
が形成されている透明基板４１からなる第１マスク４０
を用いて第１露光を実施する。
【００３０】その後、図３に示したように、第２マスク
５０を用いて第２露光を実施して第１露光で光に露出さ
れない部分Ａ'及びＣ'のうちのＣ'だけが露光されるよ
うにする。第２マスク５０は透明基板５１上に第２パタ
ーン５２が形成されている。ここで、第２パターン５２
は第１マスク４０のパターン４２と異なるパターンのも
のを使用することができ、同一パターンのものを利用す
ることもでき、第１マスク４０のパターン４２のような
場合には第１露光時と異なって整列されるように配置す
る。この時、第１露光時と異なる光の強さで露光したり
露光時間を異なるようにする。または、この両方を共に
使用することもできる。
５０を用いて第２露光を実施して第１露光で光に露出さ
れない部分Ａ'及びＣ'のうちのＣ'だけが露光されるよ
うにする。第２マスク５０は透明基板５１上に第２パタ
ーン５２が形成されている。ここで、第２パターン５２
は第１マスク４０のパターン４２と異なるパターンのも
のを使用することができ、同一パターンのものを利用す
ることもでき、第１マスク４０のパターン４２のような
場合には第１露光時と異なって整列されるように配置す
る。この時、第１露光時と異なる光の強さで露光したり
露光時間を異なるようにする。または、この両方を共に
使用することもできる。
【００３１】その後、現像工程を進めると、図４のよう
に、Ａ'領域の感光膜３１は厚さが厚く、Ｃ'領域の感光
膜３２はＡ'領域の感光膜３１より厚さが薄く、Ｂ'領域
は殆ど除去されるようになる。
に、Ａ'領域の感光膜３１は厚さが厚く、Ｃ'領域の感光
膜３２はＡ'領域の感光膜３１より厚さが薄く、Ｂ'領域
は殆ど除去されるようになる。
【００３２】従って、第１露光器で第１露光を実施した
後に第２露光器で第２露光を実施する二回の露光工程を
利用して厚さが異なる感光膜パターンを形成することが
できる。
後に第２露光器で第２露光を実施する二回の露光工程を
利用して厚さが異なる感光膜パターンを形成することが
できる。
【００３３】このような写真エッチング用装置及び方法
を利用して液晶表示装置用薄膜トランジスタ基板を製造
することができるが、添付した図面を参照して本発明の
第１実施形態例による液晶表示装置用薄膜トランジスタ
基板及びその製造方法に対して説明する。
を利用して液晶表示装置用薄膜トランジスタ基板を製造
することができるが、添付した図面を参照して本発明の
第１実施形態例による液晶表示装置用薄膜トランジスタ
基板及びその製造方法に対して説明する。
【００３４】図５は本発明の第１実施形態例によって製
造した液晶表示装置用薄膜トランジスタ基板の配置図で
あり、図６は図５に示した薄膜トランジスタ基板をIV−
IV'線によって切断した断面図である。
造した液晶表示装置用薄膜トランジスタ基板の配置図で
あり、図６は図５に示した薄膜トランジスタ基板をIV−
IV'線によって切断した断面図である。
【００３５】まず、絶縁基板１１０上にアルミニウム
（Ａｌ）またはアルミニウム合金、モリブデン（Ｍｏ）
またはモリブデン−タングステン（ＭｏＷ）合金、クロ
ム（Ｃｒ）、タンタル（Ｔａ）などの金属または導電体
からなるゲート配線が形成されている。ゲート配線は横
方向にのびている走査信号線またはゲート線１２２、ゲ
ート線１２２の一端に連結されていて外部からの走査信
号の印加を受けてゲート線１２２に伝達するゲートパッ
ド１２４、ゲート線１２２の分枝である薄膜トランジス
タのゲート電極１２６、ゲート線１２２と平行であり上
板の共通電極に入力される共通電極電圧などの電圧の印
加を外部から受ける維持電極１２８を含む。維持電極１
２８は後述する画素電極１８２と連結された維持蓄電器
用導電体パターン１６８と重畳して画素の電荷保存能力
を向上させる維持蓄電器をなす。
（Ａｌ）またはアルミニウム合金、モリブデン（Ｍｏ）
またはモリブデン−タングステン（ＭｏＷ）合金、クロ
ム（Ｃｒ）、タンタル（Ｔａ）などの金属または導電体
からなるゲート配線が形成されている。ゲート配線は横
方向にのびている走査信号線またはゲート線１２２、ゲ
ート線１２２の一端に連結されていて外部からの走査信
号の印加を受けてゲート線１２２に伝達するゲートパッ
ド１２４、ゲート線１２２の分枝である薄膜トランジス
タのゲート電極１２６、ゲート線１２２と平行であり上
板の共通電極に入力される共通電極電圧などの電圧の印
加を外部から受ける維持電極１２８を含む。維持電極１
２８は後述する画素電極１８２と連結された維持蓄電器
用導電体パターン１６８と重畳して画素の電荷保存能力
を向上させる維持蓄電器をなす。
【００３６】ゲート配線１２２、１２４、１２６、１２
８は単一層に形成されるが、二重層や三重層に形成され
ることも可能である。二重層以上に形成する場合には一
つの層は抵抗が小さい物質で形成し、他の層は他の物
質、特に画素電極として使用されるＩＴＯ（Indium Tin
Oxide）との接触特性が良い物質で形成するのが好まし
い。その理由は、外部と電気的に連結されるパッド部を
補強するために、パッド部は配線用物質と画素電極用物
質とで形成されるためである。画素電極をＩＴＯで形成
する場合においてＩＴＯと接触特性が良い物質としては
クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔ
ｉ）、タンタル（Ｔａ）などがあり、Ｃｒ／Ａｌ（また
はＡｌ合金）の二重層またはＡｌ／Ｍｏの二重層をその
例として挙げることができる。
８は単一層に形成されるが、二重層や三重層に形成され
ることも可能である。二重層以上に形成する場合には一
つの層は抵抗が小さい物質で形成し、他の層は他の物
質、特に画素電極として使用されるＩＴＯ（Indium Tin
Oxide）との接触特性が良い物質で形成するのが好まし
い。その理由は、外部と電気的に連結されるパッド部を
補強するために、パッド部は配線用物質と画素電極用物
質とで形成されるためである。画素電極をＩＴＯで形成
する場合においてＩＴＯと接触特性が良い物質としては
クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔ
ｉ）、タンタル（Ｔａ）などがあり、Ｃｒ／Ａｌ（また
はＡｌ合金）の二重層またはＡｌ／Ｍｏの二重層をその
例として挙げることができる。
【００３７】ゲート配線１２２、１２４、１２６、１２
８の上には窒化ケイ素（ＳｉＮｘ）などからなるゲート
絶縁膜１３０が形成されてゲート配線１２２、１２４、
１２６、１２８を覆っている。
８の上には窒化ケイ素（ＳｉＮｘ）などからなるゲート
絶縁膜１３０が形成されてゲート配線１２２、１２４、
１２６、１２８を覆っている。
【００３８】ゲート絶縁膜１３０上には水素化非晶質ケ
イ素（hydrogenated amorphous silicon）などの半導体
からなる半導体層１４２、１４８が形成されており、半
導体層１４２、１４８上には燐（Ｐ）などのｎ型不純物
で高濃度にドーピングされた非晶質ケイ素などからなる
抵抗性接触層（ohmic contact layer）パターンまたは
中間層パターン１５５、１５６、１５８が形成されてい
る。
イ素（hydrogenated amorphous silicon）などの半導体
からなる半導体層１４２、１４８が形成されており、半
導体層１４２、１４８上には燐（Ｐ）などのｎ型不純物
で高濃度にドーピングされた非晶質ケイ素などからなる
抵抗性接触層（ohmic contact layer）パターンまたは
中間層パターン１５５、１５６、１５８が形成されてい
る。
【００３９】接触層パターン１５５、１５６、１５８上
にはＭｏまたはＭｏＷ合金、Ｃｒ、ＡｌまたはＡｌ合
金、Ｔａなどの導電物質からなるデータ配線が形成され
ている。データ配線は縦方向に形成されているデータ線
１６２、データ線１６２の一端に連結されて外部からの
画像信号の印加を受けるデータパッド１６４、そしてデ
ータ線１６２の分枝である薄膜トランジスタのソース電
極１６５からなるデータ線部を含み、またデータ線部１
６２、１６４、１６５と分離されていてゲート電極１２
６または薄膜トランジスタのチャンネル部Ｃに対してソ
ース電極１６５の反対側に位置する薄膜トランジスタの
ドレーン電極１６６と、維持電極１２８上に位置してい
る維持蓄電器用導電体パターン１６８とも含む。維持電
極１２８を形成しない場合は、維持蓄電器用導電体パタ
ーン１６８も形成しない。
にはＭｏまたはＭｏＷ合金、Ｃｒ、ＡｌまたはＡｌ合
金、Ｔａなどの導電物質からなるデータ配線が形成され
ている。データ配線は縦方向に形成されているデータ線
１６２、データ線１６２の一端に連結されて外部からの
画像信号の印加を受けるデータパッド１６４、そしてデ
ータ線１６２の分枝である薄膜トランジスタのソース電
極１６５からなるデータ線部を含み、またデータ線部１
６２、１６４、１６５と分離されていてゲート電極１２
６または薄膜トランジスタのチャンネル部Ｃに対してソ
ース電極１６５の反対側に位置する薄膜トランジスタの
ドレーン電極１６６と、維持電極１２８上に位置してい
る維持蓄電器用導電体パターン１６８とも含む。維持電
極１２８を形成しない場合は、維持蓄電器用導電体パタ
ーン１６８も形成しない。
【００４０】データ配線１６２、１６４、１６５、１６
６、１６８もゲート配線１２２、１２４、１２６、１２
８と同様に単一層に形成されるが、二重層や三重層で形
成することも可能である。もちろん、二重層以上に形成
する場合には、一つの層は抵抗が小さい物質で形成し、
他の層は他の物質との接触特性が良い物質で形成するの
が好ましい。
６、１６８もゲート配線１２２、１２４、１２６、１２
８と同様に単一層に形成されるが、二重層や三重層で形
成することも可能である。もちろん、二重層以上に形成
する場合には、一つの層は抵抗が小さい物質で形成し、
他の層は他の物質との接触特性が良い物質で形成するの
が好ましい。
【００４１】接触層パターン１５５、１５６、１５８は
その下部の半導体層１４２、１４８とその上部のデータ
配線１６２、１６４、１６５、１６６、１６８との接触
抵抗を低下させる役割を果たし、データ配線１６２、１
６４、１６５、１６６、１６８と完全に同一の形態を有
する。即ち、データ線部接触層パターン１５５はデータ
線１６２、１６４、１６５と同一であり、ドレーン電極
用接触層パターン１５６はドレーン電極１６６と同一で
あり、維持蓄電器用接触層パターン１５８は維持蓄電器
用導電体パターン１６８と同一である。
その下部の半導体層１４２、１４８とその上部のデータ
配線１６２、１６４、１６５、１６６、１６８との接触
抵抗を低下させる役割を果たし、データ配線１６２、１
６４、１６５、１６６、１６８と完全に同一の形態を有
する。即ち、データ線部接触層パターン１５５はデータ
線１６２、１６４、１６５と同一であり、ドレーン電極
用接触層パターン１５６はドレーン電極１６６と同一で
あり、維持蓄電器用接触層パターン１５８は維持蓄電器
用導電体パターン１６８と同一である。
【００４２】一方、半導体層１４２、１４８は、薄膜ト
ランジスタのチャンネル部Ｃ以外はデータ配線１６２、
１６４、１６５、１６６、１６８及び接触層パターン１
５５、１５６、１５７と同一の形態をしている。具体的
には、維持蓄電器用半導体層１４８と維持蓄電器用導電
体パターン１６８及び維持蓄電器用接触層パターン１５
８は同一の形態であるが、薄膜トランジスタ用半導体層
１４２はデータ配線及び接触層パターンの残り部分と多
少異なる。即ち、薄膜トランジスタのチャンネル部Ｃで
データ線１６２、１６４、１６５、特にソース電極１６
５とドレーン電極１６６とが分離されていて、データ線
部接触層パターン１５５とドレーン電極用接触層パター
ン１５６も分離されているが、薄膜トランジスタ用半導
体層１４２はここで切断されずに連結されて薄膜トラン
ジスタのチャンネルを生成する。
ランジスタのチャンネル部Ｃ以外はデータ配線１６２、
１６４、１６５、１６６、１６８及び接触層パターン１
５５、１５６、１５７と同一の形態をしている。具体的
には、維持蓄電器用半導体層１４８と維持蓄電器用導電
体パターン１６８及び維持蓄電器用接触層パターン１５
８は同一の形態であるが、薄膜トランジスタ用半導体層
１４２はデータ配線及び接触層パターンの残り部分と多
少異なる。即ち、薄膜トランジスタのチャンネル部Ｃで
データ線１６２、１６４、１６５、特にソース電極１６
５とドレーン電極１６６とが分離されていて、データ線
部接触層パターン１５５とドレーン電極用接触層パター
ン１５６も分離されているが、薄膜トランジスタ用半導
体層１４２はここで切断されずに連結されて薄膜トラン
ジスタのチャンネルを生成する。
【００４３】データ配線１６２、１６４、１６５、１６
６、１６８上には保護膜１７０が形成されており、保護
膜１７０はドレーン電極１６６、データパッド１６４及
び維持蓄電器用導電体パターン１６８を露出させる接触
孔１７１、１７３、１７４を有しており、またゲート絶
縁膜１３０と共にゲートパッド１２４を露出させる接触
孔１７２を有している。保護膜１７０は窒化ケイ素やア
クリル系などの有機絶縁物質で形成することが可能であ
る。
６、１６８上には保護膜１７０が形成されており、保護
膜１７０はドレーン電極１６６、データパッド１６４及
び維持蓄電器用導電体パターン１６８を露出させる接触
孔１７１、１７３、１７４を有しており、またゲート絶
縁膜１３０と共にゲートパッド１２４を露出させる接触
孔１７２を有している。保護膜１７０は窒化ケイ素やア
クリル系などの有機絶縁物質で形成することが可能であ
る。
【００４４】保護膜１７０上には薄膜トランジスタから
画像信号を受けて上板の電極と共に電界を生成する画素
電極１８２が形成されている。画素電極１８２はＩＴＯ
などの透明な導電物質から形成され、接触孔１７１を通
じてドレーン電極１６６と物理的・電気的に連結されて
画像信号の伝達を受ける。また画素電極１８２は接触孔
１７４を通じて維持蓄電器用導電体パターン１６８とも
連結されて導電体パターン１６８に画像信号を伝達す
る。一方、ゲートパッド１２４及びデータパッド１６４
上には接触孔１７２、１７３を通じてそれぞれこれらと
連結される補助ゲートパッド１８４及び補助データパッ
ド１８６が形成されており、これらはパッド１２４、１
６４と外部回路装置との接着性を補完してパッドを保護
する役割を果たすものであって必須なものではなく、こ
れらの適用は任意である。
画像信号を受けて上板の電極と共に電界を生成する画素
電極１８２が形成されている。画素電極１８２はＩＴＯ
などの透明な導電物質から形成され、接触孔１７１を通
じてドレーン電極１６６と物理的・電気的に連結されて
画像信号の伝達を受ける。また画素電極１８２は接触孔
１７４を通じて維持蓄電器用導電体パターン１６８とも
連結されて導電体パターン１６８に画像信号を伝達す
る。一方、ゲートパッド１２４及びデータパッド１６４
上には接触孔１７２、１７３を通じてそれぞれこれらと
連結される補助ゲートパッド１８４及び補助データパッ
ド１８６が形成されており、これらはパッド１２４、１
６４と外部回路装置との接着性を補完してパッドを保護
する役割を果たすものであって必須なものではなく、こ
れらの適用は任意である。
【００４５】ここでは画素電極１８２の材料の例として
透明なＩＴＯを挙げたが、反射型液晶表示装置の場合に
は不透明な導電物質を使用することもできる。
透明なＩＴＯを挙げたが、反射型液晶表示装置の場合に
は不透明な導電物質を使用することもできる。
【００４６】以下、本発明の第１実施形態例による液晶
表示装置用基板の製造方法について図７乃至図１５と前
述の図５及び図６を参照して詳細に説明する。
表示装置用基板の製造方法について図７乃至図１５と前
述の図５及び図６を参照して詳細に説明する。
【００４７】まず、図７及び８に示したように、金属な
どの導電体層をスパッタリングなどの方法で１，０００
Å乃至３，０００Åの厚さに蒸着し、第１写真エッチン
グ工程を利用して絶縁基板１１０上にゲート線１２２、
ゲートパッド１２４、ゲート電極１２６及び維持電極１
２８を含むゲート配線を形成する。
どの導電体層をスパッタリングなどの方法で１，０００
Å乃至３，０００Åの厚さに蒸着し、第１写真エッチン
グ工程を利用して絶縁基板１１０上にゲート線１２２、
ゲートパッド１２４、ゲート電極１２６及び維持電極１
２８を含むゲート配線を形成する。
【００４８】その後、図９乃至図１３に示したように、
データ配線１６２、１６４、１６５、１６６、１６８と
接触層パターン１５５、１５６、１５８を形成する。
データ配線１６２、１６４、１６５、１６６、１６８と
接触層パターン１５５、１５６、１５８を形成する。
【００４９】まず、図１０に示したように、ゲート絶縁
膜１３０、半導体層１４０、接触層１５０を化学気相蒸
着法を利用してそれぞれ１，５００Å乃至５，０００
Å、５００Å乃至２，０００Å、３００Å乃至６００Å
の厚さに連続蒸着し、その次に、金属などの導電体層１
６０をスパッタリングなどの方法で１，５００Å乃至
３，０００Åの厚さに蒸着した後、第２写真エッチング
工程を実施するために導電体層１６０の上部に感光膜１
９２、１９４を形成する。この時、前述の２回の露光方
法を利用して感光膜１９２、１９４のうちの薄膜トラン
ジスタのチャンネル部Ｃ、即ち、ソース電極１６５とド
レーン電極１６６との間に位置した感光膜１９４は、デ
ータ配線部Ａ、即ち、データ配線１６２、１６４、１６
５、１６６、１６８が形成される部分に位置した感光膜
１９２より厚さを薄くし、その他の部分Ｂは全て除去す
る。この時、チャンネル部Ｃに残っている感光膜１９４
の厚さとデータ配線部Ａに残っている感光膜１９２の厚
さとの比は後述するエッチング工程の工程条件に応じて
異なるようにしなければならず、感光膜１９４の厚さを
感光膜１９２の厚さの１／４以下にするのが好ましく、
感光膜１９２の厚さは１．６乃至１．９μｍ程度に形成
し、感光膜１９４の厚さは４，０００Å以下の３，００
０Å程度に形成するのが好ましい。
膜１３０、半導体層１４０、接触層１５０を化学気相蒸
着法を利用してそれぞれ１，５００Å乃至５，０００
Å、５００Å乃至２，０００Å、３００Å乃至６００Å
の厚さに連続蒸着し、その次に、金属などの導電体層１
６０をスパッタリングなどの方法で１，５００Å乃至
３，０００Åの厚さに蒸着した後、第２写真エッチング
工程を実施するために導電体層１６０の上部に感光膜１
９２、１９４を形成する。この時、前述の２回の露光方
法を利用して感光膜１９２、１９４のうちの薄膜トラン
ジスタのチャンネル部Ｃ、即ち、ソース電極１６５とド
レーン電極１６６との間に位置した感光膜１９４は、デ
ータ配線部Ａ、即ち、データ配線１６２、１６４、１６
５、１６６、１６８が形成される部分に位置した感光膜
１９２より厚さを薄くし、その他の部分Ｂは全て除去す
る。この時、チャンネル部Ｃに残っている感光膜１９４
の厚さとデータ配線部Ａに残っている感光膜１９２の厚
さとの比は後述するエッチング工程の工程条件に応じて
異なるようにしなければならず、感光膜１９４の厚さを
感光膜１９２の厚さの１／４以下にするのが好ましく、
感光膜１９２の厚さは１．６乃至１．９μｍ程度に形成
し、感光膜１９４の厚さは４，０００Å以下の３，００
０Å程度に形成するのが好ましい。
【００５０】その次に、感光膜１９４及びその下部の
膜、即ち導電体層１６０、接触層１５０及び半導体層１
４０に対するエッチングを進める。この時、データ配線
部Ａにはデータ配線及びその下部の膜がそのまま残って
おり、チャンネル部Ｃには半導体層１４０のみが残って
いなければならず、残りの部分Ｂは上記３つの層１６
０、１５０、１４０が全て除去されてゲート絶縁膜１３
０が露出されていなければならない。
膜、即ち導電体層１６０、接触層１５０及び半導体層１
４０に対するエッチングを進める。この時、データ配線
部Ａにはデータ配線及びその下部の膜がそのまま残って
おり、チャンネル部Ｃには半導体層１４０のみが残って
いなければならず、残りの部分Ｂは上記３つの層１６
０、１５０、１４０が全て除去されてゲート絶縁膜１３
０が露出されていなければならない。
【００５１】図１１に示したように、残りの部分Ｂの露
出されている導電体層１６０を除去しその下部の接触層
１５０を露出させる。この過程では乾式エッチングまた
は湿式エッチング方法を全て使用することができ、この
時、導電体層１６０はエッチングされて感光膜１９２、
１９４は殆どエッチングされない条件下で行うのが好ま
しい。しかし、乾式エッチングの場合、導電体層１６０
のみをエッチングして感光膜１９２、１９４はエッチン
グされない条件を見つけることが難しいので感光膜１９
２、１９４も共にエッチングされる条件下でも行うこと
が可能である。この場合には湿式エッチングの場合より
感光膜１９４の厚さを厚くすることでこの過程で感光膜
１９４が除去されて下部の導電体層１６０が露出される
ことがないようにする。
出されている導電体層１６０を除去しその下部の接触層
１５０を露出させる。この過程では乾式エッチングまた
は湿式エッチング方法を全て使用することができ、この
時、導電体層１６０はエッチングされて感光膜１９２、
１９４は殆どエッチングされない条件下で行うのが好ま
しい。しかし、乾式エッチングの場合、導電体層１６０
のみをエッチングして感光膜１９２、１９４はエッチン
グされない条件を見つけることが難しいので感光膜１９
２、１９４も共にエッチングされる条件下でも行うこと
が可能である。この場合には湿式エッチングの場合より
感光膜１９４の厚さを厚くすることでこの過程で感光膜
１９４が除去されて下部の導電体層１６０が露出される
ことがないようにする。
【００５２】導電体層１６０がＭｏまたはＭｏＷ合金、
ＡｌまたはＡｌ合金、Ｔａのうちの一つである場合には
乾式エッチングまたは湿式エッチングのうちのどちらで
も可能である。しかし、Ｃｒは乾式エッチング方法では
除去されにくいため、導電体層１６０がＣｒである場合
には湿式エッチングのみを用いることが好ましい。導電
体層１６０がＣｒである湿式エッチングの場合にはエッ
チング液としてＣｅＮＨＯ3を使用することができ、導
電体層１６０がＭｏまたはＭｏＷである乾式エッチング
の場合にはエッチング気体としてはＣＦ4とＨＣｌとの
混合気体またはＣＦ4とＯ2との混合気体を使用すること
ができ、後者の場合、感光膜に対するエッチング比もほ
ぼ同一である。
ＡｌまたはＡｌ合金、Ｔａのうちの一つである場合には
乾式エッチングまたは湿式エッチングのうちのどちらで
も可能である。しかし、Ｃｒは乾式エッチング方法では
除去されにくいため、導電体層１６０がＣｒである場合
には湿式エッチングのみを用いることが好ましい。導電
体層１６０がＣｒである湿式エッチングの場合にはエッ
チング液としてＣｅＮＨＯ3を使用することができ、導
電体層１６０がＭｏまたはＭｏＷである乾式エッチング
の場合にはエッチング気体としてはＣＦ4とＨＣｌとの
混合気体またはＣＦ4とＯ2との混合気体を使用すること
ができ、後者の場合、感光膜に対するエッチング比もほ
ぼ同一である。
【００５３】このようにすると、図１１に示したよう
に、チャンネル部Ｃ及びデータ配線部Ａの導電体層、即
ちソース／ドレーン用導電体パターン１６７及び維持蓄
電器用導電体パターン１６８のみが残り、その他の部分
Ｂの導電体層１６０は全て除去されてその下部の接触層
１５０が露出する。この時、残った導電体パターン１６
７、１６８はソース電極１６５及びドレーン電極１６６
が分離されないで連結している点以外はデータ配線１６
２、１６４、１６５、１６６、１６８の形態と同一であ
る。また、乾式エッチングを使用した場合、感光膜１９
２、１９４もある程度の厚さにエッチングされる。
に、チャンネル部Ｃ及びデータ配線部Ａの導電体層、即
ちソース／ドレーン用導電体パターン１６７及び維持蓄
電器用導電体パターン１６８のみが残り、その他の部分
Ｂの導電体層１６０は全て除去されてその下部の接触層
１５０が露出する。この時、残った導電体パターン１６
７、１６８はソース電極１６５及びドレーン電極１６６
が分離されないで連結している点以外はデータ配線１６
２、１６４、１６５、１６６、１６８の形態と同一であ
る。また、乾式エッチングを使用した場合、感光膜１９
２、１９４もある程度の厚さにエッチングされる。
【００５４】その次に、図１２に示したように、その他
の部分Ｂの露出された接触層１５０及びその下部の半導
体層１４０を感光膜１９４と共に乾式エッチング方法で
同時に除去する。この時のエッチングは感光膜１９２、
１９４、接触層１５０及び半導体層１４０（半導体層と
接触層はエッチング選択性が殆どない）が同時にエッチ
ングされ、ゲート絶縁膜１３０はエッチングされない条
件下で行わなければならず、特に感光膜１９２、１９４
と半導体層１４０に対するエッチング比がほぼ同一な条
件でエッチングするのが好ましい。例えば、ＳＦ6とＨ
Ｃｌとの混合気体、またはＳＦ6とＯ2との混合気体を使
用すれば殆ど同一な厚さに２つの膜をエッチングするこ
とができる。感光膜１９２、１９４と半導体層１４０に
対するエッチング比が同一な場合、感光膜１９４の厚さ
は半導体層１４０及び接触層１５０の厚さの和と同一で
あるかまたはそれより薄くなければならない。
の部分Ｂの露出された接触層１５０及びその下部の半導
体層１４０を感光膜１９４と共に乾式エッチング方法で
同時に除去する。この時のエッチングは感光膜１９２、
１９４、接触層１５０及び半導体層１４０（半導体層と
接触層はエッチング選択性が殆どない）が同時にエッチ
ングされ、ゲート絶縁膜１３０はエッチングされない条
件下で行わなければならず、特に感光膜１９２、１９４
と半導体層１４０に対するエッチング比がほぼ同一な条
件でエッチングするのが好ましい。例えば、ＳＦ6とＨ
Ｃｌとの混合気体、またはＳＦ6とＯ2との混合気体を使
用すれば殆ど同一な厚さに２つの膜をエッチングするこ
とができる。感光膜１９２、１９４と半導体層１４０に
対するエッチング比が同一な場合、感光膜１９４の厚さ
は半導体層１４０及び接触層１５０の厚さの和と同一で
あるかまたはそれより薄くなければならない。
【００５５】このようにすると、図１２に示したよう
に、チャンネル部Ｃの感光膜１９４が除去されてソース
／ドレーン用導電体パターン１６７が露出し、その他の
部分Ｂの接触層１５０及び半導体層１４０が除去されて
その下部のゲート絶縁膜１３０が露出する。一方、デー
タ配線部Ａの感光膜１９２もエッチングされるので厚さ
が薄くなる。また、この段階で半導体層１４２、１４８
が完成する。図面符号１５７と１５８はそれぞれソース
／ドレーン用導電体パターン１６７の下部の接触層パタ
ーンと維持蓄電器用導電体パターン１６８の下部の接触
層パターンを示す。
に、チャンネル部Ｃの感光膜１９４が除去されてソース
／ドレーン用導電体パターン１６７が露出し、その他の
部分Ｂの接触層１５０及び半導体層１４０が除去されて
その下部のゲート絶縁膜１３０が露出する。一方、デー
タ配線部Ａの感光膜１９２もエッチングされるので厚さ
が薄くなる。また、この段階で半導体層１４２、１４８
が完成する。図面符号１５７と１５８はそれぞれソース
／ドレーン用導電体パターン１６７の下部の接触層パタ
ーンと維持蓄電器用導電体パターン１６８の下部の接触
層パターンを示す。
【００５６】その次に、アッシング（ashing）を行って
チャンネル部Ｃのソース／ドレーン用導電体パターン１
６７の表面に残っている感光膜のクズを除去する。アッ
シングする方法としてはプラズマ気体を利用したりマイ
クロ波（microwave）を利用することができ、主に使用
する組成物としては酸素を挙げることができる。
チャンネル部Ｃのソース／ドレーン用導電体パターン１
６７の表面に残っている感光膜のクズを除去する。アッ
シングする方法としてはプラズマ気体を利用したりマイ
クロ波（microwave）を利用することができ、主に使用
する組成物としては酸素を挙げることができる。
【００５７】その後、図１３に示したように、チャンネ
ル部Ｃのソース／ドレーン用導電体パターン１６７及び
その下部のソース／ドレーン用接触層パターン１５７を
エッチングして除去する。この時、エッチングはソース
／ドレーン用導電体パターン１６７と接触層パターン１
５７の両方に対して乾式エッチングのみで進めることが
でき、ソース／ドレーン用導電体パターン１６７に対し
ては湿式エッチングで、接触層パターン１５７に対して
は乾式エッチングで行うこともできる。前者の場合、ソ
ース／ドレーン用導電体パターン１６７と接触層パター
ン１５７とのエッチング選択比が大きい条件下でエッチ
ングを行うことが好ましく、これはエッチング選択比が
大きくない場合にはエッチング終点を見つけることが難
しいためにチャンネル部Ｃに残る半導体層１４２の厚さ
を調節することが容易でないためである。この時、図１
３に示したように、半導体層１４２の一部が除去されて
厚さが薄くなる可能性もあり、感光膜１９２もこの時に
ある程度の厚さにエッチングされる。この時のエッチン
グはゲート絶縁膜１３０がエッチングされない条件で行
わなければならず、感光膜１９２がエッチングされてそ
の下部のデータ配線１６２、１６４、１６５、１６６、
１６８が露出することがないように感光膜が厚いのが好
ましいのはもちろんである。
ル部Ｃのソース／ドレーン用導電体パターン１６７及び
その下部のソース／ドレーン用接触層パターン１５７を
エッチングして除去する。この時、エッチングはソース
／ドレーン用導電体パターン１６７と接触層パターン１
５７の両方に対して乾式エッチングのみで進めることが
でき、ソース／ドレーン用導電体パターン１６７に対し
ては湿式エッチングで、接触層パターン１５７に対して
は乾式エッチングで行うこともできる。前者の場合、ソ
ース／ドレーン用導電体パターン１６７と接触層パター
ン１５７とのエッチング選択比が大きい条件下でエッチ
ングを行うことが好ましく、これはエッチング選択比が
大きくない場合にはエッチング終点を見つけることが難
しいためにチャンネル部Ｃに残る半導体層１４２の厚さ
を調節することが容易でないためである。この時、図１
３に示したように、半導体層１４２の一部が除去されて
厚さが薄くなる可能性もあり、感光膜１９２もこの時に
ある程度の厚さにエッチングされる。この時のエッチン
グはゲート絶縁膜１３０がエッチングされない条件で行
わなければならず、感光膜１９２がエッチングされてそ
の下部のデータ配線１６２、１６４、１６５、１６６、
１６８が露出することがないように感光膜が厚いのが好
ましいのはもちろんである。
【００５８】このようにすると、ソース電極１６５とド
レーン電極１６６とが分離されながらデータ配線１６
２、１６４、１６５、１６６、１６８とその下部の接触
層パターン１５５、１５６、１５８が完成する。
レーン電極１６６とが分離されながらデータ配線１６
２、１６４、１６５、１６６、１６８とその下部の接触
層パターン１５５、１５６、１５８が完成する。
【００５９】最後にデータ配線部Ａに残っている感光膜
１９２を除去する。
１９２を除去する。
【００６０】また、データ配線を乾式エッチングが可能
な物質で形成する場合には感光膜１９２、１９４の厚さ
を調節して前述のような数回の中間工程を経ないで一回
のエッチング工程で接触層パターン、半導体層、データ
配線を形成することができる。即ち、Ｂ部分の導電体層
１６０、接触層１５０及び半導体層１４０をエッチング
する間に、Ｃ部分では感光膜１９４とその下部の導電体
層１６０及び接触層１５０をエッチングし、Ａ部分では
感光膜１９２の一部のみをエッチングする条件を選択し
て一回の工程で形成することもできる。
な物質で形成する場合には感光膜１９２、１９４の厚さ
を調節して前述のような数回の中間工程を経ないで一回
のエッチング工程で接触層パターン、半導体層、データ
配線を形成することができる。即ち、Ｂ部分の導電体層
１６０、接触層１５０及び半導体層１４０をエッチング
する間に、Ｃ部分では感光膜１９４とその下部の導電体
層１６０及び接触層１５０をエッチングし、Ａ部分では
感光膜１９２の一部のみをエッチングする条件を選択し
て一回の工程で形成することもできる。
【００６１】このようにしてデータ配線１６２、１６
４、１６５、１６６、１６８を形成した後、図１４及び
１５に示したように、窒化ケイ素をＣＶＤ方法で蒸着し
たり、有機絶縁物質をスピンコーティングして２，００
０Å以上の厚さを有する保護膜１７０を形成する。その
次に、第３写真エッチング工程で保護膜１７０をゲート
絶縁膜１３０と共にエッチングしてドレーン電極１６
６、ゲートパッド１２４、データパッド１６４及び維持
蓄電器用導電体パターン１６８をそれぞれ露出させる接
触孔１７１、１７２、１７３、１７４を形成する。
４、１６５、１６６、１６８を形成した後、図１４及び
１５に示したように、窒化ケイ素をＣＶＤ方法で蒸着し
たり、有機絶縁物質をスピンコーティングして２，００
０Å以上の厚さを有する保護膜１７０を形成する。その
次に、第３写真エッチング工程で保護膜１７０をゲート
絶縁膜１３０と共にエッチングしてドレーン電極１６
６、ゲートパッド１２４、データパッド１６４及び維持
蓄電器用導電体パターン１６８をそれぞれ露出させる接
触孔１７１、１７２、１７３、１７４を形成する。
【００６２】最後に、図５及び図６に示したように、４
００Å乃至５００Å厚さのＩＴＯ層を蒸着し、第４写真
エッチング工程を使用して画素電極１８２、補助ゲート
パッド１８４及び補助データパッド１８６を形成する。
００Å乃至５００Å厚さのＩＴＯ層を蒸着し、第４写真
エッチング工程を使用して画素電極１８２、補助ゲート
パッド１８４及び補助データパッド１８６を形成する。
【００６３】このように、薄膜トランジスタ基板を製造
するための本発明の第１実施形態例では、多数層の膜を
一度にエッチングするために２回の露光工程を実施して
感光膜１９２、１９４の厚さが異なる３つの部分を形成
し、データ配線１６２、１６４、１６５、１６６、１６
８とその下部の接触層パターン１５５、１５６、１５８
及び半導体層１４２、１４８を形成するので工程を単純
化することができる。
するための本発明の第１実施形態例では、多数層の膜を
一度にエッチングするために２回の露光工程を実施して
感光膜１９２、１９４の厚さが異なる３つの部分を形成
し、データ配線１６２、１６４、１６５、１６６、１６
８とその下部の接触層パターン１５５、１５６、１５８
及び半導体層１４２、１４８を形成するので工程を単純
化することができる。
【００６４】このように感光膜を形成する方法を用いて
他の形態の薄膜トランジスタ基板を製造することがで
き、本発明による第２実施形態例は前述の第１実施形態
例と類似しているがパターニング及び積層順序が相異す
る。第２実施形態例による薄膜トランジスタ基板及びそ
の製造方法を図１６乃至図２１に示した。
他の形態の薄膜トランジスタ基板を製造することがで
き、本発明による第２実施形態例は前述の第１実施形態
例と類似しているがパターニング及び積層順序が相異す
る。第２実施形態例による薄膜トランジスタ基板及びそ
の製造方法を図１６乃至図２１に示した。
【００６５】図１６は本発明の第２実施形態例による薄
膜トランジスタ基板の配置図であり、図１７は図１６の
XII−XII'線の断面図であって、第１実施形態例と類似
しているが、画素電極２８２、補助ゲートパッド２８４
及び補助データパッド２８６を保護膜２７０の下部に形
成し、維持電極１２８と維持蓄電器用導電体１６８、半
導体層１４８及び接触層パターン１５８を形成しない。
膜トランジスタ基板の配置図であり、図１７は図１６の
XII−XII'線の断面図であって、第１実施形態例と類似
しているが、画素電極２８２、補助ゲートパッド２８４
及び補助データパッド２８６を保護膜２７０の下部に形
成し、維持電極１２８と維持蓄電器用導電体１６８、半
導体層１４８及び接触層パターン１５８を形成しない。
【００６６】以下、図１８乃至図２１と前述の図１６及
び図１７を参照して本発明の第２実施形態例による薄膜
トランジスタ基板の製造方法について説明する。
び図１７を参照して本発明の第２実施形態例による薄膜
トランジスタ基板の製造方法について説明する。
【００６７】まず、前述の第１実施形態例のように基板
２１０上にゲート線２２２、ゲートパッド２２４及びゲ
ート電極２２６を含むゲート配線２２２、２２４、２２
６を形成する。
２１０上にゲート線２２２、ゲートパッド２２４及びゲ
ート電極２２６を含むゲート配線２２２、２２４、２２
６を形成する。
【００６８】その次に、図１８及び図２１に示したよう
に、導電体パターン２６７、接触層パターン２５７、半
導体層２４２及びゲートパッド２２４を露出させる接触
孔２３２を形成する。
に、導電体パターン２６７、接触層パターン２５７、半
導体層２４２及びゲートパッド２２４を露出させる接触
孔２３２を形成する。
【００６９】先ず、図１９に示したように、ゲート配線
２２２、２２４、２２６上にゲート絶縁膜２３０、半導
体層２４０、接触層２５０、そして導電体層２６０を順
に蒸着した後、前述の２回の露光工程を用いて厚さが異
なる第３感光膜２９２及び第４感光膜２９４を形成す
る。データ配線２６２、２６４、２６５、２６６が形成
される第３感光膜２９２は厚さが最も厚く、ゲートパッ
ド２２４の上部の接触孔２３２が形成される部分の感光
膜は除去し、その他の部分の第４感光膜２９４は第３感
光膜２９２より厚さが薄くなるようにする。
２２２、２２４、２２６上にゲート絶縁膜２３０、半導
体層２４０、接触層２５０、そして導電体層２６０を順
に蒸着した後、前述の２回の露光工程を用いて厚さが異
なる第３感光膜２９２及び第４感光膜２９４を形成す
る。データ配線２６２、２６４、２６５、２６６が形成
される第３感光膜２９２は厚さが最も厚く、ゲートパッ
ド２２４の上部の接触孔２３２が形成される部分の感光
膜は除去し、その他の部分の第４感光膜２９４は第３感
光膜２９２より厚さが薄くなるようにする。
【００７０】その次に、図２０に示したように、感光膜
２９２、２９４をエッチング阻止層として使用してゲー
トパッド２２４の上部の導電体層２６０、接触層２５０
及び半導体層２４０をエッチングする。
２９２、２９４をエッチング阻止層として使用してゲー
トパッド２２４の上部の導電体層２６０、接触層２５０
及び半導体層２４０をエッチングする。
【００７１】その後、図２１に示したように、アッシン
グを実施して第４感光膜２９４を除去するが、この時、
第３感光膜２９２も一部エッチングされて厚さが薄くな
る。その後、露出した導電体層２６０、接触層２５０及
び半導体層２４０をエッチングして導電体パターン２６
７、接触層パターン２５７及び半導体層２４２を形成す
る。その後、残っている第３感光膜２９２を除去する。
グを実施して第４感光膜２９４を除去するが、この時、
第３感光膜２９２も一部エッチングされて厚さが薄くな
る。その後、露出した導電体層２６０、接触層２５０及
び半導体層２４０をエッチングして導電体パターン２６
７、接触層パターン２５７及び半導体層２４２を形成す
る。その後、残っている第３感光膜２９２を除去する。
【００７２】その次に、図１６及び図１７に示したよう
に、チャンネルが形成される部分の導電体パターン２６
７及び接触層パターン２５７をエッチングしてデータ線
２６２、データパッド２６４、ソース電極２６５及びド
レーン電極２６６、そして接触層パターン２５５、２５
６を完成した後、画素電極２８２、補助ゲートパッド２
８４及び補助データパッド２８６を形成する。その次
に、保護膜２７０を蒸着した後、パターニングして補助
ゲートパッド２８４及び補助データパッド２８６をそれ
ぞれ露出させる接触孔２７２、２７３を形成する。
に、チャンネルが形成される部分の導電体パターン２６
７及び接触層パターン２５７をエッチングしてデータ線
２６２、データパッド２６４、ソース電極２６５及びド
レーン電極２６６、そして接触層パターン２５５、２５
６を完成した後、画素電極２８２、補助ゲートパッド２
８４及び補助データパッド２８６を形成する。その次
に、保護膜２７０を蒸着した後、パターニングして補助
ゲートパッド２８４及び補助データパッド２８６をそれ
ぞれ露出させる接触孔２７２、２７３を形成する。
【００７３】また、本発明の第３実施形態例による薄膜
トランジスタ基板及びその製造方法を図２２乃至図２７
に示した。
トランジスタ基板及びその製造方法を図２２乃至図２７
に示した。
【００７４】図２２は本発明の第３実施形態例による薄
膜トランジスタ基板の配置図であり、図２３は図２２の
XVII−XVII'線の断面図である。第３実施形態例は第１
実施形態例と類似しているが、画素電極３８２、補助ゲ
ートパッド３８４及び補助データパッド３８６は保護膜
３７０の下部に形成されており、データ配線３６２、３
６４、３６５、３６６と接触層パターン３５５、３５６
の形態が異なる。また、維持電極１２８、維持蓄電器用
導電体１６８、半導体層１４８及び接触層パターン１５
８を形成しない。
膜トランジスタ基板の配置図であり、図２３は図２２の
XVII−XVII'線の断面図である。第３実施形態例は第１
実施形態例と類似しているが、画素電極３８２、補助ゲ
ートパッド３８４及び補助データパッド３８６は保護膜
３７０の下部に形成されており、データ配線３６２、３
６４、３６５、３６６と接触層パターン３５５、３５６
の形態が異なる。また、維持電極１２８、維持蓄電器用
導電体１６８、半導体層１４８及び接触層パターン１５
８を形成しない。
【００７５】以下、図２４乃至図２７と前記図２２及び
図２３とを参照して本発明の第３実施形態例による薄膜
トランジスタ基板の製造方法について説明する。
図２３とを参照して本発明の第３実施形態例による薄膜
トランジスタ基板の製造方法について説明する。
【００７６】まず、前述の第１実施形態例と同様に、基
板３１０上にゲート線３２２、ゲートパッド３２４及び
ゲート電極３２６を含むゲート配線３２２、３２４、３
２６を形成する。
板３１０上にゲート線３２２、ゲートパッド３２４及び
ゲート電極３２６を含むゲート配線３２２、３２４、３
２６を形成する。
【００７７】その次に、図２４及び図２７に示したよう
に、ゲートパッド３２４を露出させる接触孔３３２、接
触層パターン３５７及び半導体層３４２を形成する。
に、ゲートパッド３２４を露出させる接触孔３３２、接
触層パターン３５７及び半導体層３４２を形成する。
【００７８】先ず、図２５に示したように、ゲート配線
３２２、３２４、３２６上にゲート絶縁膜３３０、半導
体層３４０、そして接触層３５０を蒸着した後、２回の
露光工程で接触層３５０の上部に感光膜３９２、３９４
を形成する。ここで、半導体層３４２及び接触層パター
ン３５５、３５６が形成される部分の第５感光膜３９２
は厚さが最も厚く、ゲートパッド３２４の上部の接触孔
３３２が形成される部分は感光膜を全て除去し、残り部
分の第６感光膜３９４は第５感光膜３９２より厚さを薄
くする。
３２２、３２４、３２６上にゲート絶縁膜３３０、半導
体層３４０、そして接触層３５０を蒸着した後、２回の
露光工程で接触層３５０の上部に感光膜３９２、３９４
を形成する。ここで、半導体層３４２及び接触層パター
ン３５５、３５６が形成される部分の第５感光膜３９２
は厚さが最も厚く、ゲートパッド３２４の上部の接触孔
３３２が形成される部分は感光膜を全て除去し、残り部
分の第６感光膜３９４は第５感光膜３９２より厚さを薄
くする。
【００７９】その次に、図２６に示したように、ゲート
パッド３２４の上部の接触層３５０、半導体層３４０及
びゲート絶縁膜３３０をエッチングする。
パッド３２４の上部の接触層３５０、半導体層３４０及
びゲート絶縁膜３３０をエッチングする。
【００８０】その後、図２７に示したように、アッシン
グ工程で第６感光膜３９４を除去するが、この時、第５
感光膜３９２も一部除去されて厚さが薄くなる。その
後、露出した接触層３５０及び半導体層３４０をエッチ
ングして接触層パターン３５７と半導体層３４２を形成
する。その後、残っている感光膜３９２を除去する。
グ工程で第６感光膜３９４を除去するが、この時、第５
感光膜３９２も一部除去されて厚さが薄くなる。その
後、露出した接触層３５０及び半導体層３４０をエッチ
ングして接触層パターン３５７と半導体層３４２を形成
する。その後、残っている感光膜３９２を除去する。
【００８１】その後、図２２及び図２３に示したよう
に、データ線３６２、データパッド３６４、ソース電極
３６５及びドレーン電極３６６を形成し、接触層パター
ン３５７をエッチングして接触層パターン３５５、３５
６を完成した後、画素電極３８２、補助ゲートパッド３
８４及び補助データパッド３８６を形成する。その次
に、保護膜３７０を蒸着してパターニングして補助ゲー
トパッド３８４と補助データパッド３８６をそれぞれ露
出させる接触孔３７２、３７３を形成する。
に、データ線３６２、データパッド３６４、ソース電極
３６５及びドレーン電極３６６を形成し、接触層パター
ン３５７をエッチングして接触層パターン３５５、３５
６を完成した後、画素電極３８２、補助ゲートパッド３
８４及び補助データパッド３８６を形成する。その次
に、保護膜３７０を蒸着してパターニングして補助ゲー
トパッド３８４と補助データパッド３８６をそれぞれ露
出させる接触孔３７２、３７３を形成する。
【００８２】本発明の第４実施形態例による薄膜トラン
ジスタ基板及びその製造方法を図２８乃至図３６に示し
た。
ジスタ基板及びその製造方法を図２８乃至図３６に示し
た。
【００８３】図２８は本発明の第４実施形態例による薄
膜トランジスタ基板の配置図であり、図２９は図２８の
XXII−XXII'線の断面図である。第４実施形態例も第１
実施形態例と類似しているが、保護膜４７０がデータ配
線４６２、４６４、４６５、４６６と類似した形態を有
しているという点が異なる。また、第４実施形態例では
維持電極１２８、維持蓄電器用導電体１６８、半導体層
１４８及び接触層パターン１５８を形成しない。
膜トランジスタ基板の配置図であり、図２９は図２８の
XXII−XXII'線の断面図である。第４実施形態例も第１
実施形態例と類似しているが、保護膜４７０がデータ配
線４６２、４６４、４６５、４６６と類似した形態を有
しているという点が異なる。また、第４実施形態例では
維持電極１２８、維持蓄電器用導電体１６８、半導体層
１４８及び接触層パターン１５８を形成しない。
【００８４】以下、図３０乃至図３６と前記図２８及び
図２９とを参照して本発明の第４実施形態例による薄膜
トランジスタ基板の製造方法について説明する。
図２９とを参照して本発明の第４実施形態例による薄膜
トランジスタ基板の製造方法について説明する。
【００８５】まず、前述の第１実施形態例と同様に、基
板４１０上にゲート線４２２、ゲートパッド４２４及び
ゲート電極４２６を含むゲート配線４２２、４２４、４
２６を形成する。
板４１０上にゲート線４２２、ゲートパッド４２４及び
ゲート電極４２６を含むゲート配線４２２、４２４、４
２６を形成する。
【００８６】その次に、図３０及び図３１に示したよう
に、ゲート絶縁膜４３０、半導体層４４０、接触層４５
０及び導電体層４６０を蒸着した後、導電体層４６０と
接触層４５０とをエッチングしてデータ線４６２、デー
タパッド４６４、ソース電極４６５及びドレーン電極４
６６を含むデータ配線と接触層パターン４５５、４５６
とを形成する。
に、ゲート絶縁膜４３０、半導体層４４０、接触層４５
０及び導電体層４６０を蒸着した後、導電体層４６０と
接触層４５０とをエッチングしてデータ線４６２、デー
タパッド４６４、ソース電極４６５及びドレーン電極４
６６を含むデータ配線と接触層パターン４５５、４５６
とを形成する。
【００８７】その後、図３２乃至図３６に示したよう
に、第４乃至第６接触孔４７１、４７２、４７３を含む
保護膜４７０と半導体層４４２とを形成する。
に、第４乃至第６接触孔４７１、４７２、４７３を含む
保護膜４７０と半導体層４４２とを形成する。
【００８８】先ず、図３３に示したように、データ配線
４６２、４６４、４６５、４６６の上部に保護膜４７０
を蒸着した後、感光膜４９２、４９４を形成し、前述の
２回の露光方法を用いてデータ配線４６２、４６４、４
６５、４６６が形成される部分の第７感光膜４９２の厚
さが最も厚く、ドレーン電極４６６、ゲートパッド４２
４、そしてデータパッド４６４の上部の第４乃至第６接
触孔４７１、４７２、４７３が形成される部分の感光膜
は全て除去し、残り部分の感光膜４９４は第７感光膜４
９２より厚さが薄くなるようにする。
４６２、４６４、４６５、４６６の上部に保護膜４７０
を蒸着した後、感光膜４９２、４９４を形成し、前述の
２回の露光方法を用いてデータ配線４６２、４６４、４
６５、４６６が形成される部分の第７感光膜４９２の厚
さが最も厚く、ドレーン電極４６６、ゲートパッド４２
４、そしてデータパッド４６４の上部の第４乃至第６接
触孔４７１、４７２、４７３が形成される部分の感光膜
は全て除去し、残り部分の感光膜４９４は第７感光膜４
９２より厚さが薄くなるようにする。
【００８９】その後、図３４に示したように、露出した
膜をエッチングして第４乃至第６接触孔４７１、４７
２、４７３を形成し、ドレーン電極４６６及びデータパ
ッド４６４部は保護膜４７０のみをエッチングし、ゲー
トパッド４２２部は保護膜４７０、半導体層４４０及び
ゲート絶縁膜４３０までエッチングする。
膜をエッチングして第４乃至第６接触孔４７１、４７
２、４７３を形成し、ドレーン電極４６６及びデータパ
ッド４６４部は保護膜４７０のみをエッチングし、ゲー
トパッド４２２部は保護膜４７０、半導体層４４０及び
ゲート絶縁膜４３０までエッチングする。
【００９０】その後、図３５に示したように、アッシン
グして第８感光膜４９４を除去し、第７感光膜４９２も
一部除去されて厚さが薄くなる。
グして第８感光膜４９４を除去し、第７感光膜４９２も
一部除去されて厚さが薄くなる。
【００９１】その後、図３６に示したように、感光膜４
９２で覆われない部分の保護膜４７０及び半導体層４４
０をエッチングする。その次に、残っている感光膜４９
２を除去する。
９２で覆われない部分の保護膜４７０及び半導体層４４
０をエッチングする。その次に、残っている感光膜４９
２を除去する。
【００９２】その後、図２８及び図２９に示したよう
に、画素電極４８２、補助ゲートパッド４８４及び補助
データパッド４８６を形成する。
に、画素電極４８２、補助ゲートパッド４８４及び補助
データパッド４８６を形成する。
【００９３】本発明の第５実施形態例による薄膜トラン
ジスタ基板及びその製造方法を図３７乃至図４２に示し
た。
ジスタ基板及びその製造方法を図３７乃至図４２に示し
た。
【００９４】図３７は本発明の第５実施形態例による薄
膜トランジスタ基板の配置図であり、図３８は図３７の
XXIX−XXIX'線の断面図である。第５実施形態例は第１
実施形態例と類似しているが、保護膜５７０をゲート電
極５２６の上部にのみ形成し、そのためにドレーン電極
５６６及びデータパッド５６４をそれぞれ露出させる接
触孔を形成しない点が異なる。また、維持電極１２８、
維持蓄電器用導電体１６８、半導体層１４８及び接触層
パターン１５８を形成しない。
膜トランジスタ基板の配置図であり、図３８は図３７の
XXIX−XXIX'線の断面図である。第５実施形態例は第１
実施形態例と類似しているが、保護膜５７０をゲート電
極５２６の上部にのみ形成し、そのためにドレーン電極
５６６及びデータパッド５６４をそれぞれ露出させる接
触孔を形成しない点が異なる。また、維持電極１２８、
維持蓄電器用導電体１６８、半導体層１４８及び接触層
パターン１５８を形成しない。
【００９５】以下、図３９乃至図４２と前記図３７及び
図３８を参照して本発明の第５実施形態例による薄膜ト
ランジスタ基板の製造方法について説明する。
図３８を参照して本発明の第５実施形態例による薄膜ト
ランジスタ基板の製造方法について説明する。
【００９６】まず、前述の第１実施形態例と同様に、基
板５１０上にゲート線５２２、ゲートパッド５２４及び
ゲート電極５２６を含むゲート配線５２２、５２４、５
２６を形成する。
板５１０上にゲート線５２２、ゲートパッド５２４及び
ゲート電極５２６を含むゲート配線５２２、５２４、５
２６を形成する。
【００９７】その次に、図３９乃至図４２に示したよう
に、保護膜５７０とゲートパッド５２４を露出させる接
触孔５３２を形成する。
に、保護膜５７０とゲートパッド５２４を露出させる接
触孔５３２を形成する。
【００９８】先ず、図４０に示したように、ゲート絶縁
膜５３０、半導体層５４０、そして保護膜５７０を順に
蒸着し、その上に２回の露光工程を用いて感光膜５９
２、５９４を形成する。ここで、ゲート電極５２６の上
部の第９感光膜５９２が最も厚く、ゲートパッド５２４
の上部の接触孔５７２が形成される部分は感光膜が除去
されており、その他の部分の第１０感光膜５９４は第９
感光膜５９２より厚さが薄くなるようにする。
膜５３０、半導体層５４０、そして保護膜５７０を順に
蒸着し、その上に２回の露光工程を用いて感光膜５９
２、５９４を形成する。ここで、ゲート電極５２６の上
部の第９感光膜５９２が最も厚く、ゲートパッド５２４
の上部の接触孔５７２が形成される部分は感光膜が除去
されており、その他の部分の第１０感光膜５９４は第９
感光膜５９２より厚さが薄くなるようにする。
【００９９】その後、図４１に示したように、ゲートパ
ッド５２４の上部の露出した保護膜５７０、半導体層５
４０及びゲート絶縁膜５３０をエッチングする。
ッド５２４の上部の露出した保護膜５７０、半導体層５
４０及びゲート絶縁膜５３０をエッチングする。
【０１００】その後、図４２に示したように、アッシン
グを実施して第１０感光膜５９４を除去するが、この
時、第９感光膜５９２の厚さも薄くなる。その次に、保
護膜５７０をエッチングしてゲート電極５２６の上部に
のみ残す。その後、第９感光膜５９２を除去する。
グを実施して第１０感光膜５９４を除去するが、この
時、第９感光膜５９２の厚さも薄くなる。その次に、保
護膜５７０をエッチングしてゲート電極５２６の上部に
のみ残す。その後、第９感光膜５９２を除去する。
【０１０１】その後、図３７及び図３８に示したよう
に、接触層と導電体層とを蒸着してパターニングして半
導体層５４２と接触層パターン５５５、５５６、そして
データ線５６２、データパッド５６４とソース電極５６
５及びドレーン電極５６６を形成する。その後、画素電
極５８２、補助ゲートパッド５８４及び補助データパッ
ド５８６を形成する。
に、接触層と導電体層とを蒸着してパターニングして半
導体層５４２と接触層パターン５５５、５５６、そして
データ線５６２、データパッド５６４とソース電極５６
５及びドレーン電極５６６を形成する。その後、画素電
極５８２、補助ゲートパッド５８４及び補助データパッ
ド５８６を形成する。
【０１０２】このように本発明の実施形態例では多数層
の薄膜を一度にエッチングするために２回の露光工程で
厚さが異なる感光膜を形成してエッチングするので、工
程が簡単であると共に基板全体に均一なパターンを得る
ことができる。
の薄膜を一度にエッチングするために２回の露光工程で
厚さが異なる感光膜を形成してエッチングするので、工
程が簡単であると共に基板全体に均一なパターンを得る
ことができる。
【０１０３】
【発明の効果】本発明では写真エッチング用装置に露光
器を二つ設置するので生産性を向上させることができ、
２回の露光工程で厚さが異なる感光膜を形成して多数層
の薄膜を一度にエッチングするので工程が簡単になる。
器を二つ設置するので生産性を向上させることができ、
２回の露光工程で厚さが異なる感光膜を形成して多数層
の薄膜を一度にエッチングするので工程が簡単になる。
【図１】本発明による写真エッチング用装置を示したも
のである。
のである。
【図２】本発明の実施形態例による感光膜パターンの形
成方法を示したものである。
成方法を示したものである。
【図３】本発明の実施形態例による感光膜パターンの形
成方法を示したものである。
成方法を示したものである。
【図４】本発明の実施形態例による感光膜パターンの形
成方法を示したものである。
成方法を示したものである。
【図５】本発明の第１実施形態例による液晶表示装置用
薄膜トランジスタ基板の配置図である。
薄膜トランジスタ基板の配置図である。
【図６】図５のIV−IV'線の断面図である。
【図７】本発明の第１実施形態例によって製造する第１
段階における薄膜トランジスタ基板の配置図である。
段階における薄膜トランジスタ基板の配置図である。
【図８】図７のVｂ−Vｂ'線の断面図である。
【図９】図８の次の段階における薄膜トランジスタ基板
の配置図である。
の配置図である。
【図１０】図９のVIｂ−VIｂ'線の断面図である。
【図１１】図９のVIｂ−VIｂ'線の断面図で、図１０の
次の段階を示したものである。
次の段階を示したものである。
【図１２】図９のVIｂ−VIｂ'線の断面図で、図１１の
次の段階を示したものである。
次の段階を示したものである。
【図１３】図９のVIｂ−VIｂ'線の断面図で、図１２の
次の段階を示したものである。
次の段階を示したものである。
【図１４】図１３の次の段階における薄膜トランジスタ
基板の配置図である。
基板の配置図である。
【図１５】図１４のXｂ−Xｂ'線の断面図である。
【図１６】本発明の第２実施形態例による薄膜トランジ
スタ基板の配置図である。
スタ基板の配置図である。
【図１７】図１６のXII−XII'線の断面図である。
【図１８】本発明の第２実施形態例によって製造する段
階における薄膜トランジスタ基板の配置図である。
階における薄膜トランジスタ基板の配置図である。
【図１９】図１８のXIIIｂ−XIIIｂ'線の断面図であ
る。
る。
【図２０】図１８のXIIIｂ−XIIIｂ'線の断面図で、図
１９の次の段階を示したものである。
１９の次の段階を示したものである。
【図２１】図１８のXIIIｂ−XIIIｂ'線の断面図で、図
２０の次の段階を示したものである。
２０の次の段階を示したものである。
【図２２】本発明の第３実施形態例による薄膜トランジ
スタ基板の配置図である。
スタ基板の配置図である。
【図２３】図２２のXVII−XVII'線の断面図である。
【図２４】本発明の第３実施形態例によって製造する段
階における薄膜トランジスタ基板の配置図である。
階における薄膜トランジスタ基板の配置図である。
【図２５】図２４のXVIIｂ−XVIIｂ'線の断面図であ
る。
る。
【図２６】図２４のXVIIｂ−XVIIｂ'線の断面図で、図
２５の次の段階を示したものである。
２５の次の段階を示したものである。
【図２７】図２４のXVIIｂ−XVIIｂ'線の断面図で、図
２６の次の段階を示したものである。
２６の次の段階を示したものである。
【図２８】本発明の第４実施形態例による薄膜トランジ
スタ基板の配置図である。
スタ基板の配置図である。
【図２９】図２８のXXII−XXII'線の断面図である。
【図３０】本発明の第４実施形態例によって製造する段
階における薄膜トランジスタ基板の配置図である。
階における薄膜トランジスタ基板の配置図である。
【図３１】図３０のXXIIIｂ−XXIIIｂ'線の断面図であ
る。
る。
【図３２】図３１の次の段階における薄膜トランジスタ
基板の配置図である。
基板の配置図である。
【図３３】図３２のXXIVｂ−XXIVｂ'線の断面図であ
る。
る。
【図３４】図３２のXXIVｂ−XXIVｂ'線の断面図で、図
３３の次の段階を示したものである。
３３の次の段階を示したものである。
【図３５】図３２のXXIVｂ−XXIVｂ'線の断面図で、図
３４の次の段階を示したものである。
３４の次の段階を示したものである。
【図３６】図３２のXXIVｂ−XXIVｂ'線の断面図で、図
３５の次の段階を示したものである。
３５の次の段階を示したものである。
【図３７】本発明の第５実施形態例による薄膜トランジ
スタ基板の配置図である。
スタ基板の配置図である。
【図３８】図３７のXXIX−XXIX'線の断面図である。
【図３９】本発明の第５実施形態例によって製造する段
階における薄膜トランジスタ基板の配置図である。
階における薄膜トランジスタ基板の配置図である。
【図４０】図３９のXXXｂ−XXXｂ'線の断面図である。
【図４１】図３９のXXXｂ−XXXｂ'線の断面図で、図４
０の次の段階を示したものである。
０の次の段階を示したものである。
【図４２】図３９のXXXｂ−XXXｂ'の断面図で、図４１
の次の段階を示したものである。
の次の段階を示したものである。
１：感光膜塗布装置 ２：ソフトベーク器 ３：第１露光器 ４：第２露光器 ５：現像装置 ６：ハードベーク器 １０：基板 ２０：薄膜 ３０、３１、３２：感光膜 ４０：第１マスク ４１、５１：透明基板 ４２：第１パターン ５０：第２マスク ５２：第２パターン １１０、２１０、３１０、４１０、５１０：絶縁基板 １２２、２２２、３２２、４２２、５２２：ゲート線 １２４、２２４、３２４、４２４、５２４：ゲートパッ
ド １２６、２２６、３２６、４２６、５２６：ゲート電極 １２８：維持電極 １３０、２３０、３３０、４３０、５３０：ゲート絶縁
膜 １４０、２４０、２４２、３４０、３４２、４４０、４
４２、５４０、５４２：半導体層 １４２：薄膜トランジスタ用半導体層 １４８：維持蓄電器用半導体層 １５０、２５０、３５０、４５０：接触層 １５５、２５５、３５５、４５５、５５５：データ線部
接触層パターン １５６、２５６、３５６、４５６、５５６：ドレーン電
極用接触層パターン １５８：維持蓄電器用接触層パターン １６０、２６０、４６０：導電体層 １６２、２６２、３６２、４６２、５６２：データ線 １６４、２６４、３６４、４６４、５６４：データパッ
ド １６５、２６５、３６５、４６５、５６５：ソース電極 １６６、２６６、３６６、４６６、５６６：ドレーン電
極 １６８：維持畜電器用導電体パターン １７０、２７０、３７０、４７０、５７０：保護膜 １７１、１７２、１７３、１７４、２３２、２７２、２
７３、３３２、３７２、３７３、４７１、４７２、４７
３、５３２、５７２：接触孔 １８２、２８２、３８２、４８２、５８２：画素電極 １８４、２８４、３８４、４８４、５８４：補助ゲート
パッド １８６、２８６、３８６、４８６、５８６：補助データ
パッド １９２、１９４：感光膜 ２５７、３５７：接触層パターン ２６７：導電体パターン ２９２：第３感光膜 ２９４：第４感光膜 ３９２：第５感光膜 ３９４：第６感光膜 ４９２：第７感光膜 ４９４：第８感光膜 ５９２：第９感光膜 ５９４：第１０感光膜
ド １２６、２２６、３２６、４２６、５２６：ゲート電極 １２８：維持電極 １３０、２３０、３３０、４３０、５３０：ゲート絶縁
膜 １４０、２４０、２４２、３４０、３４２、４４０、４
４２、５４０、５４２：半導体層 １４２：薄膜トランジスタ用半導体層 １４８：維持蓄電器用半導体層 １５０、２５０、３５０、４５０：接触層 １５５、２５５、３５５、４５５、５５５：データ線部
接触層パターン １５６、２５６、３５６、４５６、５５６：ドレーン電
極用接触層パターン １５８：維持蓄電器用接触層パターン １６０、２６０、４６０：導電体層 １６２、２６２、３６２、４６２、５６２：データ線 １６４、２６４、３６４、４６４、５６４：データパッ
ド １６５、２６５、３６５、４６５、５６５：ソース電極 １６６、２６６、３６６、４６６、５６６：ドレーン電
極 １６８：維持畜電器用導電体パターン １７０、２７０、３７０、４７０、５７０：保護膜 １７１、１７２、１７３、１７４、２３２、２７２、２
７３、３３２、３７２、３７３、４７１、４７２、４７
３、５３２、５７２：接触孔 １８２、２８２、３８２、４８２、５８２：画素電極 １８４、２８４、３８４、４８４、５８４：補助ゲート
パッド １８６、２８６、３８６、４８６、５８６：補助データ
パッド １９２、１９４：感光膜 ２５７、３５７：接触層パターン ２６７：導電体パターン ２９２：第３感光膜 ２９４：第４感光膜 ３９２：第５感光膜 ３９４：第６感光膜 ４９２：第７感光膜 ４９４：第８感光膜 ５９２：第９感光膜 ５９４：第１０感光膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２７Ｃ
Claims (31)
- 【請求項１】基板上に感光膜を塗布する塗布装置と、 前記感光膜を露光する第１及び第２露光器と、 露光された前記感光膜を現像する現像装置と、 を含む半導体素子の写真エッチング用装置。
- 【請求項２】基板上に形成されている薄膜上に感光膜を
塗布する段階と、 前記感光膜を第１露光する段階と、 前記第１露光された感光膜を第２露光する段階と、 前記感光膜を現像して厚さが互いに異なる少なくとも三
つの部分を形成する段階と、 を含む薄膜の写真エッチング方法。 - 【請求項３】前記第１露光及び第２露光は互いに異なる
露光器を利用する請求項２に記載の薄膜の写真エッチン
グ方法。 - 【請求項４】前記第２露光時に露光される光の強さは前
記第１露光の光の強さより弱いことを特徴とする請求項
２に記載の薄膜の写真エッチング方法。 - 【請求項５】前記第２露光の露光時間が前記第１露光の
露光時間より短いことを特徴とする請求項４に記載の薄
膜の写真エッチング方法。 - 【請求項６】前記第２露光の露光時間が前記第１露光の
露光時間より短いことを特徴とする請求項２に記載の薄
膜の写真エッチング方法。 - 【請求項７】絶縁基板の上にゲート線、前記ゲート線に
連結されているゲート電極を含むゲート配線を形成する
段階と、 前記ゲート配線を覆うゲート絶縁膜、半導体層、抵抗性
接触層、そして導電体層を蒸着する段階と、 前記導電体層と前記接触層及び前記半導体層とをパター
ニングしてデータ線、前記データ線に連結されているソ
ース電極、そして前記データ線及び前記ソース電極と分
離されているドレーン電極を含むデータ配線と接触層パ
ターン及び半導体層パターンとを形成する段階と、 前記データ配線を覆い、前記ドレーン電極を露出させる
接触孔を含む保護膜を形成する段階と、 前記接触孔を通じて前記ドレーン電極と連結されている
画素電極を形成する段階とを含み、 前記データ配線と前記接触層パターンと前記半導体層と
を形成する段階は感光膜パターンを利用した写真エッチ
ング工程を通じて行われ、 前記感光膜パターンは前記データ配線を形成するための
第１露光と前記ソース及びドレーン電極の間のチャンネ
ルを形成するための第２露光とによって形成され、前記
ソース及びドレーン電極の間に位置し第１厚さを有する
第１部分と前記第１部分より厚い厚さを有する第２部分
と厚さがない第３部分とを含む薄膜トランジスタ基板の
製造方法。 - 【請求項８】前記第１露光と第２露光とは互いに異なる
露光器を用いることを特徴とする請求項７に記載の薄膜
トランジスタ基板の製造方法。 - 【請求項９】前記第２露光時に露光される光の強さは前
記第１露光の光の強さより弱いことを特徴とする請求項
７に記載の薄膜トランジスタ基板の製造方法。 - 【請求項１０】前記第２露光の露光時間が前記第１露光
の露光時間より短いことを特徴とする請求項９に記載の
薄膜トランジスタ基板の製造方法。 - 【請求項１１】前記第２露光の露光時間が前記第１露光
の露光時間より短いことを特徴とする請求項７に記載の
薄膜トランジスタ基板の製造方法。 - 【請求項１２】絶縁基板の上にゲート線、前記ゲート線
に連結されているゲート電極及びゲートパッドを含むゲ
ート配線を形成する段階と、 前記ゲート配線の上部にゲート絶縁膜、半導体層、抵抗
性接触層、そして導電体層を蒸着する段階と、 前記導電体層と前記接触層、前記半導体層及び前記ゲー
ト絶縁膜をパターニングして前記ゲートパッドを露出さ
せる第１接触孔と、導電体パターン、接触層パターン、
そして半導体層パターンを形成する段階と、 前記導電体パターン及び接触層パターンをパターニング
してデータ線、前記データ線に連結されているソース電
極、前記データ線及び前記ソース電極と分離されている
ドレーン電極、そして前記データ線の一端に位置するデ
ータパッドを含むデータ配線と接触層パターンを完成す
る段階と、 前記ドレーン電極と連結されている画素電極を形成する
段階と、 前記データ配線と前記画素電極を覆い、前記ゲートパッ
ド及び前記データパッドをそれぞれ露出させる第２及び
第３接触孔を含む保護膜を形成する段階とを含み、 前記第１接触孔と導電体パターン、接触層パターン、そ
して半導体層パターンを形成する段階は感光膜パターン
を利用した写真エッチング工程を通じて行われ、 前記感光膜パターンは前記導電体パターンを形成するた
めの第１露光と前記第１接触孔を形成するための第２露
光とによって形成され、前記導電体パターンの上部に位
置し第１厚さを有する第１部分と前記第１接触孔の上部
に位置し厚さがない第２部分と前記第１部分より厚さが
小さい第３部分とを含むことを特徴とする薄膜トランジ
スタ基板の製造方法。 - 【請求項１３】前記第１露光と第２露光とは互いに異な
る露光器を用いることを特徴とする請求項１２に記載の
薄膜トランジスタ基板の製造方法。 - 【請求項１４】前記第１露光時に露光される光の強さは
前記第２露光の光の強さより弱いことを特徴とする請求
項１２に記載の薄膜トランジスタ基板の製造方法。 - 【請求項１５】前記第１露光の露光時間が前記第２露光
の露光時間より短いことを特徴とする請求項１４に記載
の薄膜トランジスタ基板の製造方法。 - 【請求項１６】前記第１露光の露光時間が前記第２露光
の露光時間より短いことを特徴とする請求項１２に記載
の薄膜トランジスタ基板の製造方法。 - 【請求項１７】絶縁基板の上にゲート線、前記ゲート線
に連結されているゲート電極及びゲートパッドを含むゲ
ート配線を形成する段階と、 前記ゲート配線の上部にゲート絶縁膜、半導体層及び抵
抗性接触層を蒸着する段階と、 前記接触層と前記半導体層及び前記ゲート絶縁膜をパタ
ーニングして前記ゲートパッドを露出させる第１接触孔
と接触層パターンと半導体層パターンとを形成する段階
と、 前記接触層パターンの上部にデータ線、前記データ線に
連結されているソース電極、前記データ線及び前記ソー
ス電極と分離されているドレーン電極、そして前記デー
タ線の一端に位置するデータパッドを含むデータ配線を
形成する段階と、 前記接触層パターンを完成する段階と、 前記ドレーン電極と連結されている画素電極を形成する
段階と、 前記データ配線と前記画素電極を覆い、前記ゲートパッ
ド及び前記データパッドをそれぞれ露出させる第２及び
第３接触孔を含む保護膜を形成する段階とを含み、 前記第１接触孔と前記接触層パターン及び前記半導体層
パターンとを形成する段階は感光膜パターンを利用した
写真エッチング工程を通じて行われ、 前記感光膜パターンは前記接触層パターンを形成するた
めの第１露光と前記第１接触孔を形成するための第２露
光によって形成され、前記接触層パターンの上部に位置
し第１厚さを有する第１部分と前記第１接触孔の上部に
位置し厚さがない第２部分と前記第１部分より厚さが小
さい第３部分とを含むことを特徴とする薄膜トランジス
タ基板の製造方法。 - 【請求項１８】前記第１露光と第２露光とは互いに異な
る露光器を用いることを特徴とする請求項１７に記載の
薄膜トランジスタ基板の製造方法。 - 【請求項１９】前記第１露光時に露光される光の強さは
前記第２露光の光の強さより弱いことを特徴とする請求
項１７に記載の薄膜トランジスタ基板の製造方法。 - 【請求項２０】前記第１露光の露光時間が前記第２露光
の露光時間より短いことを特徴とする請求項１９に記載
の薄膜トランジスタ基板の製造方法。 - 【請求項２１】前記第１露光の露光時間が前記第２露光
の露光時間より短いことを特徴とする請求項１７に記載
の薄膜トランジスタ基板の製造方法。 - 【請求項２２】絶縁基板の上にゲート線、前記ゲート線
に連結されているゲート電極及びゲートパッドを含むゲ
ート配線を形成する段階と、 前記ゲート配線の上部に第１絶縁膜を形成する段階と、 前記第１絶縁膜の上部に半導体層を蒸着する段階と、 前記半導体層の上部に抵抗性接触層パターンを形成する
段階と、 前記接触層パターンの上部にデータ線、前記データ線に
連結されているソース電極、前記データ線及び前記ソー
ス電極と分離されているドレーン電極、そして前記デー
タ線の一端に位置するデータパッドを含むデータ配線を
形成する段階と、 前記データ配線を覆う第２絶縁膜を形成する段階と、 前記第２絶縁膜と前記半導体層及び前記ゲート絶縁膜を
パターニングして前記ドレーン電極と前記ゲートパッ
ド、前記データパッドをそれぞれ露出させる第１乃至第
３接触孔及び半導体層パターンを形成する段階と、 前記第１接触孔を通じて前記ドレーン電極と連結されて
いる画素電極を形成する段階とを含み、 前記第１乃至第３接触孔及び前記半導体層パターンを形
成する段階は感光膜パターンを利用した写真エッチング
工程を通じて行われ、 前記感光膜パターンは前記半導体層パターンを形成する
ための第１露光と前記第１乃至第３接触孔を形成するた
めの第２露光とによって形成され、前記半導体層パター
ンの上部に位置し第１厚さを有する第１部分と前記第１
乃至第３接触孔の上部に位置し厚さがない第２部分と前
記第１部分より厚さが小さい第３部分とを含むことを特
徴とする薄膜トランジスタ基板の製造方法。 - 【請求項２３】前記第１露光と第２露光とは互いに異な
る露光器を用いることを特徴とする請求項２２に記載の
薄膜トランジスタ基板の製造方法。 - 【請求項２４】前記第１露光時に露光される光の強さは
前記第２露光の光の強さより弱いことを特徴とする請求
項２２に記載の薄膜トランジスタ基板の製造方法。 - 【請求項２５】前記第１露光の露光時間が前記第２露光
の露光時間より短いことを特徴とする請求項２４に記載
の薄膜トランジスタ基板の製造方法。 - 【請求項２６】前記第１露光の露光時間が前記第２露光
の露光時間より短いことを特徴とする請求項２２に記載
の薄膜トランジスタ基板の製造方法。 - 【請求項２７】絶縁基板の上にゲート線、前記ゲート線
に連結されているゲート電極及びゲートパッドを含むゲ
ート配線を形成する段階と、 前記ゲート配線の上部に第１絶縁膜、半導体層、そして
第２絶縁膜を蒸着する段階と、 前記第２絶縁膜と前記半導体層及び前記第１絶縁膜をパ
ターニングして前記ゲート電極の上部に位置する第２絶
縁膜パターンと前記ゲートパッドとを露出させる接触孔
を形成する段階と、 前記第２絶縁膜パターンの上部に接触層パターンを形成
する段階と、 前記接触層パターンの上部にデータ線、前記データ線に
連結されているソース電極、前記データ線及び前記ソー
ス電極と分離されているドレーン電極、そして前記デー
タ線の一端に位置するデータパッドを含むデータ配線を
形成する段階と、 前記ドレーン電極と連結されている画素電極を形成する
段階とを含み、 前記第２絶縁膜パターン及び接触孔を形成する段階は感
光膜パターンを利用した写真エッチング工程を通じて行
われ、 前記感光膜パターンは前記第２絶縁膜パターンを形成す
るための第１露光と前記接触孔を形成するための第２露
光とによって形成され、前記第２絶縁膜パターンの上部
に位置し第１厚さを有する第１部分と前記接触孔の上部
に位置し厚さがない第２部分と前記第１部分より厚さが
小さい第３部分とを含むことを特徴とする薄膜トランジ
スタ基板の製造方法。 - 【請求項２８】前記第１露光と第２露光とは互いに異な
る露光器を利用することを特徴とする請求項２７に記載
の薄膜トランジスタ基板の製造方法。 - 【請求項２９】前記第１露光時に露光される光の強さは
前記第２露光の光の強さより弱いことを特徴とする請求
項２７に記載の薄膜トランジスタ基板の製造方法。 - 【請求項３０】前記第１露光の露光時間が前記第２露光
の露光時間より短いことを特徴とする請求項２９に記載
の薄膜トランジスタ基板の製造方法。 - 【請求項３１】前記第１露光の露光時間が前記第２露光
の露光時間より短いことを特徴とする請求項２７に記載
の薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000012486A KR100686228B1 (ko) | 2000-03-13 | 2000-03-13 | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
| KR2000-12486 | 2000-03-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001319876A true JP2001319876A (ja) | 2001-11-16 |
Family
ID=19654599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001068310A Pending JP2001319876A (ja) | 2000-03-13 | 2001-03-12 | 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6451635B2 (ja) |
| JP (1) | JP2001319876A (ja) |
| KR (1) | KR100686228B1 (ja) |
| TW (1) | TW459285B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003297850A (ja) * | 2002-04-02 | 2003-10-17 | Advanced Display Inc | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 |
| JP2005018074A (ja) * | 2003-06-27 | 2005-01-20 | Samsung Electronics Co Ltd | 露光方法及びこれを用いる液晶表示装置用薄膜トランジスタ基板の製造方法 |
| JP2005277418A (ja) * | 2004-03-19 | 2005-10-06 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006049889A (ja) * | 2004-07-27 | 2006-02-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006208750A (ja) * | 2005-01-28 | 2006-08-10 | Future Vision:Kk | 表示装置用基板とその製造方法、及びこの表示装置用基板を用いた表示装置 |
| JP2006221059A (ja) * | 2005-02-14 | 2006-08-24 | Future Vision:Kk | 表示装置用基板およびこの表示装置用基板を用いた画像表示装置 |
| WO2006137582A1 (en) * | 2005-06-24 | 2006-12-28 | Fujifilm Corporation | Exposure method and apparatus |
| JP2007304557A (ja) * | 2006-05-09 | 2007-11-22 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| US8623681B2 (en) | 2010-07-09 | 2014-01-07 | Sharp Kabushiki Kaisha | Thin film transistor substrate, method for manufacturing the same, and liquid crystal display panel |
| US9196742B2 (en) | 2010-08-04 | 2015-11-24 | Sharp Kabushiki Kaisha | Thin film transistor substrate, method for manufacturing the same, and liquid crystal display panel |
| JP2016167103A (ja) * | 2010-02-26 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| TW413844B (en) | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
| KR100686228B1 (ko) * | 2000-03-13 | 2007-02-22 | 삼성전자주식회사 | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
| US6509616B2 (en) * | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| KR100437475B1 (ko) * | 2001-04-13 | 2004-06-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자 제조 방법 |
| KR100443831B1 (ko) * | 2001-12-20 | 2004-08-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조 방법 |
| TW535296B (en) * | 2002-05-31 | 2003-06-01 | Chunghwa Picture Tubes Ltd | Method for producing thin film transistor |
| JP4565799B2 (ja) * | 2002-07-01 | 2010-10-20 | 大林精工株式会社 | 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置 |
| KR100498543B1 (ko) * | 2002-11-07 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR100945579B1 (ko) * | 2003-03-17 | 2010-03-08 | 삼성전자주식회사 | 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치 |
| KR101061844B1 (ko) | 2004-06-29 | 2011-09-02 | 삼성전자주식회사 | 박막 표시판의 제조 방법 |
| KR101046927B1 (ko) * | 2004-09-03 | 2011-07-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR20060069081A (ko) * | 2004-12-17 | 2006-06-21 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| KR101090258B1 (ko) * | 2005-01-03 | 2011-12-06 | 삼성전자주식회사 | 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법 |
| KR20070014579A (ko) * | 2005-07-29 | 2007-02-01 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| US20070153249A1 (en) * | 2005-12-20 | 2007-07-05 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method using multiple exposures and multiple exposure types |
| US7411213B2 (en) * | 2006-04-03 | 2008-08-12 | Chunghwa Picture Tubes, Ltd. | Pixel structure, thin film transistor array substrate and liquid crystal display panel |
| JP4584872B2 (ja) * | 2006-06-15 | 2010-11-24 | 東京エレクトロン株式会社 | 基板処理システムおよび基板搬送方法 |
| KR20080073549A (ko) * | 2007-02-06 | 2008-08-11 | 삼성전자주식회사 | 포토레지스트패턴의 형성방법 및 표시패널의 제조방법 |
| CN101359672B (zh) * | 2007-03-14 | 2011-04-20 | 友达光电股份有限公司 | 半导体结构 |
| CN100452411C (zh) * | 2007-03-14 | 2009-01-14 | 友达光电股份有限公司 | 半导体结构及其制造方法 |
| KR101237096B1 (ko) * | 2008-08-21 | 2013-02-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
| TWI435152B (zh) * | 2011-08-16 | 2014-04-21 | Chunghwa Picture Tubes Ltd | 形成接觸窗的方法 |
| KR102101734B1 (ko) * | 2013-12-13 | 2020-04-21 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260381A (ja) * | 1993-03-09 | 1994-09-16 | Sumitomo Metal Ind Ltd | レジストパターンの形成方法 |
| JPH09127707A (ja) * | 1995-10-30 | 1997-05-16 | Casio Comput Co Ltd | レジストパターンの形成方法 |
| JPH09236930A (ja) * | 1995-12-26 | 1997-09-09 | Fujitsu Ltd | パターン形成方法、一組の露光マスク、薄膜トランジスタマトリクス装置及びその製造方法、液晶表示装置及びその製造方法 |
| JPH1172805A (ja) * | 1997-06-25 | 1999-03-16 | Victor Co Of Japan Ltd | 表示用マトリクス基板及びその製造方法、表示用マトリクス 回路 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4592816A (en) * | 1984-09-26 | 1986-06-03 | Rohm And Haas Company | Electrophoretic deposition process |
| US5244759A (en) * | 1991-02-27 | 1993-09-14 | At&T Bell Laboratories | Single-alignment-level lithographic technique for achieving self-aligned features |
| JP3172840B2 (ja) * | 1992-01-28 | 2001-06-04 | 株式会社日立製作所 | アクティブマトリクス基板の製造方法および液晶表示装置 |
| US5326659A (en) * | 1992-03-05 | 1994-07-05 | Regents Of The University Of California | Method for making masks |
| JP3276725B2 (ja) * | 1992-10-07 | 2002-04-22 | 株式会社日立製作所 | 液晶表示装置 |
| US5815248A (en) * | 1993-04-22 | 1998-09-29 | Nikon Corporation | Illumination optical apparatus and method having a wavefront splitter and an optical integrator |
| US5741614A (en) * | 1995-10-16 | 1998-04-21 | Nikon Corporation | Atomic force microscope measurement process for dense photoresist patterns |
| US5741624A (en) * | 1996-02-13 | 1998-04-21 | Micron Technology, Inc. | Method for reducing photolithographic steps in a semiconductor interconnect process |
| US5866919A (en) * | 1996-04-16 | 1999-02-02 | Lg Electronics, Inc. | TFT array having planarized light shielding element |
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| TW353775B (en) * | 1996-11-27 | 1999-03-01 | Tokyo Electron Ltd | Production of semiconductor device |
| US5718991A (en) * | 1996-12-27 | 1998-02-17 | Industrial Technology Research Institute | Method for making photomasks having regions of different light transmissivities |
| US6025116A (en) * | 1997-03-31 | 2000-02-15 | Siemens Aktiengesellschaft | Etching of contact holes |
| US5853923A (en) * | 1997-10-23 | 1998-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double layer method for fabricating a rim type attenuating phase shifting mask |
| KR100502794B1 (ko) * | 1997-12-06 | 2005-10-14 | 삼성전자주식회사 | 액정 표시 장치의 패널 제조 방법 |
| JP3634138B2 (ja) * | 1998-02-23 | 2005-03-30 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| US6134080A (en) * | 1998-08-21 | 2000-10-17 | International Business Machines Corporation | Magnetic head with precisely defined zero throat height |
| KR100686228B1 (ko) * | 2000-03-13 | 2007-02-22 | 삼성전자주식회사 | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 |
| US6544885B1 (en) * | 2000-05-08 | 2003-04-08 | Advanced Micro Devices, Inc. | Polished hard mask process for conductor layer patterning |
| US6509616B2 (en) * | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| KR100437475B1 (ko) * | 2001-04-13 | 2004-06-23 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치용 표시 소자 제조 방법 |
| TW535296B (en) * | 2002-05-31 | 2003-06-01 | Chunghwa Picture Tubes Ltd | Method for producing thin film transistor |
| JP4565799B2 (ja) * | 2002-07-01 | 2010-10-20 | 大林精工株式会社 | 横電界方式液晶表示装置、その製造方法、走査露光装置およびミックス走査露光装置 |
| TW200707115A (en) * | 2005-08-12 | 2007-02-16 | Chi Lin Technology Co Ltd | Multi-layer photoresist and method for manufacturing the same, and method for etching a substrate |
-
2000
- 2000-03-13 KR KR1020000012486A patent/KR100686228B1/ko not_active IP Right Cessation
- 2000-07-10 TW TW089113670A patent/TW459285B/zh not_active IP Right Cessation
-
2001
- 2001-03-12 JP JP2001068310A patent/JP2001319876A/ja active Pending
- 2001-03-13 US US09/804,056 patent/US6451635B2/en not_active Expired - Lifetime
-
2002
- 2002-08-02 US US10/210,109 patent/US7504342B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260381A (ja) * | 1993-03-09 | 1994-09-16 | Sumitomo Metal Ind Ltd | レジストパターンの形成方法 |
| JPH09127707A (ja) * | 1995-10-30 | 1997-05-16 | Casio Comput Co Ltd | レジストパターンの形成方法 |
| JPH09236930A (ja) * | 1995-12-26 | 1997-09-09 | Fujitsu Ltd | パターン形成方法、一組の露光マスク、薄膜トランジスタマトリクス装置及びその製造方法、液晶表示装置及びその製造方法 |
| JPH1172805A (ja) * | 1997-06-25 | 1999-03-16 | Victor Co Of Japan Ltd | 表示用マトリクス基板及びその製造方法、表示用マトリクス 回路 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003297850A (ja) * | 2002-04-02 | 2003-10-17 | Advanced Display Inc | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 |
| US7595207B2 (en) | 2003-06-27 | 2009-09-29 | Samsung Electronics, Co., Ltd. | Method of exposing layer with light and method of manufacturing thin film transistor substrate for liquid crystal display device using the same |
| JP2005018074A (ja) * | 2003-06-27 | 2005-01-20 | Samsung Electronics Co Ltd | 露光方法及びこれを用いる液晶表示装置用薄膜トランジスタ基板の製造方法 |
| JP2005277418A (ja) * | 2004-03-19 | 2005-10-06 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| JP2006049889A (ja) * | 2004-07-27 | 2006-02-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| TWI404213B (zh) * | 2004-07-27 | 2013-08-01 | Samsung Display Co Ltd | 薄膜電晶體陣列面板及其製造方法 |
| US8089072B2 (en) | 2004-07-27 | 2012-01-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2006208750A (ja) * | 2005-01-28 | 2006-08-10 | Future Vision:Kk | 表示装置用基板とその製造方法、及びこの表示装置用基板を用いた表示装置 |
| JP2006221059A (ja) * | 2005-02-14 | 2006-08-24 | Future Vision:Kk | 表示装置用基板およびこの表示装置用基板を用いた画像表示装置 |
| WO2006137582A1 (en) * | 2005-06-24 | 2006-12-28 | Fujifilm Corporation | Exposure method and apparatus |
| JP2007304557A (ja) * | 2006-05-09 | 2007-11-22 | Lg Philips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP2016167103A (ja) * | 2010-02-26 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2018018102A (ja) * | 2010-02-26 | 2018-02-01 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2019191599A (ja) * | 2010-02-26 | 2019-10-31 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US10539845B2 (en) | 2010-02-26 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device having an oxide semiconductor transistor |
| US10983407B2 (en) | 2010-02-26 | 2021-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device having an oxide semiconductor transistor |
| US11927862B2 (en) | 2010-02-26 | 2024-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device having an oxide semiconductor transistor |
| US8623681B2 (en) | 2010-07-09 | 2014-01-07 | Sharp Kabushiki Kaisha | Thin film transistor substrate, method for manufacturing the same, and liquid crystal display panel |
| US9196742B2 (en) | 2010-08-04 | 2015-11-24 | Sharp Kabushiki Kaisha | Thin film transistor substrate, method for manufacturing the same, and liquid crystal display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| TW459285B (en) | 2001-10-11 |
| US20020197539A1 (en) | 2002-12-26 |
| KR20010091119A (ko) | 2001-10-23 |
| KR100686228B1 (ko) | 2007-02-22 |
| US6451635B2 (en) | 2002-09-17 |
| US7504342B2 (en) | 2009-03-17 |
| US20010041394A1 (en) | 2001-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001319876A (ja) | 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR100482735B1 (ko) | 패턴형성방법 및 액정표시장치 제조방법 | |
| KR100403935B1 (ko) | 패턴형성방법 및 박막트랜지스터의 제조방법 | |
| JP2002141512A (ja) | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 | |
| KR100372306B1 (ko) | 박막트랜지스터의제조방법 | |
| JP2005513808A (ja) | 配線構造とこれを利用する薄膜トランジスタ基板及びその製造方法 | |
| JP2001324727A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| JP2001267420A (ja) | 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法 | |
| JP3696127B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100325668B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100729764B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100635943B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20000067257A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100796746B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100670050B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100709710B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100695295B1 (ko) | 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070914 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070918 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110208 |