JPH06260381A - レジストパターンの形成方法 - Google Patents

レジストパターンの形成方法

Info

Publication number
JPH06260381A
JPH06260381A JP5047639A JP4763993A JPH06260381A JP H06260381 A JPH06260381 A JP H06260381A JP 5047639 A JP5047639 A JP 5047639A JP 4763993 A JP4763993 A JP 4763993A JP H06260381 A JPH06260381 A JP H06260381A
Authority
JP
Japan
Prior art keywords
resist
exposure
resist pattern
pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5047639A
Other languages
English (en)
Inventor
Keizo Yamanaka
圭三 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP5047639A priority Critical patent/JPH06260381A/ja
Publication of JPH06260381A publication Critical patent/JPH06260381A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 複数のフォトリソグラフィ処理によりレジス
トパターンを形成する場合に、フォトリソグラフィ処理
の数を減少させるレジストパターンの形成方法を提供す
る。 【構成】 基板または薄膜上にポジレジストを塗布す
るレジスト塗布工程S1と、該ポジレジストにフォトマ
スクを用いてマスク露光を行う露光工程と、露光された
ポジレジストを現像する現像工程S4からなるフォトリ
ソグラフィによりレジストパターンを形成するレジスト
パターンの形成方法において、露光工程を残膜部分が生
じるようなアンダー露光条件によりマスク露光を行う工
程S2と、残膜部分が生じないようなジャスト露光条件
によるマスク露光を行う工程S3とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、レジストパターンの形
成方法に関し、特に半導体装置やその他の薄膜素子の製
造過程のフォトリソグラフィ工程に用いられるレジスト
パターンの形成方法に関するものである。
【0002】
【従来の技術】従来、この種のレジストパターンの形成
方法を用いる製造工程として、例えば図6に示す半導体
装置(半導体集積回路)の製造工程(以下、LSIプロ
セスという)がある。一般に、このLSIプロセスにお
いてレジストパターンを形成するには、フォトリソグラ
フィ技術が用いられている。
【0003】フォトリソグラフィ技術はレジストにマス
クパターンを転写するものであり、LSIプロセスで
は、このフォトリソグラフィにより微細パターンをレジ
ストに転写してレジストパターンを形成し、このレジス
トパターンを通してイオン注入や下地膜のエッチングと
いった処理が行われる。そして、このフォトリソグラフ
ィの工程は、図6のLSIプロセスの工程図中のJS1
〜JS3のステップに示すようにレジスト塗布、露光、
現像という一連の工程から構成され、その結果として1
つのレジストパターンが形成される。そして、このレジ
ストパターンは、イオン注入(図6中のJS4)といっ
た処理が終わった後にアッシングまたはエッチングによ
って除去される(図6中のJS5)。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
レジストパターンの形成方法においては次のような問題
点を有している。不純物注入あるいはエッチング工程に
は、多くの場合その各工程に対応してフォトリソグラフ
ィ工程が必要であり、複数の工程からなる一連のLSI
プロセスでは類似するフォトリソグラフィ工程が幾度も
繰り返し行われることになる。そのため、それぞれのフ
ォトリソグラフィ工程に伴ってレジスト塗布、露光、現
像及びレジスト除去といった各工程もフォトリソグラフ
ィ工程の数だけ繰り返され、LSIプロセスの工程数を
増加させるという問題点となっている。
【0005】本発明は上記の問題点を除去し、複数のフ
ォトリソグラフィ工程によりレジストパターンを形成す
る場合に、フォトリソグラフィ工程の数を減少させるレ
ジストパターンの形成方法を提供することを目的とす
る。
【0006】
【課題を解決するための手段】本発明は、前記の目的を
達成するために、基板または薄膜上にポジレジストを塗
布するレジスト塗布工程と、該ポジレジストにフォトマ
スクを用いてマスク露光を行う露光工程と、露光された
ポジレジストを現像する現像工程からなるフォトリソグ
ラフィによりレジストパターンを形成するレジストパタ
ーンの形成方法において、露光工程をポジレジストに残
膜部分が生じるようなアンダー露光条件によりマスク露
光を行う工程と、このアンダー露光条件によるマスク露
光工程の後に、ポジレジストに残膜部分が生じないよう
なジャスト露光条件によるマスク露光を行う工程とする
ものである。また、このアンダー露光条件によるマスク
露光工程を1回とすることにより2種類のパターンを1
つのレジストパターン上に同時に形成するレジストパタ
ーンを形成するものである。
【0007】
【作用】本発明によれば、基板または薄膜上にポジレジ
ストを塗布するレジスト塗布工程と、該ポジレジストに
フォトマスクを用いてマスク露光を行う露光工程と、露
光されたポジレジストを現像する現像工程からなるフォ
トリソグラフィによりレジストパターンを形成するレジ
ストパターンの形成方法において、ポジレジスト塗布が
施された基板または薄膜上にフォトマスクを用いてアン
ダー露光条件によりマスク露光を行って、レジスト部分
に未露光によって生ずる残膜部分のパターンを形成し、
さらにこのアンダー露光条件のマスク露光の次に他のフ
ォトマスクを用いてジャスト露光条件によりマスク露光
を行ってレジスト部分に残膜部分のないパターンを形成
し、フォトマスクに応じてレジスト部分の膜厚が段階的
に異なるレジストパターンを同時に形成する。
【0008】フォトマスクに応じてこの膜厚が段階的に
異なるレジストパターンを同時形成することにより、複
数のレジストパターンの形成においてもフォトリソグラ
フィのレジスト塗布工程と現像工程の工程回数を1回に
減少する。ここで、アンダー露光条件とは、ポジレジス
トの露光量とレジスト残膜の厚みとの関係において塗布
したレジストに残膜が生じる程度の露光量を照射する露
光の条件であり、ジャスト露光条件とは、ポジレジスト
の露光量とレジスト残膜の厚みとの関係において塗布し
たレジストに残膜が生じない露光量を照射する露光の条
件である。
【0009】また、基板または薄膜上にポジレジストを
塗布するレジスト塗布工程と、該ポジレジストにフォト
マスクを用いてマスク露光を行う露光工程と、露光され
たポジレジストを現像する現像工程からなるフォトリソ
グラフィによりレジストパターンを形成するレジストパ
ターンの形成方法において、ポジレジスト塗布が施され
た基板または薄膜上にフォトマスクを用いたアンダー露
光条件によりマスク露光を1回行って、レジスト部分に
未露光によって生ずる残膜部分からなるパターンを形成
し、このアンダー露光条件のマスク露光の次に他のフォ
トマスクを用いてジャスト露光条件によりマスク露光を
行って、レジスト部分に残膜部分のないパターンを形成
してレジスト部分の膜厚が異なる2種類のパターンを1
つのレジストパターン中に同時に形成する。
【0010】また、本発明のレジストパターンを実際の
LSIプロセスに適用する場合には、まず完全に抜けた
レジストパターンを通してイオン注入、エッチング等の
処理を行う。その後、アッシングによって使用済みの第
1のパターンである膜厚の薄いレジストの部分のみを除
去し、段差によって形作られている他のパターンのみを
残す。そして、このパターンに応じてイオン注入、エッ
チング等の処理を行う。
【0011】したがって、従来、イオン注入、エッチン
グといったプロセス処理を複数回行う場合、それぞれに
応じたレジスト塗布、露光、現像という一連のフォトリ
ソグラフィプロセスを複数回行う必要があったが、本発
明のレジストパターンの形成方法を用いることによっ
て、フォトリソグラフィプロセスを1回に削減すること
が可能となる。
【0012】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図1は本発明のレジストパターン
の形成方法を説明する工程図であり、図2及び図3は本
発明のレジストパターンの形成方法の各工程における模
式断面図である。図1に示す工程は、本発明のレジスト
パターンの形成方法をトランジスタの拡散層及びコンタ
クトのプラグ注入に適用する場合を示しており、このト
ランジスタの拡散層及びコンタクトのプラグ注入は、ス
テップS5及びステップS7のイオン注入により行われ
る。以下、図1に示すステップの順に従って説明する。 〔ステップS1:レジスト塗布工程〕この工程は、基板
上にポジレジストを塗布する工程であり、図2の(a)
において、シリコン基板1上にゲート電極2を形成後、
スピンコートによりポジレジスト3(例えばPFX15
(住友化学工業(株)製)を約2μmの厚みで塗布す
る。なお、図2の(a)において、ポジレジスト3中の
斜線で示される第1露光部6は、次のステップS2の工
程で露光される部分であり、このステップS1の段階で
は他のポジレジスト3の部分と均一の状態にある。
【0013】次に、露光工程について説明する。本発明
のレジストパターンの形成方法の露光工程においては、
露光量とレジスト残膜の厚みとの相関関係を用いて、露
光量を調節してレジスト残膜の厚みを制御し、これによ
りレジスト膜厚の異なるレジストパターンを形成する。
この露光量とレジスト残膜の厚みとの相関関係は、例え
ばポジレジスト(例えばPFX15(住友化学工業
(株)製)に紫外光を照射した場合の露光量とレジスト
残膜の厚みとの相関関係は、図4(縦軸はレジスト残膜
の厚み(μm)であり、横軸は露光量(mJ/cm2
あるいは露光時間(msec)である)に示すものとな
る。したがって、この相関関係を用いて、露光量を調節
することによりレジスト残膜の厚みを制御することがで
きる。例えば、露光量を150(mJ/cm2 )とした
場合にはレジスト残膜の厚みは1μmとなり、露光量を
210(mJ/cm2 )とした場合には、レジスト残膜
の厚みは0μmとなる。なお、露光量(mJ/cm2
と露光時間(msec)との間には、 露光量(mJ/cm2 )=単位時間当たりの露光量(J
/cm2 ・sec)×露光時間(msec) の関係があり、また露光装置が決まればその露光装置に
より照射される単位時間当たりの露光量は一定であるた
め、レジスト残膜の厚みを定めるパラメータとしては露
光量(mJ/cm2 )に代えて露光時間(msec)と
することもできる。
【0014】次のステップS2の第1露光工程とステッ
プS3の第2露光工程は、前記露光量とレジスト残膜の
厚みとの相関関係を用いてレジスト残膜の厚みの制御を
行うものである。 〔ステップS2:第1露光工程〕この工程は、拡散層の
パターンを形成するための露光を行う工程であり、図2
の(a)において、ポジレジスト3の上方に拡散層のパ
ターンを形成するためのフォトマスク4を設け、その上
から例えば波長434nmの紫外光5を当てフォトマス
ク4で覆われていないポジレジスト3を露光させる。こ
の露光はレジスト残膜の厚みが約1μmとなる露光条件
で行われる。この露光条件は、例えば前記図4において
露光量を150mJ/cm2 とすることにより設定され
る。したがって、レジスト塗布時のレジスト膜の厚みが
2μmであるから図2の(a)中の斜線で示される第1
露光部6の厚みは約1μmとなり、第1露光部6とシリ
コン基板1との間のポジレジスト3のレジスト残膜の厚
みは約1μmとなる。本発明において、この露光をアン
ダー露光条件と称することにする。 〔ステップS3:第2露光工程〕この工程は、プラグの
パターンを形成するための露光を行う工程であり、図2
の(b)において、前記第1露光後のポジレジスト3の
上方にプラグのパターンを形成するためのフォトマスク
7を設け、その上から例えば波長434nmの紫外光8
を当てフォトマスク7で覆われていないポジレジスト3
を露光させる。この露光は、前記第1露光で未露光のレ
ジスト残膜部分を露光するものであり、第1露光と合計
してポジレジスト3の膜が完全に露光される条件(以
下、本発明においてジャスト露光という)を満たすもの
である。この露光条件は、図4から約60mJ/cm2
である。したがって、第2露光部9は斜線で示されるよ
うにポジレジスト3の全膜厚分が露光される。 〔ステップS4:現像工程〕この工程は、前記露光工程
により露光された部分を現像してレジストパターンを形
成する工程であり、図2の(c)において、例えばNM
D−3(東京応化工業(株)製)等の現像液により、前
記第1露光部6と第2露光部9を現像して除去する。こ
の現像工程により、ステップS2の第1露光工程で露光
された拡散層パターンはレジスト残膜の厚みが約1μm
のレジストパターンとなり、ステップS3の第2露光工
程で露光されたプラグ層のパターンは完全に抜けたレジ
ストパターンとなる。また、前記第1露光工程及び第2
露光工程の両露光において露光されなかったレジスト部
分は、レジスト残膜の厚みが約2μmのレジストパター
ンとして残る。このようにして約1μmごとの段差を有
したレジスト残膜の厚みが異なるレジストパターンが形
成される。したがって、前記ステップS1〜ステップS
4によりフォトリソグラフィ工程が構成され、このフォ
トリソグラフィ工程によりレジスト残膜の厚みが異なる
レジストパターンが形成される。
【0015】次に、前記ステップにより形成されたレジ
スト残膜の厚みが異なるレジストパターンを用いてイオ
ン注入及びレジストの除去が行われる。 〔ステップS5:第1イオン注入工程〕この工程は、前
記工程で形成されたレジストパターンを用いてイオン注
入を行いプラグ部分を形成する工程であり、図2の
(d)において、レジストパターン上から質量数31の
+ イオン10を入射エネルギー50Kev、注入量3
×1015cm-2でプラグ注入を行い、コンタクト部にプ
ラグ注入層11を形成するものである。このイオン注入
において、レジスト残膜の厚みが約1μm拡散層パター
ンの部分及び露光されていないレジスト残膜の厚みが約
2μmのパターン部分は、このイオン注入に対して十分
にマスク性があるため、結局レジスト膜が除去されてい
る部分にのみイオン注入が行われ、所望のプラグの領域
にのみプラグ注入層11が形成される。 〔ステップS6:第1アッシング工程〕この工程は、前
記工程で使用したレジスト残膜の厚みが約1μmの拡散
層のパターンを除去する工程であり、図2の(e)にお
いて、例えば1.0Torr、500W程度のO2 プラ
ズマを用いた枚葉式アッシャーにより1.0μm/mi
nのアッシングレートで約1分間アッシングしてレジス
トパターンを除去するものであり、この第1除去部12
は図中で破線で示される。このアッシングは、前記図2
の(d)のレジストパターンのレジスト膜厚を均一に約
1μm除去することにより、結局図2の(c)のレジス
トパターンにおいてレジスト膜厚が約2μmであった拡
散層を形成するためのレジストパターンの部分のみが、
ポジレジスト3の残膜の厚みを約1μmとして残ること
になる。 〔ステップS7:第2イオン注入工程〕この工程は、前
記工程で形成されたレジストパターンを用いてイオン注
入を行い拡散層を形成する工程であり、図3の(a)に
おいて、レジストパターン上から質量数75のAs+
オン13を入射エネルギー100Kev、注入量5×1
15cm-2で拡散層注入を行い、シリコン基板1の表面
にN+ 拡散層14を形成するものである。この拡散層注
入において、露光されていないレジスト残膜の厚みが約
1μmのパターン部分は、この拡散層注入に対して十分
にマスク性があるため、結局レジスト膜が除去されてい
る部分にのみ拡散層注入が行われ、所望の拡散層の領域
にのみN+ 拡散層14が形成される。 〔ステップS8:第2アッシング工程〕この工程は、前
記工程で使用したレジスト残膜の厚みが約1μmの拡散
層のレジストパターンを除去する工程であり、図3の
(b)において、前記第1アッシング工程に使用したア
ッシャーによりアッシングを行いレジストパターンを除
去するものであり、この第2除去部15は図中において
破線で示される。このアッシングは、図3の(a)のレ
ジストパターンのレジスト膜厚を均一に約1μm除去
し、結局全てのレジストパターンを除去することにな
る。このステップにより、シリコン基板1表面にプラグ
注入層11と拡散層14が形成されることになる。 こ
の後、図3の(c)に示すように、層間絶縁膜のBPS
G16、コンタクトホール及びAl配線17を形成して
半導体集積回路等が形成される。 〔実施例の効果〕次に、本発明のレジストパターンの形
成方法と従来のレジストパターンの形成方法を図5を用
いて比較する。図5の(a)は前記図1と同様の本発明
のレジストパターンの形成方法による工程図であり、図
5の(b)は従来のレジストパターンの形成方法による
工程図であり、それぞれフォトリソグラフィの処理を2
回行う場合を示している。
【0016】本発明のレジストパターンの形成方法によ
れば、フォトリソグラフィ処理に要する工程数は図5の
S1〜S4の4工程であり、一方、従来のレジストパタ
ーンの形成方法によれば、フォトリソグラフィ処理に要
する工程数は図5のS1〜S3とS6〜S8の合計6工
程である。したがって、本発明のレジストパターンの形
成方法を用いることにより、フォトリソグラフィ処理に
要する工程数が減少する。
【0017】また、半導体集積回路等の製造プロセス全
体における工程数を比較しても、本発明のレジストパタ
ーンの形成方法によれば、フォトリソグラフィ処理を1
回の工程とすることができるため、全体に要する工程数
は8工程となるのに対し、従来のレジストパターンの形
成方法によれば、フォトリソグラフィ処理は2回の工程
により行うため、全体に要する工程数は10工程とな
る。したがって、本発明のレジストパターンの形成方法
を用いることにより、プロセス全体における工程数も減
少する。 〔実施例の実施態様1〕前記実施例において、アッシン
グに代えてレジストエッチングを行うことも可能であ
る。 〔実施例の実施態様2〕前記実施例において、アンダー
露光を複数回行うことも可能である。 〔実施例の実施態様3〕前記実施例において、膜厚差が
複数段で異なるレジストパターンを形成することも可能
である。
【0018】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【0019】
【発明の効果】以上説明したように、本発明によれば、
複数のフォトリソグラフィ処理によりレジストパターン
を形成する場合に、フォトリソグラフィ処理の工程の数
を減少させることができる。
【図面の簡単な説明】
【図1】本発明のレジストパターンの形成方法を説明す
る工程図である。
【図2】本発明のレジストパターンの形成方法の各工程
における模式断面図である。
【図3】本発明のレジストパターンの形成方法の各工程
における模式断面図である。
【図4】露光量とレジスト残膜の厚みとの相関関係を示
す図である。
【図5】本発明と従来のレジストパターンの形成方法に
よる工程の比較図である。
【図6】LSIプロセスの工程図である。
【符号の説明】
1…シリコン基板 2…ゲート電極 3…ポジレジスト 4,7…フォトマスク 5,8…紫外光 6…第1露光部 9…第2露光部 10…P+ イオン 11…プラグ注入層 12…第1除去部 13…As+ イオン 14…N+ 拡散層 15…第2除去部 16…BPSG 17…Al配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板または薄膜上にポジレジストを塗布
    するレジスト塗布工程と、該ポジレジストにフォトマス
    クを用いてマスク露光を行う露光工程と、露光されたポ
    ジレジストを現像する現像工程からなるフォトリソグラ
    フィによりレジストパターンを形成するレジストパター
    ンの形成方法において、前記露光工程は、 (a)前記ポジレジストに残膜部分が生じるようなアン
    ダー露光条件によりマスク露光を行う工程と、 (b)前記アンダー露光条件による露光工程後に、前記
    ポジレジストに残膜部分が生じないようなジャスト露光
    条件によるマスク露光を行う工程とからなることを特徴
    とするレジストパターンの形成方法。
  2. 【請求項2】 前記アンダー露光条件によるマスク露光
    工程を1回とすることにより2種類のパターンを1つの
    レジストパターン上に同時に形成する請求項1記載のレ
    ジストパターンの形成方法。
JP5047639A 1993-03-09 1993-03-09 レジストパターンの形成方法 Withdrawn JPH06260381A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5047639A JPH06260381A (ja) 1993-03-09 1993-03-09 レジストパターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5047639A JPH06260381A (ja) 1993-03-09 1993-03-09 レジストパターンの形成方法

Publications (1)

Publication Number Publication Date
JPH06260381A true JPH06260381A (ja) 1994-09-16

Family

ID=12780817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5047639A Withdrawn JPH06260381A (ja) 1993-03-09 1993-03-09 レジストパターンの形成方法

Country Status (1)

Country Link
JP (1) JPH06260381A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319876A (ja) * 2000-03-13 2001-11-16 Samsung Electronics Co Ltd 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319876A (ja) * 2000-03-13 2001-11-16 Samsung Electronics Co Ltd 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法

Similar Documents

Publication Publication Date Title
KR100204323B1 (ko) 복수레벨 레지스트 프로파일을 형성하기 위한 다중 노광 마스킹 시스템
US6015650A (en) Method for forming micro patterns of semiconductor devices
JP3057879B2 (ja) 半導体装置の製造方法
US20040102048A1 (en) Method for manufacturing semiconductor device
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
KR100375908B1 (ko) 건식마이크로리소그래피처리
JPH04115515A (ja) パターン形成方法
JP2002134379A (ja) パターン形成方法
JPH055174B2 (ja)
US20030211399A1 (en) Photomask with illumination control over patterns having varying structural densities
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
US5322764A (en) Method for forming a patterned resist
JPH06260381A (ja) レジストパターンの形成方法
US6876065B2 (en) Semiconductor device and a fabrication method thereof
JPH05243115A (ja) 半導体装置の製造方法
JP2001326153A (ja) レジストパターンの形成方法
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
KR0179339B1 (ko) 감광막패턴 형성방법
JPS58101427A (ja) 半導体装置の製造方法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
JPH05347244A (ja) レジストパターン形成方法
JPS60176237A (ja) ホトレジストパタ−ンの形成方法
KR100358161B1 (ko) 반도체소자제조방법
JPH05142788A (ja) レジストパターンの形成方法
JP3243904B2 (ja) レジストパターンの形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509