JPS60176237A - ホトレジストパタ−ンの形成方法 - Google Patents

ホトレジストパタ−ンの形成方法

Info

Publication number
JPS60176237A
JPS60176237A JP3285284A JP3285284A JPS60176237A JP S60176237 A JPS60176237 A JP S60176237A JP 3285284 A JP3285284 A JP 3285284A JP 3285284 A JP3285284 A JP 3285284A JP S60176237 A JPS60176237 A JP S60176237A
Authority
JP
Japan
Prior art keywords
layer
resist
photoresist
pattern
deep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3285284A
Other languages
English (en)
Inventor
Kenzo Yamazaki
山崎 健三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP3285284A priority Critical patent/JPS60176237A/ja
Publication of JPS60176237A publication Critical patent/JPS60176237A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はホトレジストパターンの形成方法に係り、特に
微細レジストパターンの形成方法に関する。
〔従来技術の肚明〕
一般に、従来の半導体装部製造の中でホトレジストプロ
セスではネガティブタイプ、例えはQHRシリーズ(東
京応化j!!′)、JARシリーズ(日本合成ゴム製)
、HRシリーズ(日本)hント製)が使われている。こ
れらネガティブタイプのホトレジストは一般に4μm以
上のホトレジストパターンを形成するのに利用されてい
る。しかしル近徐細化ホトレジストパターンが要求され
、3μm以下、特に1〜2μmホトレジストパターンを
形成することを余儀なくされている。しかし、これは現
像時のしわしわ現象(膨潤)及び光の回折現象等によシ
ネ可能なことは一般的に知られている。
この為、これらの微細ホトレジストパターンにはポジテ
ィブタイプ、例えは0FPR,シリーズと0NPR,シ
リーズ(東京応化製)、AZシリーズとマイクロポジシ
リーズ(シップレイ−製)が一般的に使われている。こ
のポジティブタイプを使って半導体装置の一連の製造を
ホトレジスト技術で行う際、特にトランジスター形成後
に各電極間を連結スる為のコンタクト穴(スルホール)
をホトレジスト技術によって開孔している。開孔後ポリ
シリコン又は金属配線によって各を極間が連結される。
特にこのコンタクト穴をホトレジスト技術で開孔する際
、半導体装置の一連の製造工程をV口軽ている為に各プ
ロセスでの段差パターンが発生し、段部の最上段と最下
段部をとおしてホトレジストパターンによシ均一にコン
タクト穴を開孔することは難しかった。この対策として
ホトレジストの膜厚を薄くすればある程度迄可能だが、
各種の段差パターンでのホトレジストのステップカバレ
ジが悪くなシ、その後のエツチング技術によシビンホー
ル又は各種の段部パターンでのエツチング不良が発生す
る欠点があった。更には塵埃、各種のプロセスで発生す
る各種のゴミによ多、ホトレジスト膜厚が薄くなれはな
る程、その部分でのピンホール及びホトレジストのパタ
ーンくずれが発生し、半導体装置製造工程での歩留を低
下させるばかりか、信頼性を悪くする欠点があった。こ
の1策として第1のポジティブレジストをあらか・上貼
前記欠点を防止する為に厚く被膜しこれに充分可能な大
きなコンタクト穴を開孔する11次に第2のポジティブ
レジストをその上にかさねて必要コンタクト穴のホトレ
ジストパターンを形成すべき膜厚で形成し、これに要求
されるコンタクト穴を開孔すれば解決するはずである。
しかしながら、第1のポジティブレジストを被膜し、第
2のポジティブレジストを第1のポジティブレジスト上
に塗布し、目合せ灸−光する除温2のポジティブレジス
トコンタクト穴が目合せずれをおこして第1のポジティ
ブレジスト上に乗ると、第2のポジティブレジスト現像
時に第1のポジティブレジスト膜も溶解してしまう欠点
があった。更には第1のポジティブレジストを現像する
とホトレジストパターンの段面が周知の様に逆テーパー
となり、第2のポジティレジストが第1ポジテイブレジ
ストの段部にてステップカバレジが悪くなシ、第2のポ
ジティブレジストパターン現像する際最悪くの場合溶解
することかある。又、上記と逆に第1のポジティブレジ
ストは必要コンタクト穴にすべきホトレジストの膜厚で
形成し、第2のポジティブレジスト膜厚は身<珍布し、
大きなコンタクト穴を形成することも考えられる。しか
し、第2のポジティブレジストを現像する際、第2のポ
ジティブレジストで形成したコンタクト穴で開孔されて
しまう。このポジティブレジストは光溶解型の為に上記
の第2のコンタクト穴を開孔する際の目合せ露光時に第
1のポジティブレジストにも光が照射され、現像時に溶
解される欠点かある。又、更にネガティブレジストとポ
ジティブレジストの組合せにおいても、第1層にポジテ
ィブレジストを使用すると第2層目のネガティブレジス
ト目金せ側光に第2層目のコンタクト穴マスク部以外に
光が照射される。この為光溶解であるポジティブレジス
ト剖がネガティブレジストの現像時に溶解又はポジティ
ブレジストの剥れを発生する。逆の場合、すなわち¥1
層目としてネガティブレジスト、第2層目としてポジテ
ィブレジストをかさねた縁台は比較的うまくいくが、ネ
ガとポジとは目合せ露光時に反転のマスクを使用しなけ
れはならない為、目合せが困難である点、更にはネガテ
ィブレジストは3μn1以下のレジストバターニングが
再埃性良く開孔出来ないなどの欠点を伴う、。
〔発明の目的〕
本発明は容易に微細1パターンを形成できる方法を提供
することにある。
〔発明の構成〕
すなわち本発明は半導体装置製造工程で選択的にホトレ
ジストパターンを形成する場合、第1層目にディープ系
のレジストパターンを選択的に形成する工程と、更に第
1膚上に第2層目のポジティブレジストパターンを選択
的に形成する工程を含むことを%9としている。更に本
発明においては上記の第1層目のホトレジストパターン
は半導体装置の電極間を連結する為のコンタクト穴形成
のためのものであって、各素子の必要連結部の全コンタ
クト穴をこの第1層目のホトレジストパターンで開孔し
、第2層目のホトレジストパターンは第1層目の全コン
タクト穴かり必要コンタクト穴のみ開孔し、第1層目の
コンタクト穴の不必要な部分は第2N目のホトレジスト
で塞ぐことを判徴としている。本発明における第1N目
のホトレジストパターンのコンタクト穴は、第2層目の
ホトレジストパターンのコンタクト穴よシ大きいか又は
小さく形成してもよい。
〔発明の効果〕
本発明によれば第1層目と第2層目のホトレジストは異
なる性質、特に第1層目のホトレジストは第2#目のホ
トレジスト露光で簡単には性算が変シにくい特性のもの
でらシ、更に紘第2層目のホトレジスト現像において第
1層目のホトレジストが溶解され々いことを第1」用す
るものであるえ、更にこの特徴を生かし前述した様に半
導体装置の一連の製造工宕を数口軽ている為に生じるト
差ノくターンによるホトレジストのステップカバレジ不
良を力<シ、かつ倣細なホトレジストパターンを形成す
る為に第1庖目の各々のホトレジストパターンを形成し
、1層目のホトレジストが各上記段部でのステップカバ
レジの悪さ及び1層目のホトレジストがレジスト自身の
ピンホールハぴ各枠ゴミによる影響で不所望なピンホー
ルを発生させても、これを第2層目のホトレジストで保
詐する効果もえられる。さらに、第1層目にmjにホト
レジストで各段部でのステップカバレジ不良をなくシ、
ホトレジストパターンも充分股引的に大きいパターンで
形成し、第2層目で必要な微細パターンを形成してむ細
什ができるという効果もある。判に本発明においては第
1層目にディープ系のレジスト第2層目にポジティブレ
ジストを使用すれば判にネガティブレジストに較べ各々
のホトレジストで充分厚いホトレジスト膜厚にして所望
の微細パターンが化られる効果がある。又、同一マスク
で前記コンタクト穴を開孔する際、同一所望マスクで各
々の露光量でコンタクト穴径を変化出来る効果も有る。
更にはこれらのホトレジストを使用することにより第1
1*目のディープ糸のホトレジストで全素子(たとえば
トランジスタ)の連結の為のコンタクト穴を開孔してお
き、必要コードにより第2層目のポジディプレジストで
所要のコンタクト穴を開孔し、その際不必髪々コンタク
ト穴部は第2層目のポジティブレジスタで塞ぐことによ
り工期短縮を図れる効果もある。
〔実施例の曲間〕
次に本発明方法の実施例を図面を参照して説明する。
〔実施例〕 第1図のように半導体基板1上に種々のトランジスター
を作る工程で拡散技術とホトレジスト技術とイオン注入
技術と気相成長技術か用いられ、それによシ各種の段差
のあるパターン素子が形成される(図示せず)。これら
を電気的に接続するためにコンタクト穴をホトレジスト
工程で形成する。まず第1層目にディープ系レジスト2
を公知のホトレジスト技術により形成する(第1図(a
))。
ここで用いるディープ系レジストとしては例えば東京応
化製の0DURシリーズでよい。
次にガ・鎖模様のホトレジストパターンを得る為にマス
クを用いて目合せ露光し、」像する。この際の露光機は
ディープ系レジストの露光装長2400〜2800Xが
得られる露光機であれば密着式又は非接触式の特にプロ
ジェクタ1フ式、縮小式目合せ露光機等いずれでもよい
。特にこのディープ系レジストの露光には、ネガティブ
レジストの様に塙像後目金せ露光時における酸素効果に
よりホトレジストの膜厚減少を心配する必要がなく、ホ
トレジストパターンがゴミ又は目合せ露光時の密か状態
により特に影響されない非接触式の目合せ露光方式を用
いれば良い。伺、このディープ系レジストはホトレジス
トの膜厚が厚くても高解像度のパターンが得られる。こ
の実施例では最終的に必歎なコンタクト穴の倍以上のレ
ジストパターン寸法で形成している(第1図の))。
次にポジティブレジスト3をホトレジスト技術により第
1層目のディープ系レジスト2上に形成する←第1図(
C))。
次に第1層目のディープ系レジスト2で形成したコンタ
クト穴の中央筒・、に第2層目のポジティブレジスト3
のコンタクト穴が開孔される様目金せ露光及び現像を行
なう(第1図(d))。この場合の目合せ脚光機はディ
ープ系レジストと同じで良いが、一般に知られたる紫外
線3500〜4500Xの波長光源で如理する。又現像
液はアルカリ現体液、例えば一般に使われている東京応
化のNMD−3液を用いる。
以上の様に第1層目にディープ系レジスト2を用い、半
導体基板上に種々の段差があっても第1層目のディープ
系レジスト2でこれら段差部を十分保護できるような膜
厚で形成する。本発明者によれは半導体基板上の種々の
段差の約2倍程度にディープ系レジストを形成すれば良
い。特に第1層目のディープ系レジストの膜厚が3μm
 台であってモ、十分1.8μm迄のコンタクト穴が得
られる。すなわち短波長の紫外線露光を用いている為、
高解像度のホトレジストパターンが得られるい更には第
2層のポジティブレジスト3の現像液に溶解されない効
果をここでねらっている。又、第2層にポジティブレジ
スト3を形成するのはこのホトレジストもディープ系レ
ジストと同じく厚いホトレジスト膜片であっても高解像
力のホトレジストパターンを得ることができるからでお
る6、この両省の特性を相乗的に活かすことにより半導
体基鈑1↓の朴々の段差の凹凸物及び曲物のコミ類がお
ってもまっブζく問題なくパターニングできる。。
ヌ、この実施例では舘1層目のディープ系レジストのコ
ンタクト穴を第2N目のポジティブレジストの倍以上形
敵したが、約1.5倍程度迄太きく=1層目のコンタク
ト穴を形成するにけ給1ル目と第2層目の目合せ露光で
用いられるマスクは同一マスクでもW、1層目のディー
プ系レジストのg元を長く照射することにより可能であ
る。伺、これらに用いるマスクの材質にディープ系レジ
ストを使用する為に石英製マスクプレートが必要である
〔実施例2〕 実施例1と同じく第2図のように半導体基板上11上に
ディープ系レジスト12のコンタクト孔を開孔する。こ
の場合最終的に必要なコンタクト孔の寸法とする。本発
明によればディープ系レジスト12の膜厚は1.5〜2
.0μmで1.3μm以上のコンタク孔、1.0μmの
膜厚では0.8〜1.0μmのコンタクト孔が得られた
。このディープ系レジスト12上にポジティブレジスト
13を形成する。
このポジティブレジスト13は十分のホトレジスト膜厚
で半導体基板11の種々の段差、凹凸を十分カバー出来
るものとし、ディープ系レジスト12のコンタクト穴よ
りポジティブレジスト13のコンタクト穴が大きくなる
様形成する(第2図)。
この結果実施例1よりも高解像度のコンタクト孔を得る
ことができる。これは前記に記述した様にポジティブレ
ジスト13に比較しディープ系レジスト12の方が露光
時短波長紫外線を使用できることによる。
〔実施例3〕 第3図のように半導体基板21上にテイープ系レジスト
22を用いて半導体基板21上に形成された各種のトラ
ンジスターと金属配線を連結すべき全コンタクト穴を開
孔する。次にディープ系レジスト22上にポジティブレ
ジスト23のコンタクト穴を第1層目の全コンタクト穴
より所望部のみ開孔する。この場合の第1層目のディー
プ系レジスト22と第2層目のポジティブレジスト23
のコンタクト穴り実施例1,2どちらの手法を用いても
良い。ここで特に実施例1.2と異なるのは、第2層目
のポジティブレジスト23のコンタクト穴は第1層目の
全コンタクト穴のうちの運1択的にえらばれた穴上の部
分にのみ」1孔くたことである。これは公知の各種のマ
スクROM(read on−1y memory )
又はゲートアレイに対処できるようにユーザの必要コー
ドごどのコンタクト穴を開孔するものである。この方法
の利点はあらかじめ全コンタクト穴を第1層目のディー
プ系レジストで形成しておくことによって、第2層目の
ポジ、ティプレシストでの必要コードの為のコンタクト
穴に関係なく共通コンタクトとして作りておけることで
ある。
上記実施例には各種トランジスタのコンタクト穴を開孔
し、金属配線との連絡する工程を説明したが、この他各
種トランジスターの作る為の拡散層とポリシリコンとを
連結する為のスルホール及び金属配線の多層配線間を連
終する為のスルホール勢にも実施例とまったく同じ形成
方法が適用できる。
4.1シミ図面の簡単な説明 第1図(a)乃至第im+(ct)、第2図及び第3図
は夫々本発明の実施例を軟量するための牛導体装置の断
面図である。
において、1.11.21・・・・・・牛導体基板、2
112−22・・・・・・ディープ糸レジスト、3,1
3,23・・・・・・ボ第1図 (a) (l:)) CG’) (d)

Claims (2)

    【特許請求の範囲】
  1. (1)半導体装置の製造工程において、選択的にホトレ
    ジストパターンを形成する際、諏1層目としてディIプ
    系のレジストパターンを選択的に形成する工程と、更に
    第1層目上に第2層目としてポジティブレジストパター
    ンを選択的に形成する工程とを含むことを特徴とするホ
    トレジストパターンの形成方法。
  2. (2)前記第1層目のホトレジストパターンは半導体素
    子間を連結する為のコンタクト穴形成用でおって、会食
    連結部の全コンタクト大を第1層目のホトレジストパタ
    ーンで開孔し、前記第2層目のホトレジストパターンは
    必黴コンタクト穴のみ開孔が施こされたもので、それ以
    外の不必要な第1層目のコンタクト穴は当該第2層目の
     、 ホトレジスト で塞がれていることを特徴とする特徴請求の範囲第1項
    記載のホトレジストパターンの形成方法。
JP3285284A 1984-02-23 1984-02-23 ホトレジストパタ−ンの形成方法 Pending JPS60176237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3285284A JPS60176237A (ja) 1984-02-23 1984-02-23 ホトレジストパタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3285284A JPS60176237A (ja) 1984-02-23 1984-02-23 ホトレジストパタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS60176237A true JPS60176237A (ja) 1985-09-10

Family

ID=12370363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3285284A Pending JPS60176237A (ja) 1984-02-23 1984-02-23 ホトレジストパタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS60176237A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980270A (en) * 1986-07-11 1990-12-25 Nec Corporation Printer circuit and a process for preparing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980270A (en) * 1986-07-11 1990-12-25 Nec Corporation Printer circuit and a process for preparing same

Similar Documents

Publication Publication Date Title
JPH04115515A (ja) パターン形成方法
JPH11243067A (ja) 半導体装置のダブルコンタクト形成方法
US7368225B1 (en) Two mask photoresist exposure pattern for dense and isolated regions
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
JP2001267230A (ja) パターンの形成方法
JPS60176237A (ja) ホトレジストパタ−ンの形成方法
US5658826A (en) Method for fabricating semiconductor device
JPS62245251A (ja) レジストパタ−ン形成方法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
KR100358161B1 (ko) 반도체소자제조방법
KR20010011000A (ko) 이중 노광을 이용한 캐패시터 패턴 형성방법
KR0139578B1 (ko) 리소그래피 공정에 의한 감광막 패턴 형성방법
JP3398603B2 (ja) レジストパターンの形成方法及び半導体装置の製造方法
KR20030073875A (ko) 반도체소자의 소자분리패턴 형성방법
JPH05347244A (ja) レジストパターン形成方法
JPH02266510A (ja) ホトレジストパターンの形成方法
JP3243904B2 (ja) レジストパターンの形成方法
KR100687852B1 (ko) 반도체 소자의 제조 방법
KR100728947B1 (ko) 반도체소자용 레티클을 이용한 노광방법
JPH06260381A (ja) レジストパターンの形成方法
JPS588131B2 (ja) 半導体装置の製造方法
JPS58153932A (ja) 写真蝕刻方法
TW440921B (en) Photolithography process for exposing area by area with multi-dosage area by area
JPH0943853A (ja) パターン形成方法
JPH08139073A (ja) 半導体装置の製造方法