KR100635061B1 - 평판 표시 장치 및 그의 제조 방법 - Google Patents

평판 표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR100635061B1
KR100635061B1 KR1020040015940A KR20040015940A KR100635061B1 KR 100635061 B1 KR100635061 B1 KR 100635061B1 KR 1020040015940 A KR1020040015940 A KR 1020040015940A KR 20040015940 A KR20040015940 A KR 20040015940A KR 100635061 B1 KR100635061 B1 KR 100635061B1
Authority
KR
South Korea
Prior art keywords
antistatic
antistatic wiring
wiring
gate
cutting
Prior art date
Application number
KR1020040015940A
Other languages
English (en)
Other versions
KR20050090732A (ko
Inventor
김창수
서창수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040015940A priority Critical patent/KR100635061B1/ko
Priority to JP2005030875A priority patent/JP4560421B2/ja
Priority to US11/068,901 priority patent/US7817216B2/en
Priority to CNB2005100717674A priority patent/CN100357991C/zh
Publication of KR20050090732A publication Critical patent/KR20050090732A/ko
Application granted granted Critical
Publication of KR100635061B1 publication Critical patent/KR100635061B1/ko
Priority to US12/883,584 priority patent/US8018544B2/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B27—WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
    • B27B—SAWS FOR WOOD OR SIMILAR MATERIAL; COMPONENTS OR ACCESSORIES THEREFOR
    • B27B5/00—Sawing machines working with circular or cylindrical saw blades; Components or equipment therefor
    • B27B5/16—Saw benches
    • B27B5/22—Saw benches with non-feedable circular saw blade
    • B27B5/222—Saw benches with non-feedable circular saw blade the saw blade being arranged underneath the work-table; Guiding arrangements for the work-table
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B27—WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
    • B27B—SAWS FOR WOOD OR SIMILAR MATERIAL; COMPONENTS OR ACCESSORIES THEREFOR
    • B27B27/00—Guide fences or stops for timber in saw mills or sawing machines; Measuring equipment thereon
    • B27B27/10—Devices for moving or adjusting the guide fences or stops

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Forests & Forestry (AREA)
  • Mathematical Physics (AREA)
  • Wood Science & Technology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 정전기 방지 구조를 구비하는 평판 표시 장치 및 그의 제조 방법에 관한 것으로, 발광 영역과 패드부를 구비하는 절연 기판 상에 형성된 다수 개의 게이트 라인 및 다수 개의 데이터 라인과; 상기 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역과; 상기 다수 개의 게이트 라인의 끝부분에 형성되어 상기 게이트 라인을 하나로 묶는 정전기 방지 배선와; 상기 다수 개의 데이터 라인의 끝부분에 각각 형성되는 정전기 방지 회로를 구비하며, 상기 다수 개의 게이트 라인 중 어느 하나의 게이트 라인과 인접 게이트 라인 사이의 정전기 방지 배선은 상기 정전기 방지 배선 컷팅을 위한 개구부에 의하여 컷팅되어 상기 각 게이트 라인은 전기적으로 분리되는 평판 표시 장치를 제공하는 것을 특징으로 한다.
평판 표시 장치, 정전기 방지 배선, 정전기 방지

Description

평판 표시 장치 및 그의 제조 방법{Flat Panel Display and method of fabricating the same}
도 1은 종래의 평판 표시 장치로써, 유기 전계 발광 표시 장치의 TFT 기판을 개략적으로 나타내는 평면도.
도 2는 본 발명의 실시예에 따른 정전기 방지 구조를 구비하는 평판 표시 장치의 TFT 기판을 개략적으로 나타내는 평면도.
도 3은 도 2의 각 게이트 라인 사이의 정전기 방지 배선을 확대한 도면.
도 4a 내지 도 4e는 본 발명의 바람직한 실시예에 따른 정전기 방지 구조를 구비하는 평판 표시 장치를 설명하기 위한 공정 단면도.
(도면의 주요 부위에 대한 부호의 설명)
210; 게이트 라인 220; 데이터 라인
230; 정전기 방지 배선 240; 정전기 방지 회로
본 발명은 평판 표시 장치 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 정전기 방지 구조를 구비하는 평판 표시 장치 및 그의 제조 방법에 관한 것이 다.
일반적으로 사용되고 있는 표시 장치 중 하나인 음극선관(CRT)은 TV를 비롯하여 계측기기, 정보 단말기기 등의 모니터에 주로 이용되고 있으나, CRT 자체의 무게와 크기로 인하여 전자제품의 소형화, 경량화의 요구에 적극 대응할 수 없다.
이러한 CRT를 대체하기 위해 소형, 경량화의 장점을 가지고 있는 평판 표시 장치가 주목받고 있다. 상기 평판 표시 장치에는 LCD(liquid crystal display), OELD(organic electro luminescence display) 등이 있다.
이러한 평판 표시 장치는 TFT가 형성되는 TFT 기판과, 적색, 녹색 및 청색의 발광 소자로 구성된다.
상기한 바와 같은 평판 표시 장치는 크게 화소 단위의 신호를 인가하는 TFT가 형성되는 TFT 어레이(array) 공정과, 색상을 구현하기 위한 적색, 녹색 및 청색의 발광 소자를 형성하는 공정, 단위 평판 표시 장치 셀(cell)로 컷팅하는 공정을 통하여 형성된다.
이때, 상기 단위 평판 표시 장치로 컷팅(cell cutting)하는 공정은 TFT 기판 상에 발광 소자를 형성한 후, TFT 기판에 컷팅 라인을 형성하는 스크라이브(scribe) 공정과, 힘을 가하여 상기 컷팅 라인을 따라 상기 TFT 기판을 절단하는 브레이크(break) 공정으로 이루어진다.
이러한 평판 표시 장치의 제조 공정은 대부분 유리 기판 등의 절연 기판 상에서 수행되는데, 이러한 절연 기판은 부도체이므로 순간적으로 발생하는 전하가 기판의 아래로 방전될 수 없어서 정전기에 매우 취약하다. 따라서, 상기 절연 기판 상에 형성된 절연막, TFT 또는 발광소자가 정전기에 의해 손상될 수 있다.
특히, 정전기는 전압은 매우 높지만, 전하량은 매우 낮은 특성을 가지므로 국소적으로 기판을 열화시킨다. 또한, 정전기는 주로 기판을 절단하는 셀 컷팅 공정에서 발생되며, 대부분 게이트 라인 및 데이터 라인의 패드부를 통해 유입되어 TFT의 채널(channel)의 열화를 유발한다.
이하 첨부된 도면을 참조하여, 종래 기술에 대하여 설명한다.
도 1은 종래의 평판 표시 장치로써, 유기 전계 발광 표시 장치의 TFT 기판을 개략적으로 나타내는 평면도이다.
도 1을 참조하면, 절연 기판 상에 수직 교차되도록 게이트 라인(110) 및 데이터 라인(120)이 형성되어 있다. 상기 게이트 라인(110)과 데이터 라인(120)이 교차하여 정의되는 화소 영역 내에는 스위칭 TFT 및 구동 TFT(도면 상에는 미도시)가 형성될 수 있다.
또한, 상기 게이트 라인(110) 및 데이터 라인(120)의 끝부분에는 다수의 게이트 라인(110) 및 데이터 라인(120)을 각각 하나로 묶는 쇼팅 바(shorting bar)라 불리는 정전기 방지 배선(130)이 기판의 에지부에 형성되어 있으며, 상기 정전기 방지 배선(130)은 서로 전기적으로 연결되어 있다.
즉, 모든 게이트 라인(110) 및 데이터 라인(120)이 하나로 연결되어, 게이트 라인(110) 또는 데이터 라인(120)에서 정전기가 발생하면, 상기 정전기 방지 배선(130)을 경로로 하여 정전기가 방전된다.
한편, 근래의 평판 표시 장치가 대형화하는 추세에 있어서, 기판의 크기가 크면 클수록 정전기에 노출이 많이 되어, 비교적 큰 전하량을 갖는 정전기가 발생할 수도 있으며, 상기한 바와 같은 전하량이 큰 경우에는 상기 정전기 방지 배선이 있더라도, TFT의 채널 내로 정전기가 유입되는 문제점이 있다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 정전기 방지 구조를 구비하는 평판 표시 장치 및 그의 제조 방법을 제공하는 데에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 발광 영역과 패드부를 구비하는 절연 기판 상에 형성된 다수 개의 게이트 라인 및 다수 개의 데이터 라인과; 상기 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역과; 상기 다수 개의 게이트 라인의 끝부분에 형성되어 상기 게이트 라인을 하나로 묶는 정전기 방지 배선와; 상기 다수 개의 데이터 라인의 끝부분에 각각 형성되는 정전기 방지 회로를 구비하며, 상기 다수 개의 게이트 라인 중 어느 하나의 게이트 라인과 인접 게이트 라인 사이의 정전기 방지 배선은 상기 정전기 방지 배선 컷팅을 위한 개구부에 의하여 컷팅되어 상기 각 게이트 라인은 전기적으로 분리되는 평판 표시 장치를 제공하는 것을 특징으로 한다.
상기 정전기 방지 배선은 상기 발광 영역과 패드부 사이의 영역에 형성되는 것이 바람직하며, 상기 정전기 방지 배선은 둘 이상의 라인으로 서로 평행하게 형성되는 것이 바람직하다.
상기 정전기 방지 배선은 상기 정전기 방지 배선 컷팅을 위한 개구부에 의하여 절단된 것이 바람직하며, 상기 정전기 방지 배선 컷팅을 위한 개구부는 상기 정전기 방지 배선의 폭 이상의 폭을 갖는 것이 바람직하다.
상기 다수 개의 게이트 라인 중 어느 하나의 게이트 라인과 인접 게이트 라인 사이의 상기 정전기 방지 배선 컷팅을 위한 개구부는 개구부는 2개 이상인 것이 바람직하다.
또한, 본 발명은 발광 영역과 패드부를 구비하는 절연 기판의 발광 영역 상에 활성층을 형성하는 단계와; 게이트 절연막 상에 적어도 하나 이상의 도전막으로 이루어지는 게이트 전극 및 정전기 방지 배선을 형성하는 단계와; 상기 활성층에 소정의 불순물을 주입하여 소오스/드레인 영역을 형성하는 단계와; 상기 소오스/드레인 영역의 일부분을 노출시키는 콘택 홀과, 상기 정전기 방지 배선의 일부분을 노출시키는 상기 정전기 방지 배선 컷팅을 위한 개구부를 구비하는 층간 절연막을 형성하는 단계와; 상기 층간 절연막 상에 소정의 도전막을 형성하는 단계와; 상기 도전막을 패터닝하여 소오스/드레인 전극을 형성함과 동시에 상기 정전기 방지 배선 컷팅을 위한 개구부에 의하여 노출된 정전기 방지 배선을 제거하는 공정을 포함하는 평판 표시 장치의 제조 방법를 제공하는 것을 특징으로 한다.
상기 게이트 전극 및 상기 정전기 방지 배선은 이중 도전막으로 이루어지는 것이 바람직하며, 더욱 바람직하게는 상기 게이트 전극 및 상기 정전기 방지 배선은 MoW/AlNd의 이중 도전막으로 이루어지는 것이 바람직하다.
이하 첨부된 도면을 참조하여, 본 발명의 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 정전기 방지 구조를 구비하는 평판 표시 장치의 TFT 기판을 개략적으로 나타내는 평면도이다.
도 2를 참조하면, 발광 영역에 다수 개의 게이트 라인(210)과 다수 개의 데이터 라인(220)이 발광 영역의 외곽부까지 연장되어 형성된다. 이때, 상기 다수 개의 게이트 라인(210)은 제 1 방향으로 평행하게 형성되며, 상기 다수 개의 데이터 라인(220)은 상기 제 1 방향과 수직 방향인 제 2 방향으로 평행하게 형성된다.
또한, 상기 발광 영역의 외곽부에서 상기 데이터 전극 라인(220)은 정전기 방지 회로(240)와 연결되며, 상기 정전기 방지 회로(240)는 평판 표시 장치의 제조 공정에서 발생할 수 있는 정전기를 방지하는 역할을 한다.
또한, 상기 게이트 라인(210)과 상기 데이터 라인(220)이 교차하여 정의되는 화소 영역 내에는 도면 상에는 도시하지 않았으나, 스위칭 TFT 및 구동 TFT가 형성될 수 있다.
한편, 상기 발광 영역의 외곽부, 즉, 상기 발광 영역과 패드부 사이의 영역에서 상기 게이트 라인(210)의 끝부분은 다수의 게이트 라인(210)을 하나로 묶는 정전기 방지 배선(230)이 형성되어, 상기 정전기 방지 회로가 형성되기 전의 공정에서 발생할 수 있는 정전기를 방지하는 역할을 한다.
상기 다수의 게이트 라인 중 어느 하나의 게이트 라인(210)과 인접 게이트 라인(210) 사이의 정전기 방지 배선(230)은 적어도 한 곳 이상 컷팅되어 있다.
한편, 도 3은 도 2의 각 게이트 라인 사이의 정전기 방지 배선을 확대한 도면이다.
도 3을 참조하면, 상기 다수의 게이트 라인 중 어느 하나의 게이트 라인(310)과 인접 게이트 라인(310) 사이의 정전기 방지 배선(320)은 둘 이상의 서로 평행한 라인으로 형성되며, 각각의 라인은 상기 정전기 방지 배선 컷팅을 위한 개구부(330)에 의하여 적어도 한 곳 이상 컷팅되어 있다. 이때, 상기 정전기 방지 배선 컷팅을 위한 개구부(330)는 상기 정전기 방지 배선(320)의 폭 이상의 폭을 갖는 것이 바람직하다.
이는 상기 정전기 방지 회로가 형성되는 공정과 동시에 상기 정전기 방지 배선(320)을 컷팅하여 상기 각 게이트 라인(310)을 서로 전기적으로 절연시킨 것이다.
상기한 바와 같이, 상기 정전기 방지 배선(330)을 컷팅하더라도, 상기 정전기 방지 회로(240)에 의하여 평판 표시 장치의 제조 공정 중에 발생할 수 있는 정전기를 방지할 수 있다.
도 4a 내지 도 4e는 본 발명의 바람직한 실시예에 따른 정전기 방지 구조를 구비하는 평판 표시 장치를 설명하기 위한 공정 단면도이다.
도 4a를 참조하면, 절연 기판(400) 상에 상기 절연 기판(400)으로부터 금속 이온 등의 불순물이 확산되어 활성층(다결정 실리콘)에 침투하는 것을 막기 위한 버퍼층(410, buffer layer; diffusion barrier)을 PECVD, LPCVD, 스퍼터링(sputtering) 등의 방법을 통해 증착한다.
상기 버퍼층(410)을 형성한 후, 상기 버퍼층(410) 상에 PECVD, LPCVD, 스퍼터링 등의 방법을 이용하여 비정질 실리콘막(amorphous Si)을 증착한다. 그리고, 진공 로(furnace)에서 탈수소 공정을 실시한다. 상기 비정질 실리콘막을 LPCVD나 스퍼터링으로 증착한 경우 탈수소하지 않을 수도 있다.
상기 비정질 실리콘막에 고에너지를 조사하는 비정질 실리콘의 결정화 공정을 통해 비정질 실리콘을 결정화하여 다결정 실리콘막(poly-Si)을 형성한다. 바람직하게는 상기 결정화 공정으로 ELA, MIC, MILC, SLS, SPC 등의 결정화 공정이 사용된다.
상기 다결정 실리콘막을 형성한 후, 상기 다결정 실리콘막을 패터닝하여 활성층(420, active layer)을 형성한다.
상기 활성층(420) 상에 게이트 절연막(430)을 증착하고, 상기 게이트 절연막(430) 상에 도전성 금속막을 증착한 후, 상기 도전성 금속막을 패터닝하여 게이트 전극(441)을 형성한다. 상기 게이트 전극(341)은 적어도 하나 이상의 도전막으로 이루어진다. 예를 들면, MoW/AlNd의 이중 도전막으로 이루어지는 게이트 전극을 형성할 수 있다.
이때, 상기 게이트 전극(441)을 형성함과 동시에 상기 게이트 전극 물질과 동일한 물질로 이루어지는 정전기 방지 배선(445)을 형성한다. 상기 정전기 방지 배선(445)은 평판 표시 장치의 제조 공정에서 발생할 수 있는 정전기를 방지하기 위한 것이다.
그런 다음, 상기 게이트 전극(441)을 마스크로 하여 상기 활성층(420)에 소정의 도전형을 갖는 불순물을 도핑하여 소오스/드레인 영역(421, 425)을 형성한다. 상기 활성층 중 소오스/드레인 영역(421, 425) 사이의 영역은 TFT의 채널 영역(423)으로 작용한다.
도 4b를 참조하면, 게이트 전극(441), 상기 정전기 방지 배선(445)을 형성한 후, 상기 절연 기판(400) 전면에 층간 절연막(450)을 형성하고, 패터닝하여 상기 소오스/드레인 영역(421, 425)의 일부분을 노출시키는 콘택 홀(451, 455)을 형성한다.
이때, 상기 콘택 홀(451, 455)을 형성함과 동시에, 상기 정전기 방지 배선(445)을 노출시키는 개구부(457)를 형성한다. 또한, 상기 게이트 전극(441) 및 상기 정전기 방지 배선(445)이 둘 이상의 도전막으로 이루어지는 경우에는 상기 정전기 방지 배선(445) 중 상부의 적어도 어느 하나의 도전막을 식각할 수 있다. 예를 들면, 상기 게이트 전극(441) 및 상기 정전기 방지 배선(445)이 MoW/AlNd의 이중 도전막으로 이루어진 경우 MoW 도전막을 상기 개구부의 형성과 동시에 과도 식각에 의하여 식각 제거할 수 있는 것이다.
또한, 상기 개구부(457)의 폭은 상기 정전기 방지 배선(445)의 폭과 동일하거나 상기 정전기 방지 배선(445)의 폭보다 큰 것이 바람직하다.
이는 이후에 형성되는 소오스/드레인 전극(461, 465)을 형성하는 공정과 동시에 상기 개구부(457)에 의하여 노출되는 상기 정전기 방지 배선(445)을 식각 제거함으로써, 각 게이트 라인을 전기적으로 절연시키기 위함이다.
도 4c를 참조하면, 상기 콘택 홀(451, 455) 및 정전기 방지 배선(445)를 노출시키는 개구부(457)를 형성한 후, 상기 절연 기판(400) 전면에 소정의 도전 물질 증착하여 도전 물질막(460)을 형성한다.
도 4d를 참조하면, 상기 소정의 도전 물질막(460)을 형성한 후, 상기 도전 물질막(460)을 식각하여 소오스/드레인 전극(461, 465)을 형성한다.
이때, 상기 소오스/드레인 전극(461, 465)을 형성함과 동시에 상기 개구부(457)에 의하여 노출된 정전기 방지 배선(445) 또한 일괄 식각하여 제거한다.
도 4e를 참조하면, 상기 소오스/드레인 전극(461, 465)을 형성한 후, 상기 절연 기판(400) 전면에 보호막(470)을 형성하고 식각하여, 상기 소오스/드레인 전극(461, 465) 중 어느 하나, 예를 들면 상기 드레인 전극(465)의 일부분을 노출시키는 비아 홀(475)을 형성한다.
그런 다음, 상기 비아 홀(475)을 통하여 상기 드레인 전극(465)과 전기적으로 연결되는 하부 전극(480)을 형성한다.
이후에는 도면 상에는 도시하지 않았으나, 일반적인 평판 표시 장치의 제조 공정을 수행하여 평판 표시 장치를 형성한다.
상기한 바와 같이, 상기 정전기 방지 배선이 별도의 제거 공정 없이 평판 표시 장치의 제조 공정 중에서 컷팅되어 각 게이트 라인이 전기적으로 분리되도록 하는 셀프 컷팅 구조의 정전기 방지 배선을 구비하며, 정전기 방지 회로 또한 구비하여 보다 효과적인 정전기 방지를 할 수 있다.
상기한 바와 같이 본 발명에 따르면, 셀프 컷팅 구조의 정전기 방지 배선과 정전기 방지 회로를 함께 구비함으로써, 특히 평판 표시 장치가 대면적화하는 현재의 추세에서 정전기 방지를 보다 효과적으로 할 수 있는 정전기 방지 구조를 구비하는 평판 표시 장치 및 그의 제조 방법을 제공할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 발광 영역과 패드부를 구비하는 절연 기판 상에 형성된 다수 개의 게이트 라인 및 다수 개의 데이터 라인과;
    상기 게이트 라인과 데이터 라인이 교차하여 정의되는 화소 영역과;
    상기 다수 개의 게이트 라인의 끝부분에 형성되어 상기 게이트 라인을 하나로 묶는 정전기 방지 배선와;
    상기 다수 개의 데이터 라인의 끝부분에 각각 형성되는 정전기 방지 회로를 구비하며,
    상기 다수 개의 게이트 라인 중 어느 하나의 게이트 라인과 인접 게이트 라인 사이의 정전기 방지 배선은 상기 정전기 방지 배선 컷팅을 위한 개구부에 의하여 컷팅되어 상기 각 게이트 라인은 전기적으로 분리되는 것을 특징으로 하는 평판 표시 장치.
  2. 제 1항에 있어서,
    상기 정전기 방지 배선은 상기 발광 영역과 패드부 사이의 영역에 형성되는 것을 특징으로 하는 평판 표시 장치.
  3. 제 1항에 있어서,
    상기 정전기 방지 배선은 둘 이상의 라인으로 서로 평행하게 형성되는 것을 특징으로 하는 평판 표시 장치.
  4. 제 1항에 있어서,
    상기 정전기 방지 배선은 상기 정전기 방지 배선 컷팅을 위한 개구부에 의하여 절단된 것을 특징으로 하는 평판 표시 장치.
  5. 제 4항에 있어서,
    상기 정전기 방지 배선 컷팅을 위한 개구부는 상기 정전기 방지 배선의 폭 이상의 폭을 갖는 것을 특징으로 하는 평판 표시 장치.
  6. 제 4항에 있어서,
    상기 다수 개의 게이트 라인 중 어느 하나의 게이트 라인과 인접 게이트 라인 사이의 상기 정전기 방지 배선 컷팅을 위한 개구부는 복수개인 것을 특징으로 하는 평판 표시 장치.
  7. 발광 영역과 패드부를 구비하는 절연 기판의 발광 영역 상에 활성층을 형성하는 단계와;
    게이트 절연막 상에 적어도 하나 이상의 도전막으로 이루어지는 게이트 전극 및 정전기 방지 배선을 형성하는 단계와;
    상기 활성층에 소정의 불순물을 주입하여 소오스/드레인 영역을 형성하는 단 계와;
    상기 소오스/드레인 영역의 일부분을 노출시키는 콘택 홀과, 상기 정전기 방지 배선의 일부분을 노출시키는 상기 정전기 방지 배선 컷팅을 위한 개구부를 구비하는 층간 절연막을 형성하는 단계와;
    상기 층간 절연막 상에 소정의 도전막을 형성하는 단계와;
    상기 도전막을 패터닝하여 소오스/드레인 전극을 형성함과 동시에 상기 정전기 방지 배선 컷팅을 위한 개구부에 의하여 노출된 정전기 방지 배선을 제거하는 공정을 포함하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  8. 제 7항에 있어서,
    상기 게이트 전극 및 상기 정전기 방지 배선은 이중 도전막으로 이루어지는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  9. 제 8항에 있어서,
    상기 게이트 전극 및 상기 정전기 방지 배선은 MoW/AlNd의 이중 도전막으로 이루어지는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  10. 제 7항에 있어서,
    상기 정전기 방지 배선 컷팅을 위한 개구부는 상기 정전기 방지 배선의 폭 이상의 폭을 갖는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
KR1020040015940A 2004-03-09 2004-03-09 평판 표시 장치 및 그의 제조 방법 KR100635061B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040015940A KR100635061B1 (ko) 2004-03-09 2004-03-09 평판 표시 장치 및 그의 제조 방법
JP2005030875A JP4560421B2 (ja) 2004-03-09 2005-02-07 平板表示装置の製造方法
US11/068,901 US7817216B2 (en) 2004-03-09 2005-03-02 Flat panel display and method for fabricating the same
CNB2005100717674A CN100357991C (zh) 2004-03-09 2005-03-09 平板显示器及其制造方法
US12/883,584 US8018544B2 (en) 2004-03-09 2010-09-16 Flat panel display and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040015940A KR100635061B1 (ko) 2004-03-09 2004-03-09 평판 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050090732A KR20050090732A (ko) 2005-09-14
KR100635061B1 true KR100635061B1 (ko) 2006-10-17

Family

ID=36080659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040015940A KR100635061B1 (ko) 2004-03-09 2004-03-09 평판 표시 장치 및 그의 제조 방법

Country Status (4)

Country Link
US (2) US7817216B2 (ko)
JP (1) JP4560421B2 (ko)
KR (1) KR100635061B1 (ko)
CN (1) CN100357991C (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729046B1 (ko) * 2005-12-09 2007-06-14 삼성에스디아이 주식회사 유기 발광 표시장치의 정전기 방지 구조 및 그 제조 방법
KR101238005B1 (ko) * 2006-05-17 2013-03-04 엘지디스플레이 주식회사 유기전계발광표시장치
KR100833768B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 화소 장치 및 그 제조 방법
KR100788589B1 (ko) 2007-01-19 2007-12-26 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
WO2012026209A1 (ja) * 2010-08-25 2012-03-01 シャープ株式会社 有機発光装置およびその帯電防止方法
JP2013250319A (ja) * 2012-05-30 2013-12-12 Sharp Corp アクティブマトリクス基板、製造方法、及び表示装置
KR102201530B1 (ko) * 2014-07-31 2021-01-13 엘지디스플레이 주식회사 유기 발광 표시 장치
CN104269413B (zh) 2014-09-22 2017-08-11 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示装置
CN104900633B (zh) * 2015-03-30 2018-04-03 京东方科技集团股份有限公司 一种阵列基板制造方法、阵列基板和显示装置
CN105093739A (zh) * 2015-07-30 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示面板及其防静电的阵列基板
KR102594084B1 (ko) * 2016-06-16 2023-10-25 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN107589606A (zh) 2017-09-05 2018-01-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102476562B1 (ko) * 2017-12-27 2022-12-09 엘지디스플레이 주식회사 전계발광 표시장치
CN110610902B (zh) * 2019-09-25 2021-12-14 昆山国显光电有限公司 屏体制作方法和显示装置
CN113360020B (zh) * 2021-06-01 2024-03-26 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823632B2 (ja) * 1989-01-19 1996-03-06 三菱電機株式会社 表示装置の製造方法
CN1065051C (zh) * 1992-08-13 2001-04-25 卡西欧计算机公司 薄膜晶体管阵列及使用该阵列的液晶显示器
JP3642876B2 (ja) 1995-08-04 2005-04-27 株式会社半導体エネルギー研究所 プラズマを用いる半導体装置の作製方法及びプラズマを用いて作製された半導体装置
JP3133676B2 (ja) * 1996-06-25 2001-02-13 松下電器産業株式会社 液晶表示装置
KR100239779B1 (ko) * 1996-12-04 2000-01-15 구본준 액정표시장치
KR100363307B1 (ko) * 1997-01-13 2002-11-30 하이닉스 세미컨덕터 아메리카 인코포레이티드 성능이 개선된 액티브 매트릭스 이에스디 보호 및 테스트 방법
JPH10288950A (ja) 1997-04-14 1998-10-27 Casio Comput Co Ltd 液晶表示装置
JP3395598B2 (ja) * 1997-09-25 2003-04-14 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法および液晶表示パネル
KR100281058B1 (ko) * 1997-11-05 2001-02-01 구본준, 론 위라하디락사 액정표시장치
JP3335895B2 (ja) * 1997-12-26 2002-10-21 シャープ株式会社 液晶表示装置
JP3631364B2 (ja) * 1998-02-10 2005-03-23 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP2002040481A (ja) * 2000-07-24 2002-02-06 Internatl Business Mach Corp <Ibm> 表示装置、その製造方法、及び配線基板
JP3743273B2 (ja) * 2000-09-27 2006-02-08 セイコーエプソン株式会社 電気光学装置の製造方法
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR100471396B1 (ko) 2001-05-17 2005-02-21 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
JP2003069028A (ja) * 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP2003156764A (ja) * 2001-11-20 2003-05-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板の製造方法およびそれを備える液晶表示装置
KR100828513B1 (ko) * 2002-07-05 2008-05-13 삼성전자주식회사 유기전계발광 패널과 이를 갖는 유기전계발광 장치
TW594337B (en) * 2003-02-14 2004-06-21 Quanta Display Inc Method of forming a liquid crystal display panel
KR100955772B1 (ko) * 2003-06-20 2010-04-30 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
TWI229440B (en) * 2003-10-09 2005-03-11 Au Optronics Corp Electrostatic discharge protection structure

Also Published As

Publication number Publication date
US7817216B2 (en) 2010-10-19
US20050200769A1 (en) 2005-09-15
US8018544B2 (en) 2011-09-13
KR20050090732A (ko) 2005-09-14
US20110003408A1 (en) 2011-01-06
CN1737883A (zh) 2006-02-22
CN100357991C (zh) 2007-12-26
JP4560421B2 (ja) 2010-10-13
JP2005258423A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
US8018544B2 (en) Flat panel display and method for fabricating the same
US8174012B2 (en) Organic light emitting diode display device and method of manufacturing the same
US7504656B2 (en) Organic light emitting display device and method of fabricating the same
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
EP1944803A1 (en) Organic light emitting diode display and fabricating method thereof
KR100786294B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
KR101246790B1 (ko) 어레이 기판 및 이의 제조방법
KR100796592B1 (ko) 박막트랜지스터 및 그 제조 방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR20090045536A (ko) 유기전계발광소자
KR100611655B1 (ko) 유기 전계 발광 표시 소자 및 그 제조방법
KR100924140B1 (ko) 평판 표시 장치의 제조 방법
KR100742373B1 (ko) 평판 표시 장치 및 그의 제조 방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR100391156B1 (ko) 액정표시장치용 어레이 패널 및 그 제조방법
KR100601372B1 (ko) 유기 전계 발광 표시 소자의 제조방법
KR100502340B1 (ko) 박막 트랜지스터와 그 제조방법 및 상기 박막트랜지스터를 구비한 평판 표시장치
KR20100122390A (ko) 어레이 기판 및 이의 제조방법
KR20140076913A (ko) 어레이 기판
KR20090131718A (ko) 어레이 기판 및 이의 제조방법
KR20060082636A (ko) 박막 트랜지스터 표시판
KR20110060375A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 14