JPS63180935A - 薄膜トランジスタ液晶表示装置 - Google Patents
薄膜トランジスタ液晶表示装置Info
- Publication number
- JPS63180935A JPS63180935A JP62012317A JP1231787A JPS63180935A JP S63180935 A JPS63180935 A JP S63180935A JP 62012317 A JP62012317 A JP 62012317A JP 1231787 A JP1231787 A JP 1231787A JP S63180935 A JPS63180935 A JP S63180935A
- Authority
- JP
- Japan
- Prior art keywords
- line
- external connection
- source
- lines
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 8
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 21
- 239000011521 glass Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000005611 electricity Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタ（Ｔ Ｆ Ｔ ： Ｔｈ１ｎ
ＦｉｌｍＴｒａｎｓｉｓｔｏｒ）液晶表示装置に関す
る。
ＦｉｌｍＴｒａｎｓｉｓｔｏｒ）液晶表示装置に関す
る。
ＴＰＴ液晶表示装置は複数の微小画素電極をマトリクス
配列し、各画素電極を各々に対応して設けたＭＯＳ型ト
ランジスタからなるＴＰＴによりスイッチング動作させ
ている。このため、各ＴＰＴのゲート線及びソース又は
ドレイン線を夫々直交方向に延設している。
配列し、各画素電極を各々に対応して設けたＭＯＳ型ト
ランジスタからなるＴＰＴによりスイッチング動作させ
ている。このため、各ＴＰＴのゲート線及びソース又は
ドレイン線を夫々直交方向に延設している。
例えば、第４図に１枚のガラス基板２１に複数のＴＦＴ
ｔ＆晶表示装画表示装置る場合を示しているが、各単位
では図示横方向にゲート線２２を延設し、縦方向にソー
ス・ドレイン線２３を延設している。各画素電極はこれ
らゲート線とソース・ドレイン線の交差位置に設けられ
ることは言うまでもない。そして、これらのゲート線及
びソース・ドレイン線は、外部接続端子２４を液晶装置
の周囲に配設するために、各ゲート線２２及びソース・
ドレイン線２３では隣接する各線において各外部接続端
子が夫々交互に対向する辺に設けられるように配設して
いる。
ｔ＆晶表示装画表示装置る場合を示しているが、各単位
では図示横方向にゲート線２２を延設し、縦方向にソー
ス・ドレイン線２３を延設している。各画素電極はこれ
らゲート線とソース・ドレイン線の交差位置に設けられ
ることは言うまでもない。そして、これらのゲート線及
びソース・ドレイン線は、外部接続端子２４を液晶装置
の周囲に配設するために、各ゲート線２２及びソース・
ドレイン線２３では隣接する各線において各外部接続端
子が夫々交互に対向する辺に設けられるように配設して
いる。
このようなＴＰＴ液晶表示装置においては、゛前述のよ
うにＴＦＴＧＭＯ３型トランジスタで構成しているため
、その静電気によるトランジスタの破壊を防止するため
の対策が必要とされる。このため、これまでは第４図に
示したように、ゲート線２２及びソース・ドレイン線２
３を装置の外部領域、つまり後工程においてガラス基板
２１を切断したときに装置から切離される領域に短絡線
２５を設け、この短絡線２５で各ゲート線２２及びソー
ス・ドレイン線２３を短絡させてＴＰＴに静電気が加え
られない構成をとっている。
うにＴＦＴＧＭＯ３型トランジスタで構成しているため
、その静電気によるトランジスタの破壊を防止するため
の対策が必要とされる。このため、これまでは第４図に
示したように、ゲート線２２及びソース・ドレイン線２
３を装置の外部領域、つまり後工程においてガラス基板
２１を切断したときに装置から切離される領域に短絡線
２５を設け、この短絡線２５で各ゲート線２２及びソー
ス・ドレイン線２３を短絡させてＴＰＴに静電気が加え
られない構成をとっている。
しかしながら、ガラス基板上において液晶装置が互いに
隣接する側の辺では、各々のゲート線やソース・ドレイ
ン線を短絡させるための領域を確保することができず、
この方法を採用することはできない。
隣接する側の辺では、各々のゲート線やソース・ドレイ
ン線を短絡させるための領域を確保することができず、
この方法を採用することはできない。
この場合、装置内において各線を短絡させたのでは、ガ
ラス基板の切断後にこの短絡線を除去する工程が必要と
され、実際には各線は極めて近接した状態で配列されて
いるため、この除去工程は不可能に近いものとなる。
ラス基板の切断後にこの短絡線を除去する工程が必要と
され、実際には各線は極めて近接した状態で配列されて
いるため、この除去工程は不可能に近いものとなる。
本発明の目的は、全てのゲート線及びソース・ドレイン
線を接続し、かつ各装置毎に切断した後も短絡線の除去
工程の必要のないＴＰＴ液晶表示装置を提供することに
ある。
線を接続し、かつ各装置毎に切断した後も短絡線の除去
工程の必要のないＴＰＴ液晶表示装置を提供することに
ある。
本発明のＴＰＴ液晶表示装置は、１枚のガラス基板に複
数の液晶表示装置を隣接配置したものにおいて、外周辺
における各ゲート線及びソース・ドレイン線の外部接続
端子をガラス基板の切断ラインを越えて延設した短絡線
により相互に接続するとともに、装置が隣接する辺にお
ける各ゲート線及びソース・ドレイン線の外部接続端子
はその両側端部をガラス基板の切断ラインを越えて延設
した短絡線によって交互かつ順次に接続するとともに、
最も端に位置する端子に延設した短絡線を前記外周辺に
おける短絡線に接続した構成としている。
数の液晶表示装置を隣接配置したものにおいて、外周辺
における各ゲート線及びソース・ドレイン線の外部接続
端子をガラス基板の切断ラインを越えて延設した短絡線
により相互に接続するとともに、装置が隣接する辺にお
ける各ゲート線及びソース・ドレイン線の外部接続端子
はその両側端部をガラス基板の切断ラインを越えて延設
した短絡線によって交互かつ順次に接続するとともに、
最も端に位置する端子に延設した短絡線を前記外周辺に
おける短絡線に接続した構成としている。
このＴＰＴ液晶表示装置では、装置が相互に隣接する側
の辺に配設したゲート線及びソース・ドレイン線の外部
接続端子が短絡線によって相互に接続され更に他のゲー
ト線やドレイン線に接続されるため、静電気によるＴＰ
Ｔの破壊を防止でき、またこの短絡線はガラス基板の切
断によって互いに切離されるため除去工程を必要とする
こともない。
の辺に配設したゲート線及びソース・ドレイン線の外部
接続端子が短絡線によって相互に接続され更に他のゲー
ト線やドレイン線に接続されるため、静電気によるＴＰ
Ｔの破壊を防止でき、またこの短絡線はガラス基板の切
断によって互いに切離されるため除去工程を必要とする
こともない。
以下、本発明を図面に示す実施例により説明する。
第２図は本発明の一実施例の全体を示す概略平面図であ
る。図示のように、１枚の大きなガラス基板１上に複数
個のＴＰＴ液晶表示装置２を一体的に形成している。こ
れらの液晶表示装置２は後工程でガラス基板ｌを切断す
ることにより夫々独立した装置として構成されることは
言うまでもない。
る。図示のように、１枚の大きなガラス基板１上に複数
個のＴＰＴ液晶表示装置２を一体的に形成している。こ
れらの液晶表示装置２は後工程でガラス基板ｌを切断す
ることにより夫々独立した装置として構成されることは
言うまでもない。
前記ＴＰＴ液晶表示装置は、第３図に画素部分を拡大し
て示すように、画素電極３に隣接して薄型のＭＯ３Ｉ−
ランジスタ４を形成している。このＭＯＳトランジスタ
４は図示横方向に延設したゲート線５に一体のゲート電
極５ａを有し、この上に絶縁膜を介して薄膜シリコン６
を形成し、更にこれに重ねてソース・ドレイン電極７，
８を形成している。そして、ソース・ドレイン電極の一
方の電極７を前記画素電極３に接続し、他方の電極８を
図示縦方向に延設してソース・ドレイン線として構成し
ている。
て示すように、画素電極３に隣接して薄型のＭＯ３Ｉ−
ランジスタ４を形成している。このＭＯＳトランジスタ
４は図示横方向に延設したゲート線５に一体のゲート電
極５ａを有し、この上に絶縁膜を介して薄膜シリコン６
を形成し、更にこれに重ねてソース・ドレイン電極７，
８を形成している。そして、ソース・ドレイン電極の一
方の電極７を前記画素電極３に接続し、他方の電極８を
図示縦方向に延設してソース・ドレイン線として構成し
ている。
これらゲート線５及びソース・ドレイン線８は夫々装置
の周辺部において外部接続端子１０に接続されており、
ここでは隣接する各線５，８は外部接続端子ＩＯが方形
をした装置の対向する辺に配置されるようにしている。
の周辺部において外部接続端子１０に接続されており、
ここでは隣接する各線５，８は外部接続端子ＩＯが方形
をした装置の対向する辺に配置されるようにしている。
そして、第１図にゲート線５及びソース・ドレイン線８
の一部を拡大して示すように、これら外部接続端子１０
の内、隣接する装置が存在しない辺に設けられた外部接
続端子１０においては、ガラス基板ｌの切断ラインＣを
越えた領域に短絡線１１を延設し、この短絡線１１によ
り各外部接続端子１０、即ちゲート線５及びソース・ド
レイン線８を相互に接続している。
の一部を拡大して示すように、これら外部接続端子１０
の内、隣接する装置が存在しない辺に設けられた外部接
続端子１０においては、ガラス基板ｌの切断ラインＣを
越えた領域に短絡線１１を延設し、この短絡線１１によ
り各外部接続端子１０、即ちゲート線５及びソース・ド
レイン線８を相互に接続している。
一方、隣接する装置が存在する辺においては、同様に第
１図に示すように、半ピツチずれて配列されている隣接
する装置の外部接続端子ｌＯ同士を、夫々の外部接続端
子１０の両側端部に設けたガラス基板ｌの切断ラインＣ
を越える細い短絡線１２を介して交互にかつ順次に接続
させ、これで全部のゲート線５及びソース・ドレイン線
８を一連に接続している。なお、第１図に示したように
、端部に位置する外部接続端子１０には例えば隣りの装
置の空きスペースを通して短絡線１３を延設し、前記短
絡線１１に接続させている。
１図に示すように、半ピツチずれて配列されている隣接
する装置の外部接続端子ｌＯ同士を、夫々の外部接続端
子１０の両側端部に設けたガラス基板ｌの切断ラインＣ
を越える細い短絡線１２を介して交互にかつ順次に接続
させ、これで全部のゲート線５及びソース・ドレイン線
８を一連に接続している。なお、第１図に示したように
、端部に位置する外部接続端子１０には例えば隣りの装
置の空きスペースを通して短絡線１３を延設し、前記短
絡線１１に接続させている。
したがって、この構成によれば装置が隣接する辺に外部
接続端子１０を設けているゲート線５やソース・ドレイ
ン線８をも全て電気的に接続させることができる。これ
により、少なくともガラス基板１を切断して各装置に分
離するまでの工程では静電気によるＭｏＳトランジスタ
４の破壊を防止することができる。
接続端子１０を設けているゲート線５やソース・ドレイ
ン線８をも全て電気的に接続させることができる。これ
により、少なくともガラス基板１を切断して各装置に分
離するまでの工程では静電気によるＭｏＳトランジスタ
４の破壊を防止することができる。
また、ガラス基板ｌを切断ラインＣに沿って切断して各
装置に切離させることにより、短絡線１１．１２及び１
３は全て途中位置で切断され、全てのゲート線５及びソ
ース・ドレイン線８は電気的に分離されることになる。
装置に切離させることにより、短絡線１１．１２及び１
３は全て途中位置で切断され、全てのゲート線５及びソ
ース・ドレイン線８は電気的に分離されることになる。
このため、ガラス基板の切離後に短絡線を除去する必要
はなく製造工程の筒略化を図ることができる。
はなく製造工程の筒略化を図ることができる。
以上説明したように本発明のＴＰＴ液晶表示装置は、１
枚のガラス基板に複数の液晶表示装置を隣接配置したも
のにおいて、特に装置が隣接する辺における各ゲート線
及びソース・ドレイン線の外部接続端子はその両側端部
をガラス基板の切断ラインを越えて延設した短絡線によ
って交互かつ順次に接続して他のゲート線及びソース・
ドレイン線に接続しているので、静電気によるＴＰＴの
破壊を防止でき、また、この短絡線はガラス基板の切断
によって互いに切離されるため除去工程を必要とするこ
とがなく製造工程を複雑化することもない。
枚のガラス基板に複数の液晶表示装置を隣接配置したも
のにおいて、特に装置が隣接する辺における各ゲート線
及びソース・ドレイン線の外部接続端子はその両側端部
をガラス基板の切断ラインを越えて延設した短絡線によ
って交互かつ順次に接続して他のゲート線及びソース・
ドレイン線に接続しているので、静電気によるＴＰＴの
破壊を防止でき、また、この短絡線はガラス基板の切断
によって互いに切離されるため除去工程を必要とするこ
とがなく製造工程を複雑化することもない。
第１図は本発明の一実施例の要部の拡大平面図、第２図
は本発明の一実施例の全体平面図、第３図は画素部分の
拡大平面図、 第４図は従来の一般的な液晶表示装置の全体平面図であ
る。 １・・・ガラス基板、２・・・ＴＰＴ液晶表示装置、３
・・・画素電極、４・・・ＭＯＳトランジスタ、５・・
・ゲート線、５ａ・・・ゲート電極、６・・・薄膜シリ
コン、７゜８・・・ソース・ドレイン線（ソース・ドレ
イン電極）１０・・・外部接続端子、１１．１２．１３
・・・短絡線、２１・・・ガラス基板、２２・・・ゲー
ト線、２３・・・ソース・ドレイン線、２４・・・外部
接続端子、２５・・・短絡線、Ｃ・・・切断ライン。 Ｃ・・・切断ライン １０・・・外部接続端子 １１〜１３・・・短絡線 １・・・ガラス幕板 ２−・・液晶表示ＩＩ ３・・・画素電極 ４・・・ＭＯＳトランジスタ ５・・・ゲート線 ５ａ・・・ゲート！！極 ６・・・薄膜シリコン
は本発明の一実施例の全体平面図、第３図は画素部分の
拡大平面図、 第４図は従来の一般的な液晶表示装置の全体平面図であ
る。 １・・・ガラス基板、２・・・ＴＰＴ液晶表示装置、３
・・・画素電極、４・・・ＭＯＳトランジスタ、５・・
・ゲート線、５ａ・・・ゲート電極、６・・・薄膜シリ
コン、７゜８・・・ソース・ドレイン線（ソース・ドレ
イン電極）１０・・・外部接続端子、１１．１２．１３
・・・短絡線、２１・・・ガラス基板、２２・・・ゲー
ト線、２３・・・ソース・ドレイン線、２４・・・外部
接続端子、２５・・・短絡線、Ｃ・・・切断ライン。 Ｃ・・・切断ライン １０・・・外部接続端子 １１〜１３・・・短絡線 １・・・ガラス幕板 ２−・・液晶表示ＩＩ ３・・・画素電極 ４・・・ＭＯＳトランジスタ ５・・・ゲート線 ５ａ・・・ゲート！！極 ６・・・薄膜シリコン
Claims (1)
- １、１枚のガラス基板に複数の液晶表示装置を隣接配置
したものにおいて、装置の外周辺に配置した各ゲート線
及びソース・ドレイン線の外部接続端子をガラス基板の
切断ラインを越えて延設した短絡線により相互に接続す
るとともに、装置が隣接する辺における各ゲート線及び
ソース・ドレイン線の外部接続端子はその両側端部をガ
ラス基板の切断ラインを越えて延設した短絡線によって
交互かつ順次に接続するとともに、最も端に位置する外
部接続端子に延設した短絡線を通して前記外周辺におけ
る短絡線に接続したことを特徴とする薄膜トランジスタ
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012317A JPS63180935A (ja) | 1987-01-23 | 1987-01-23 | 薄膜トランジスタ液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012317A JPS63180935A (ja) | 1987-01-23 | 1987-01-23 | 薄膜トランジスタ液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63180935A true JPS63180935A (ja) | 1988-07-26 |
Family
ID=11801934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012317A Pending JPS63180935A (ja) | 1987-01-23 | 1987-01-23 | 薄膜トランジスタ液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63180935A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413120A (en) * | 1987-07-06 | 1989-01-18 | Seiko Epson Corp | Shape of electrode terminal for liquid crystal display device consisting of mim element |
| US5068748A (en) * | 1989-10-20 | 1991-11-26 | Hosiden Corporation | Active matrix liquid crystal display device having improved electrostatic discharge protection |
| US5219771A (en) * | 1988-07-30 | 1993-06-15 | Fuji Xerox Co., Ltd. | Method of producing a thin film transistor device |
| JPH08338973A (ja) * | 1994-10-06 | 1996-12-24 | Samsung Electron Co Ltd | 液晶表示素子の静電気防止回路 |
| JPH09230368A (ja) * | 1997-03-24 | 1997-09-05 | Seiko Epson Corp | 液晶表示装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116573A (ja) * | 1981-12-29 | 1983-07-11 | セイコーエプソン株式会社 | マトリックス表示装置の製造方法 |
| JPS58209719A (ja) * | 1982-05-31 | 1983-12-06 | Fujitsu Ltd | 表示パネル用電極基板の製造方法 |
| JPS61260220A (ja) * | 1985-05-15 | 1986-11-18 | Seiko Epson Corp | 液晶セルの製造方法 |
-
1987
- 1987-01-23 JP JP62012317A patent/JPS63180935A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116573A (ja) * | 1981-12-29 | 1983-07-11 | セイコーエプソン株式会社 | マトリックス表示装置の製造方法 |
| JPS58209719A (ja) * | 1982-05-31 | 1983-12-06 | Fujitsu Ltd | 表示パネル用電極基板の製造方法 |
| JPS61260220A (ja) * | 1985-05-15 | 1986-11-18 | Seiko Epson Corp | 液晶セルの製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413120A (en) * | 1987-07-06 | 1989-01-18 | Seiko Epson Corp | Shape of electrode terminal for liquid crystal display device consisting of mim element |
| JPH0830816B2 (ja) * | 1987-07-06 | 1996-03-27 | セイコーエプソン株式会社 | 液晶表示装置の端子構造 |
| US5219771A (en) * | 1988-07-30 | 1993-06-15 | Fuji Xerox Co., Ltd. | Method of producing a thin film transistor device |
| US5068748A (en) * | 1989-10-20 | 1991-11-26 | Hosiden Corporation | Active matrix liquid crystal display device having improved electrostatic discharge protection |
| JPH08338973A (ja) * | 1994-10-06 | 1996-12-24 | Samsung Electron Co Ltd | 液晶表示素子の静電気防止回路 |
| JPH09230368A (ja) * | 1997-03-24 | 1997-09-05 | Seiko Epson Corp | 液晶表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102145390B1 (ko) | 정전기 방전 회로를 포함하는 표시 장치 | |
| JPH03134628A (ja) | アクティブマトリックス液晶表示素子 | |
| JPH08146460A (ja) | 半導体装置 | |
| JPH06332011A (ja) | 半導体集合基板及び半導体装置 | |
| JPS63263743A (ja) | 薄膜トランジスタアレイおよびその製法 | |
| JPS6385586A (ja) | アクテイブマトリクス型表示装置 | |
| JPH09160073A (ja) | 液晶表示装置 | |
| JPS63180935A (ja) | 薄膜トランジスタ液晶表示装置 | |
| JPS63208896A (ja) | 薄膜トランジスタアレイ | |
| JPS61249078A (ja) | マトリクス型表示装置 | |
| JPS63262621A (ja) | 薄膜トランジスタアレイのトリミング方法 | |
| JPS63106788A (ja) | アクテイブマトリツクス駆動型装置の製造方法 | |
| US5715025A (en) | Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode | |
| JPH02277027A (ja) | 液晶表示装置 | |
| JPS58184758A (ja) | マトリツクスアレ−の欠陥修正方法 | |
| KR0182247B1 (ko) | 리페어선을 가지고 있는 액정 표시 장치용 박막 트랜지스터 기판 | |
| JP3300023B2 (ja) | 信号入力回路およびアクティブマトリクスパネル | |
| JPS62133478A (ja) | アクテイブマトリツクス形表示装置 | |
| JPH11174970A (ja) | 薄膜デバイス | |
| JP3141511B2 (ja) | 信号入力回路およびアクティブマトリクスパネル | |
| JPH11150275A (ja) | 薄膜トランジスタアレイ基板 | |
| JPS6112268B2 (ja) | ||
| JPS62265689A (ja) | アクテイブマトリツクス駆動形装置の製造方法 | |
| JPH0457114B2 (ja) | ||
| JPH0521234B2 (ja) |