JP2019101128A - 表示装置、及び表示装置の製造方法 - Google Patents
表示装置、及び表示装置の製造方法 Download PDFInfo
- Publication number
- JP2019101128A JP2019101128A JP2017229927A JP2017229927A JP2019101128A JP 2019101128 A JP2019101128 A JP 2019101128A JP 2017229927 A JP2017229927 A JP 2017229927A JP 2017229927 A JP2017229927 A JP 2017229927A JP 2019101128 A JP2019101128 A JP 2019101128A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- substrate
- wiring
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 20
- 230000000903 blocking effect Effects 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 239000011347 resin Substances 0.000 claims description 22
- 229920005989 resin Polymers 0.000 claims description 22
- 238000003698 laser cutting Methods 0.000 claims 1
- 238000005520 cutting process Methods 0.000 abstract description 22
- 239000010410 layer Substances 0.000 description 126
- 239000010408 film Substances 0.000 description 52
- 239000004065 semiconductor Substances 0.000 description 21
- 239000012044 organic layer Substances 0.000 description 16
- 238000007689 inspection Methods 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000005401 electroluminescence Methods 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 238000005192 partition Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920006122 polyamide resin Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/311—Flexible OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/341—Short-circuit prevention
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/851—Division of substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
Abstract
【課題】表示装置の基板の切断後であっても、当該基板に設けられた端子間が短絡することを防止することを目的の一つとする。【解決手段】表示装置は、基板と、前記基板に設けられ、複数の画素を備える表示部と、前記基板に設けられた駆動回路と、前記基板に設けられ、前記画素又は前記駆動回路と電気的に接続される第１端子及び第２端子と、一端が前記第１端子と電気的に接続され、他端が前記基板の端部に位置する第１配線と、一端が前記第２端子と電気的に接続され、他端が前記基板の端部に位置する第２配線と、前記第１配線に設けられ、前記第１端子の方向に流れる電流を阻止する第１電流阻止部と、前記第２配線に設けられ、前記第２端子の方向に流れる電流を阻止する第２電流阻止部と、を備える。【選択図】図１
Description
本発明の一実施形態は、表示装置、及び表示装置の製造方法に関する。
有機エレクトロルミネッセンス（ＥＬ：Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）などの表示装置は、例えば、基板に表示部と複数の端子とが設けられた構成を有する。当該複数の端子は、表示部と電気的に接続され、各種信号（例えば、画像信号又は制御信号）又は電源電位が入力される。表示装置の製造途中において、電子部品が静電破壊されるのを防止するため、当該複数の端子を短絡させる短絡配線（ショートリング）が設けられることがある（例えば、特許文献１）。短絡配線は、製品出荷前には、表示装置から取り除かれる。
しかし、表示装置から短絡配線を取り除く工程後においても、複数の端子の一部又は全部が短絡した状態となることがある。例えば、樹脂を含む基板（例えば、有機樹脂基板）がレーザを用いて切断された場合、当該基板に含まれる樹脂が炭化する。炭化した領域は、導電性を有するため、端子同士を短絡させることがある。
本発明は、上記問題に鑑み、表示装置の基板の切断後であっても、当該基板に設けられた端子間が短絡することを防止することを目的の一つとする。
本発明の一態様は、基板と、前記基板に設けられ、複数の画素を備える表示部と、前記基板に設けられた駆動回路と、前記基板に設けられ、前記画素又は前記駆動回路と電気的に接続される第１端子及び第２端子と、一端が前記第１端子と電気的に接続され、他端が前記基板の端部に位置する第１配線と、一端が前記第２端子と電気的に接続され、他端が前記基板の端部に位置する第２配線と、前記第１配線に設けられ、前記第１端子の方向に流れる電流を阻止する第１電流阻止部と、前記第２配線に設けられ、前記第２端子の方向に流れる電流を阻止する第２電流阻止部と、を備える表示装置である。
本発明の一態様は、基板上の、画素領域に第１トランジスタを形成し、端子部に流れる電流を阻止する電流阻止部に第２トランジスタ、第３トランジスタ、第４トランジスタ及び第５トランジスタと、を形成し、前記端子部に第１端子及び第２端子を形成し、前記第１トランジスタに電気的に接続される第１配線と、前記第１端子と前記第２トランジスタとを電気的に接続する第２配線と、前記第２トランジスタと前記第３トランジスタとを電気的に接続する第３配線と、前記第３トランジスタと前記第４トランジスタとを電気的に接続する第４配線と、前記第４トランジスタと前記第５トランジスタとを電気的に接続する第５配線と、前記第５トランジスタと前記第２端子とを電気的に接続する第６配線と、を形成し、前記第１トランジスタと電気的に接続される発光素子を形成し、前記第４配線が分断されるように、前記基板をレーザで切断する、表示装置の製造方法である。
本発明の一態様は、互いに隣接する第１端子と第２端子とを有する基板と、前記第１端子と前記基板の端部との間に位置し、前記第１端子に流れる電流を阻止する第１電流阻止部と、前記第２端子と前記端部との間に位置し、前記第２端子に流れる電流を阻止する第２電流阻止部と、を有する表示装置の製造方法であって、前記第１電流阻止部に第２トランジスタと第３トランジスタとを形成し、前記第２電流阻止部に第４トランジスタと第５トランジスタとを形成し、前記第１端子と前記第２トランジスタとを電気的に接続する第２配線と、前記第２トランジスタと前記第３トランジスタとを電気的に接続する第３配線と、前記第３トランジスタと前記第４トランジスタとを電気的に接続する第４配線と、前記第４トランジスタと前記第５トランジスタとを電気的に接続する第５配線と、前記第５トランジスタと前記第２端子とを電気的に接続する第６配線と、を形成し、前記第１電流阻止部及び前記第２電流阻止部と、前記端部と、の間で、前記基板を切断すると共に、前記第４配線を分断する、表示装置の製造方法である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。さらに各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。
また、本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとすることができる。場合、特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。なお、以下の説明では、特に断りのない限り、断面視においては、基板に対して表示素子が配置される側を「上」又は「上面」といい、その逆を「下」又は「下面」として説明する。
また、本明細書において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αはＡ〜Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
＜１．表示装置の構成＞
図１は、本発明の一実施形態に係る表示装置１０の構成を示す。図１は、表示装置１０の上面図を示す。表示装置１０は、有機ＥＬ表示装置である。表示装置１０は、全体として薄型に形成されたフレキシブルな表示装置である。表示装置１０は、基板１１０と、表示部１２０と、駆動回路１３０と、複数の端子１４０と、フレキシブルプリント回路１５０と、複数の配線４００と、を備える。
図１は、本発明の一実施形態に係る表示装置１０の構成を示す。図１は、表示装置１０の上面図を示す。表示装置１０は、有機ＥＬ表示装置である。表示装置１０は、全体として薄型に形成されたフレキシブルな表示装置である。表示装置１０は、基板１１０と、表示部１２０と、駆動回路１３０と、複数の端子１４０と、フレキシブルプリント回路１５０と、複数の配線４００と、を備える。
基板１１０は、可塑性を有する基板である。この場合、基板１１０は、基材、ベースフィルム、又はシート基材と呼ばれることがある。基板１１０は、ここでは樹脂を含む有機樹脂基板である。基板１１０を構成する有機樹脂材料は、例えば、ポリイミド、アクリル、エポキシ、ポリエチレンテレフタレートである。基板１１０の厚みは、例えば、１０μｍから数百μｍの間である。
表示部１２０、駆動回路１３０、及び複数の端子１４０は、それぞれ基板１１０の上面に設けられている。表示部１２０は、表示領域１００に静止画又は動画を表示する。駆動回路１３０、及び複数の端子１４０は、表示領域１００の周辺領域のうち、表示領域１００の同じ辺に沿う周辺領域に設けられている。駆動回路１３０は、表示領域１００と複数の端子１４０との間に設けられている。
表示部１２０は、表示領域１００のほか、一対の走査線駆動回路１２６を含む。表示部１２０は、表示領域１００において、第１方向に延在する複数本の走査線１２２と、第１方向に交差する第２方向に延在する複数のデータ信号線１２４とを含む。一対の走査線駆動回路１２６は、表示領域１００を挟んで対向する位置に設けられている。一対の走査線駆動回路１２６は、表示領域１００の周辺領域のうち、駆動回路１３０及び複数の端子１４０とは異なる周辺領域に設けられている。一対の走査線駆動回路１２６は、自身と電気的に接続された走査線１２２を所定の順番で選択し、制御信号を供給する。
駆動回路１３０は、複数の画素１２０Ａの発光を制御するために、表示部１２０を駆動する。駆動回路１３０は、複数本のデータ信号線１２４に、所定の順番でデータ電圧を供給する。駆動回路１３０は、走査線駆動回路１２６を制御してもよい。駆動回路１３０は、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｌａｔｅｄ Ｃｉｒｃｕｉｔ）等の集積回路を含む。
画素１２０Ａは、複数本の走査線１２２と、複数のデータ信号線１２４との各交差に対応して設けられる。複数の画素１２０Ａは、ここではアレイ状に配置される。画素１２０Ａは、制御信号及びデータ電圧に基づいて発光を制御するための画素回路と、当該画素回路によって発光が制御される発光素子（ＯＬＥＤ）とを含む。画素回路は、例えば、薄膜トランジスタ及びコンデンサを含む。画素回路は、制御信号及びデータ電圧によって薄膜トランジスタを駆動して、発光素子の発光を制御する。薄膜トランジスタは、フレキシブルプリント回路１５０からの信号又は駆動回路１３０からの信号に基づいて、発光素子の発光を制御する。なお、図１には、複数本の走査線１２２、複数本のデータ信号線１２４、複数の画素１２０Ａ、及び複数の端子１４０のそれぞれについて、一部のみが示されている。
複数の端子１４０は、フレキシブルプリント回路１５０と電気的に接続される。複数の端子１４０の各々は、表示部１２０又は駆動回路１３０と電気的に接続する。複数の端子１４０は、フレキシブルプリント回路１５０から供給される信号又は電源電位が入力される。当該信号は、表示部１２０を動作させるための信号で、例えば、表示領域１００に表示する画像を示す画像信号、又は走査線駆動回路１２６もしくは駆動回路１３０を制御するための制御信号である。なお、表示装置１０が備える端子１４０の数は、複数であればいくつであってもよい。
フレキシブルプリント回路１５０は、外部回路（図示略）から入力された信号を、複数の端子１４０に出力する。フレキシブルプリント回路１５０は、可撓性を有する基板に複数の配線を配置した構成である。当該複数の配線の各々は、いずれか一の端子１４０と電気的に接続される。
複数の配線４００の各々は、一端が端子１４０と電気的に接続され、他端が端部１０２に位置する。すなわち、表示装置１０を上面から見たとき、端部１０２と複数の配線４００の他端とが同じ位置に存在する。表示装置１０の製造工程は、表示装置１０を整形するために、基板１１０を切断する切断工程を含む。端部１０２は、当該切断工程によって形成された、基板１１０の端部（つまり切断端部）である。電流阻止部３００は、複数の配線４００の各々に設けられている。電流阻止部３００は、配線４００を端子１４０の方向に流れる電流を阻止する。
図２は、電流阻止部３００及びその周辺の電気的な構成を示す。電流阻止部３００は、互いに逆方向を向く第１整流素子３１０、及び第２整流素子３２０を含む。第１整流素子３１０は、配線４００を端子１４０の方向に流れる電流を阻止する。第２整流素子３２０は、第１整流素子３１０とは逆を向く整流素子である。第２整流素子３２０は、配線４００を端部１０２の方向に流れる電流を阻止する。第１整流素子３１０は、第２整流素子３２０よりも端子１４０に近い位置に設けられている。配線４００は、端部１０２において開放端となっている。
図３は、表示装置１０の構成を示す断面図（図１のＡ１−Ａ２断面図）である。具体的には、図３は、表示部１２０、駆動回路１３０、及び端子１４０を通過する位置で表示装置１０を切断した場合の断面を示す。表示装置１０の上面側において、表示部１２０の上には、第１フィルム２１０及び第２フィルム２２０が積層して配置されている。表示装置１０の下面側においては、基板１１０を挟んで表示部１２０の反対側の領域に、第３フィルム２３０、及び第４フィルム２４０が積層して配置されている。図３に示す中間領域１６０は、表示部１２０と駆動回路１３０との間の領域で、表示装置１０を折り曲げ可能な領域である。この折り曲げを容易にするため、中間領域１６０にフィルムは設けられていない。ただし、中間領域１６０に、例えば薄いフィルムが設けられてもよい。また、表示装置１０の下面側においては、基板１１０を挟んだ駆動回路１３０及び端子１４０の反対側の領域に、第５フィルム２５０、及び第６フィルム２６０が積層して配置されている。
上述した各フィルムは、例えば接着剤を用いて各領域に貼り付けられる。当該各フィルムは、有機樹脂フィルムを含んでもよい。有機樹脂フィルムは、例えば、ポリイミド、アクリル、エポキシ、ポリエチレンテレフタレート、又はシリコーン系の有機樹脂を含むフィルムである。有機樹脂フィルムは、無機材料を含んでもよいし、ステンレス、銅などの金属材料を用いて形成されてもよい。ただし、第１フィルム２１０及び第２フィルム２２０は、表示領域１００に表示された画像の視認を妨げないように、透光性を有することが望ましい。各フィルムの厚さは、それぞれの保護対象物も考慮して設定されてよいが、例えば１００μｍから２００μｍの範囲内の厚さである。
駆動回路１３０は、接着剤６００を用いて、基板１１０に接着させられている。接着剤６００は、樹脂を含み、紫外線により硬化する材料を含む。接着剤６００は、例えば、紫外線（ＵＶ）硬化フィルムを含んでもよい。ＵＶ硬化フィルムは、例えば、アクリル樹脂、エポキシ樹脂などの重合する樹脂を含む。
表示装置１０の詳細な構成について説明する。図４は、表示装置１０における画素１２０Ａの断面構造を示す。画素１２０Ａは、少なくとも一つのトランジスタ９６４と、発光素子９６６と、容量素子９６８とを含む。トランジスタ９６４、発光素子９６６、及び容量素子９６８は電気的に接続される。トランジスタ９６４は、ゲートに印加される電圧によってソース−ドレイン間を流れる電流（ドレイン電流）が制御される。発光素子９６６は、ドレイン電流によって発光強度が制御される。容量素子９６８は、トランジスタ９６４のゲート−ソース間に接続されることによりゲート電圧が印加され、ゲート電圧を一定に保つために設けられる。
図４において、駆動素子層９３０は、第１絶縁層、半導体層９３８、第２絶縁層９４０、ゲート電極９４２、第３絶縁層９４４、ソース−ドレイン配線９４６、第４絶縁層９４８、容量電極９５０、第５絶縁層９５２、及び第１電極９５６を含む。表示素子層９３２は、第１電極９５６、隔壁９５４、有機層９５８、及び第２電極９６０を含む。また、封止層９３４は、第１無機絶縁膜９６１、有機樹脂膜９６２、及び第２無機絶縁膜９６３を含む。
駆動素子層９３０において、トランジスタ９６４は、第１絶縁層９３６の上に設けられる半導体層９３８、第２絶縁層９４０（ゲート絶縁層）及びゲート電極９４２が積層された構造を有する。半導体層９３８は、非晶質シリコン又は多結晶のシリコン、若しくは金属酸化物等の半導体材料で作製される。半導体層９３８は、第２絶縁層９４０によってゲート電極９４２と絶縁される。ゲート電極９４２の上層側には第３絶縁層９４４が設けられる。第３絶縁層９４４の上層側にはソース−ドレイン配線９４６が設けられる。ソース−ドレイン配線９４６は、第３絶縁層９４４に形成されたコンタクトホールを介して半導体層９３８と接触する。第１絶縁層９３６及び第２絶縁層９４０は、酸化シリコン、窒化シリコン又は酸窒化シリコン等の無機絶縁材料を用いて作製される。また、ゲート電極９４２、ソース−ドレイン配線９４６は、アルミニウム、モリブデン、チタン、タングステン等の金属材料を用いて作製される。
ソース−ドレイン配線９４６の上層には、第４絶縁層９４８が設けられる。第４絶縁層９４８は、半導体層９３８、ゲート電極９４２及びソース−ドレイン配線９４６等による凹凸面を埋め込み、表面を平坦化する平坦化膜として用いられる。第４絶縁層９４８は、ポリイミド又はアクリル等の有機絶縁材料で作製される。
第４絶縁層９４８の上面には容量電極９５０が設けられ、さらに第５絶縁層９５２が作製される。さらに、第５絶縁層９５２の上面には、第１電極９５６が設けられる。第１電極９５６は、第５絶縁層９５２及び第４絶縁層９４８を貫通するコンタクトホールを介してソース−ドレイン配線９４６と電気的に接続される。第１電極９５６は、第５絶縁層９５２を挟んで容量電極９５０と重なるように設けられる。容量素子９６８は、容量電極９５０、第５絶縁層９５２及び第１電極９５６が重なる領域に作製される。容量素子９６８の誘電体膜として用いられる第５絶縁層９５２は、窒化シリコン、酸化シリコン、窒酸化シリコン等の無機絶縁材料で作製される。
表示素子層９３２は、実質的に第５絶縁層９５２の上層に配置される。第５絶縁層９５２上には、第１電極９５６の周縁部を覆い内側領域を露出する隔壁９５４が設けられる。有機層９５８は、第１電極９５６上面から隔壁９５４の表面を覆うように設けられる。第２電極９６０は、有機層９５８及び隔壁９５４の上面を覆うように設けられる。発光素子９６６は、第１電極９５６、有機層９５８及び第２電極９６０によって作製される。発光素子９６６は、第１電極９５６、有機層９５８及び第２電極９６０が重畳する領域が発光領域となる。第６絶縁層は、第１電極９５６を露出する開口端において、滑らかな段差を形成するために有機樹脂材料で作製される。有機樹脂材料としては、アクリル樹脂、ポリイミド樹脂及びポリアミド樹脂等が用いられる。
有機層９５８は、低分子系又は高分子系の有機ＥＬ材料を用いて作製される。低分子系の有機ＥＬ材料を用いる場合、有機層９５８は有機ＥＬ材料を含む発光層に加え、当該発光層を挟むようにキャリア注入層（正孔注入層、電子注入層）、キャリア輸送層（正孔輸送層、電子輸送層）等が適宜設けられる。例えば、有機層９５８は、発光層を正孔注入層と電子注入層とで挟んだ構造とされる。また、有機層９５８は、正孔注入層と電子注入層に加え、正孔輸送層、電子輸送層、正孔ブロック層、電子ブロック層などを適宜付加される。
本実施形態において、発光素子９６６は、有機層９５８で発光した光を第２電極９６０側に放射する、所謂トップエミッション型であるものとする。第１電極９５６は有機層９５８で発光した光を反射するように、金属膜又は金属膜を含んで作製される。例えば、第１電極９５６は、アルミニウム（Ａｌ）、銀（Ａｇ）等の可視光帯域において光反射率の高い金属膜を含んで作製されることが好ましい。また、第１電極９５６は、酸化インジウムスズ（以下、「ＩＴＯ」ともいう。）、酸化インジウム亜鉛（以下、「ＩＺＯ」ともいう。）、アルミニウムが添加された酸化亜鉛（以下、「ＡＺＯ」ともいう。）、ガリウムが添加された酸化亜鉛（以下、「ＧＺＯ」ともいう。）等の透明導電膜と金属膜とを積層させて作製してもよい。第２電極９６０は、有機層９５８で発光した光を透過するため、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＧＺＯ等の透明導電膜で作製される。第２電極９６０は有機層９５８の略全面にわたって設けられる。
封止層９３４は、第２電極９６０の上面に設けられる。封止層９３４は無機絶縁膜で作製される。また、封止層９３４は、図４に示すように、第１無機絶縁膜９６１、有機樹脂膜９６２及び第２無機絶縁膜９６３により作製されてもよい。第１無機絶縁膜９６１及び第２無機絶縁膜９６３は、例えば窒化シリコン膜、酸化アルミニウム膜等の無機絶縁材料である。有機樹脂膜は、例えばアクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂である。
図４に示す画素１２０Ａの構造において、駆動素子層９３０は、概略２μｍ〜５μｍの厚さを有する。表示素子層９３２は、概略１μｍ〜３μｍの厚さを有する。封止層９３４は、概略１０μｍ〜２０μｍの厚さを有する。
図５は、電流阻止部３００の周辺の断面構造を示す。基板１１０の上には、第１絶縁層８０２、第２絶縁層８０４、及び第３絶縁層８０６が下から順番に積層されている。第１絶縁層８０２、及び第２絶縁層８０４は、酸化シリコン、窒化シリコン又は酸窒化シリコン等の無機絶縁材料を用いて作製される。
端子１４０は、第１端子電極１４０Ａ、及び第２端子電極１４０Ｂを含む。第１端子電極１４０Ａは、第３絶縁層８０６の上に設けられ、コンタクトホールを介して駆動回路１３０と接触する。第２端子電極１４０Ｂは、第１端子電極１４０Ａの上に設けられ、ここでは凹状である。
第１整流素子３１０は、ここでは、ダイオード接続されたトランジスタ３１０Ａによって構成されている。ダイオード接続とは、トランジスタがダイオードと等価となるような接続をいい、具体的には、トランジスタのゲート電極とドレイン配線とを短絡させることをいう。トランジスタ３１０Ａは、第１絶縁層８０２の上に設けられた半導体層３１２と、第２絶縁層８０４（ゲート絶縁層）と、第２絶縁層８０４の上に設けられたゲート電極３１４、ドレイン配線３１６、及びソース配線３１８とを含む。半導体層３１２は、非晶質シリコン又は多結晶のシリコン、もしくは金属酸化物等の半導体材料で作製される。半導体層３１２は、第２絶縁層８０４によってゲート電極３１４と絶縁される。ゲート電極３１４の上層側には第３絶縁層８０６が設けられる。第３絶縁層８０６の上層側にはドレイン配線３１６、及びソース配線３１８が設けられる。ドレイン配線３１６は、第１端子電極１４０Ａと電気的に接続されている。また、ドレイン配線３１６とゲート電極３１４とは短絡されている。なお、ドレイン配線３１６、及びソース配線３１８は、それぞれ第３絶縁層８０６に形成されたコンタクトホールを介して半導体層３１２と接触する。ゲート電極３１４、ドレイン配線３１６、及びソース配線３１８は、アルミニウム、モリブデン、チタン、タングステン等の金属材料を用いて作製される。
第２整流素子３２０は、ここでは、ダイオード接続されたトランジスタ３２０Ａによって構成されている。トランジスタ３２０Ａは、第１絶縁層８０２の上に設けられた半導体層３２２と、第２絶縁層８０４（ゲート絶縁層）と、第２絶縁層８０４の上に設けられたゲート電極３２４、及びドレイン配線３２６とを含む。トランジスタ３２０Ａの各要素は、トランジスタ３１０Ａの同名の要素と同じ構成でよいから、その説明を省略する。トランジスタ３２０Ａにおいて、第３絶縁層８０６の上層側には、ドレイン配線３２６、及びソース配線３１８が設けられる。ドレイン配線３２６とゲート電極３２４とは短絡されている。なお、ドレイン配線３２６、及びソース配線３１８は、それぞれ第３絶縁層８０６に形成されたコンタクトホールを介して半導体層３２２と接触する。ドレイン配線３２６は、第３絶縁層８０６の上に設けられ、端部１０２の位置まで延在している。
図５に示すように、配線４００は、第２端子電極１４０Ｂのトランジスタ３１０Ａ側の一端と、端部１０２との間の配線部分である。
次に、配線４００のそれぞれに電流阻止部３００を設けた理由を説明する。
図６は、表示装置１０の製造途中における表示装置の構成を示す上面図である。図７は、表示装置１０の製造途中における電流阻止部３００及びその周辺の電気的な構成を示す。表示装置１０の製造方法は、ガラス基板上（図示略）に配置された基板１１０に、複数の端子１４０と、複数の配線４００とを形成する形成工程を含む。形成工程は、さらに、表示部１２０に含まれる薄膜トランジスタ、及び発光素子などを基板１１０に形成してもよい。
複数の配線４００は、端子１４０側の端部とは反対側の端部同士が短絡するように、相互に接続されている。このような接続をする理由は、表示装置１０の製造途中で電子部品が静電破壊されることを防止するためである。
表示装置１０の製造方法は、上記形成工程後、切断工程を行う。切断工程は、複数の配線４００が互いに分断されるように、基板１１０を切断する。具体的には、切断工程は、図６に示す切断位置Ｃにおいて、レーザを用いて、基板１１０、及び複数の配線４００を切断する。切断位置Ｃは、電流阻止部３００（より具体的には、第２整流素子３２０）と、複数の配線４００が短絡されている位置との間を通過する。
図８は、切断工程後の表示装置１０の構成の一例を示す上面図である。図９は、切断工程後の表示装置１０の電流阻止部３００及びその周辺の電気的な構成の一例を示す。切断工程後、図８に示すように、基板１１０の樹脂が炭化した領域である炭化領域Ｔが形成されることがある。図８の例では、炭化領域Ｔが、切断位置Ｃの全体に接するが、切断位置Ｃの一部のみに接する場合もある。炭化領域Ｔは、樹脂が炭化した領域で、導電性を有する。このため、切断工程後においても、複数の配線４００の一部又は全部が短絡した状態となる場合がある。図１７に示すように、仮に電流阻止部３００が設けられていない配線７００を採用した場合、表示装置の電気的構成が図１８に示すとおりになる。ここで、一端が第１端子１４０−１と電気的に接続され、他端が端部１０２に位置する配線７００を、第１配線７００−１とする。また、一端が第２端子１４０−２と電気的に接続され、他端が端部１０２に位置する配線７００を、第２配線７００−２とする。第１端子１４０−１と第２端子１４０−２とは隣接する。この場合、第１配線７００−１と第２配線７００−２とが短絡することにより、第１端子１４０−１と第２端子１４０−２とが短絡する。このような端子１４０同士の短絡は、表示装置１０の動作不具合の原因となる。
これに対し、表示装置１０においては、電流阻止部３００が存在するため、端子１４０同士が短絡することが防止される。
図９は、炭化領域Ｔが形成された場合の電流阻止部３００及びその周辺の電気的な構成を示す。図９は、複数の端子１４０から任意に選択した２つの端子１４０に関する電気的な接続を示す。ここで、一端が第１端子１４０−１と電気的に接続され、他端が端部１０２に位置する配線４００を、第１配線４００−１とする。一端が第２端子１４０−２と電気的に接続され、他端が端部１０２に位置する配線４００を、第２配線４００−２とする。また、第１配線４００−１には、第１端子１４０−１の方向に流れる電流を阻止する第１電流阻止部３００−１が設けられている。第１電流阻止部３００−１は、上述したように、互いに逆方向を向く第１整流素子３１０、及び第２整流素子３２０を含む。また、第２配線４００−２には、第２端子１４０−２の方向に流れる電流を阻止する第２電流阻止部３００−２が設けられている。第２電流阻止部３００−２も、第１電流阻止部３００−１と同様、互いに逆方向を向く第１整流素子３１０（第３整流素子）、及び第２整流素子３２０（第４整流素子）を含む。
図９に示すように、切断工程後に、第１配線４００−１と第２配線４００−２とが炭化領域Ｔによって短絡した場合であっても、第１端子１４０−１と第２端子１４０−２とは短絡しない。第１電流阻止部３００−１が第１端子１４０−１に流れる電流を阻止し、また、第２電流阻止部３００−２が第２端子１４０−２に流れる電流を阻止するからである。したがって、表示装置１０の動作不具合の発生が抑えられる。また、第１電流阻止部３００−１及び第２電流阻止部３００−２は、端部１０２の方向に流れる電流も阻止する。よって、第１端子１４０−１及び第２端子１４０−２に入力された信号が、炭化領域Ｔに流れることが防止される。
なお、基板１１０が配置されたガラス基板を基板１１０から剥離する工程、第１フィルム２１０〜第６フィルム２６０を配置する工程、及び表示装置１０を洗浄する工程などの工程は、上記形成工程の途中又は後に行われる。
＜２．表示装置１０の製造方法＞
表示装置１０の詳細な製造方法の一例を説明する。図１０〜図１４は表示装置１０の製造方法を説明する図である。以下、表示装置１０の製造方法の説明を、図９と同じ符号を用いて説明する。
表示装置１０の詳細な製造方法の一例を説明する。図１０〜図１４は表示装置１０の製造方法を説明する図である。以下、表示装置１０の製造方法の説明を、図９と同じ符号を用いて説明する。
図１０及び図１１は、表示装置１０の製造方法の第１工程を説明する図である。第１工程は、基板１１０に、トランジスタ９６４（第１トランジスタ）、第１電流阻止部３００−１のトランジスタ３１０Ａ（第２トランジスタ）及び第２電流阻止部３００−２のトランジスタ３２０Ａ（第３トランジスタ）と、第２電流阻止部３００−２のトランジスタ３２０Ａ（第４トランジスタ）及びトランジスタ３１０Ａ（第５トランジスタ）と、を形成する。具体的には、第１工程は、図１０に示すように、基板１１０に、第１絶縁層９３６、半導体層９３８、第２絶縁層９４０、ゲート電極９４２、及び第３絶縁層９４４を順次形成する。トランジスタ９６４は、画素１２０Ａが形成される領域である画素領域Ｔ１に形成される。また、第１工程は、図１１に示すように、基板１１０に、第１絶縁層８０２、半導体層３１２，３２２、第２絶縁層８０４（ゲート絶縁層）、ゲート電極３１４，３２４、及び第３絶縁層８０６を順次形成する。なお、各絶縁層には、後述するソース−ドレイン配線、ドレイン配線、又はソース配線を形成するための孔が開けられている。
基板１１０は、例えば、印刷法やインクジェット法、スピンコート法、ディップコーティング法などの湿式成膜法、あるいはラミネート法などを適用して形成される。各絶縁層は、化学気相成長法（ＣＶＤ法）やスパッタリング法などを適用して形成される。半導体層は、例えば、加熱処理、レーザなどの光の照射、スパッタリング法などを利用して形成される。ゲート電極は、スパッタリング法やＣＶＤ法を用いて形成される。
図１２及び図１３は、表示装置１０の製造方法の第２工程を説明する図である。第２工程は、図１２に示すように、基板１１０に、トランジスタ９６４のソース−ドレイン配線９４６（第１配線）を形成する。また、第２工程は、図１３に示すように、端子部Ｔ２の第１端子１４０−１及び第２端子１４０−２と、第１端子１４０−１と第１電流阻止部３００−１のトランジスタ３１０Ａとを電気的に接続するドレイン配線３１６（第２配線）と、第１電流阻止部３００−１のトランジスタ３１０Ａとトランジスタ３２０Ａとを電気的に接続するソース配線３１８（第３配線）と、第１電流阻止部３００−１のトランジスタ３２０Ａと第２電流阻止部３００−２のトランジスタ３２０Ａとを電気的に接続するドレイン配線３２６（第４配線）と、第２電流阻止部３００−２のトランジスタ３２０Ａとトランジスタ３１０Ａとを電気的に接続するソース配線３１８（第５配線）と、第２電流阻止部３００−２のトランジスタ３１０Ａと端子部Ｔの第２端子１４０−２とを電気的に接続するドレイン配線３１６（第６配線）と、を形成する。
端子部Ｔ２は、ここでは、第１電流阻止部３００−１、及び第２電流阻止部３００−２のそれぞれと隣接する。第１電流阻止部３００−１、及び第２電流阻止部３００−２の各トランジスタのドレイン配線は、ゲート電極と接続している。また、第１電流阻止部３００−１、及び第２電流阻止部３００−２のドレイン配線３２６は、一体である。よって、第１電流阻止部３００−１のドレインと、第２電流阻止部３００−２のドレインとは短絡している。また、ソース配線３１８は、ここではトランジスタ３１０Ａ及びトランジスタ３２０Ａのソース配線を兼ねている。各電極は、開口を覆うように金属膜を形成した後、エッチングを行って成形する方法を用いて形成される。すなわち、ドレイン配線３２６は、基板１１０上の各トランジスタが完成する工程と同じ工程で配置される。また、第２工程は、さらに、基板１１０に駆動回路１３０を形成してもよい。
図１４は、表示装置１０の製造方法の第３工程を説明する図である。第３工程は、基板１１０に、トランジスタ９６４と電気的に接続されるように発光素子９６６を形成する工程を含む。第３工程は、具体的には、半導体層９３８、ゲート電極９４２及びソース−ドレイン配線９４６の上に、第４絶縁層９４８を形成する。更に、第３工程は、第４絶縁層９４８の上面に、容量電極９５０、第５絶縁層９５２が、第１電極９５６、有機層９５８、第２電極９６０を順次形成する。絶縁層、及び各電極の形成方法は、すでに説明した方法と同じでよい。第１電流阻止部３００−１及び第２電流阻止部３００−２の存在により、トランジスタ９６４と発光素子９６６とが電気的に接続された後に、発光素子９６６が静電破壊されるのを防止することができる。有機層９５８の形成は、例えば印刷法を用い、構成材料を含むインクを隔壁９５４により規定される開口部内に塗布した後、焼成する方法が用いられる。その後、封止層９３４が形成される。
第４工程は、ドレイン配線３２６を分断するように基板１１０を切断する切断工程である。この切断工程後、表示装置１０の電流阻止部３００の周辺の断面構造は、図５に示すとおりとなる。第４工程は、表示装置１０の製造過程のなるべく後の段階で行われることが望ましい。例えば、基板１１０に駆動回路１３０が形成された後に第４工程が行われてもよい。
以上説明した表示装置１０の製造方法により、基板１１０の切断後であっても、当該基板１１０に設けられた端子１４０間が短絡することを防止することができる。
＜３．変形例＞
上述した実施形態は、互いに組み合わせたり、置換したりして適用することが可能である。また、上述した実施形態では、以下の通り変形して実施することも可能である。
上述した実施形態は、互いに組み合わせたり、置換したりして適用することが可能である。また、上述した実施形態では、以下の通り変形して実施することも可能である。
（変形例１）図１５に示すように、電流阻止部３００は、第２整流素子３２０を有しない構成であってもよい。この場合も、電流阻止部３００が有する第１整流素子３１０の存在により、電子部品の静電破壊が防止される。
（変形例２）端子１４０に流れる電流を阻止するダイオードは、一つの配線４００につき、複数個（２つ以上）設けられてもよい。図１６に示す例では、複数の電流阻止部３００のうちの一つである電流阻止部３００Ｄ１は、端子１４０に流れる電流を阻止する第１整流素子３１０、及び第１整流素子３３０を含む。これにより、仮に第１整流素子３１０及び第１整流素子３３０の一方が破損した場合でも、端子１４０同士が短絡する可能性が低くなる。また、電流阻止部３００Ｄ１は、第１整流素子３１０及び３３０と逆向きの第２整流素子３２０及び第２整流素子３４０を有する。第１整流素子３１０、第１整流素子３３０、第２整流素子３２０、及び第２整流素子３４０は、直列に接続されている。他の電流阻止部３００も、電流阻止部３００Ｄ１と同様の構成でよい。例えば、複数の電流阻止部３００のうちの一つである電流阻止部３００Ｄ２も、第１整流素子３１０、及び第１整流素子３３０（第３整流素子）、及び第２整流素子３２０、及び第２整流素子３４０（第４整流素子）を含む。
（変形例３）端子１４０に電流が流れるのを阻止する整流素子の数、及び当該整流素子とは逆向きの整流素子の数は、それぞれ３つ以上であってもよい。また、端子１４０に電流が流れるのを阻止する整流素子の数、及び当該整流素子とは逆向きの整流素子の数が異なっていてもよい。
（変形例４）上述した実施形態では、電流阻止部３００が、整流素子としてダイオード接続されたトランジスタを含む場合を説明したが、ダイオードを含んでもよいし、その他の電流の流れを一方向に制限する素子又は回路などを含んでもよい。
（変形例５）フレキシブルプリント回路１５０と電気的に接続される端子以外の端子に流れる電流が、電流阻止部によって阻止されてもよい。例えば、表示装置１０は、表示装置１０を検査するための複数の検査用端子を有する場合がある。この検査用端子は、製品出荷前又は製品出荷後の表示装置１０の検査のために設けられている。検査用端子には、所定の検査用信号が入力される端子である。表示装置１０の検査は、検査用端子に検査用信号が入力されたときに、表示装置１０の表示部１２０が所定の動作をするかどうかを確認する検査を含む。検査用端子同士が切断工程によって短絡することがないように、表示装置１０は、一端が検査用端子と電気的に接続され、他端が基板の端部に位置する複数の配線と、当該複数の配線に設けられ、当該検査用端子に電流が流れるのを阻止する電流阻止部と、を備えてもよい。
（変形例６）上述した実施形態においては、開示例として有機ＥＬ表示装置の場合を例示したが、その他の適用例として、液晶表示装置、その他の自発光型表示装置、あるいは電気泳動表示素子等を有する電子ペーパー型表示装置、あらゆるフラットパネル型の表示装置が挙げられる。
なお、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
表示装置、１００：表示領域、１０２：端部、１１０：基板、１２０：表示部、１２０Ａ：画素、１２２：走査線、１２４：データ信号線、１２６：走査線駆動回路、１３０：駆動回路、１４０：端子、１４０Ａ：第１端子電極、１４０Ｂ：第２端子電極、１５０：フレキシブルプリント回路、１６０：中間領域、２１０：第１フィルム、２２０：第２フィルム、２３０：第３フィルム、２４０：第４フィルム、２５０：第５フィルム、２６０：第６フィルム、３００：電流阻止部、３１０、３３０：第１整流素子、３１０Ａ：トランジスタ、３１０Ｂ：トランジスタ、３１２：半導体層、３１４：ゲート電極、３１６：ドレイン配線、３１８：ソース配線、３２０、３４０：第２整流素子、３２０Ａ：トランジスタ、３２２：半導体層、３２４：ゲート電極、３２６：ドレイン配線、４００：配線、６００：接着剤、８０２：第１絶縁層、８０４：第２絶縁層、８０６：第３絶縁層、９３０：駆動素子層、９３２：表示素子層、９３４：封止層、９３６：第１絶縁層、９３８：半導体層、９４０：第２絶縁層、９４２：ゲート電極、９４４：第３絶縁層、９４６：ソース−ドレイン配線、９４８：第４絶縁層、９５０：容量電極、９５２：第５絶縁層、９５４：隔壁、９５６：第１電極、９５８：有機層、９６０：第２電極、９６１：第１無機絶縁膜、９６２：有機樹脂膜、９６３：第２無機絶縁膜、９６４：トランジスタ、９６６：発光素子、９６８：容量素子
Claims (14)
- 基板と、
前記基板に設けられ、複数の画素を備える表示部と、
前記基板に設けられた駆動回路と、
前記基板に設けられ、前記画素又は前記駆動回路と電気的に接続される第１端子及び第２端子と、
一端が前記第１端子と電気的に接続され、他端が前記基板の端部に位置する第１配線と、
一端が前記第２端子と電気的に接続され、他端が前記基板の端部に位置する第２配線と、
前記第１配線に設けられ、前記第１端子の方向に流れる電流を阻止する第１電流阻止部と、
前記第２配線に設けられ、前記第２端子の方向に流れる電流を阻止する第２電流阻止部と、
を備える表示装置。 - 前記第１電流阻止部及び前記第２電流阻止部は、少なくとも一つの整流素子を含む、
請求項１に記載の表示装置。 - 前記第１電流阻止部は、前記第１端子の方向に流れる電流を阻止する第１整流素子と、前記第１整流素子とは逆を向く第２整流素子とを含み、
前記第２電流阻止部は、前記第２端子の方向に流れる電流を阻止する第３整流素子と、前記第３整流素子とは逆を向く第４整流素子とを含む、
請求項２に記載の表示装置。 - 前記第１電流阻止部は、複数個の前記第１整流素子と、複数個の前記第２整流素子とを含み、
前記第２電流阻止部は、複数個の前記第３整流素子と、複数個の前記第４整流素子とを含む、
請求項３に記載の表示装置。 - 前記整流素子がダイオード接続されたトランジスタを含む、請求項２から請求項４のいずれか１項に記載の表示装置。
- 前記第１端子及び前記第２端子は、フレキシブルプリント回路と電気的に接続される、請求項１から請求項５のいずれか１項に記載の表示装置。
- 前記基板は樹脂を含む、請求項１から請求項６のいずれか１項に記載の表示装置。
- 前記第１端子は前記第２端子と隣接する、請求項１から請求項７のいずれか１項に記載の表示装置。
- 前記複数の画素の各々は、発光素子を含む、請求項１から請求項８のいずれか１項に記載の表示装置。
- 複数の画素を備える画素領域と、複数の端子を備える端子部とを有する基板と、
前記複数の端子の各々と前記基板の端部との間に位置し、前記端子に流れる電流を阻止する電流阻止部と、を有する表示装置の製造方法であって、
前記画素領域に第１トランジスタを形成し、
前記電流阻止部に第２トランジスタ、第３トランジスタ、第４トランジスタ及び第５トランジスタと、を形成し、
前記端子部に第１端子及び第２端子を形成し、
前記第１トランジスタに電気的に接続される第１配線と、前記第１端子と前記第２トランジスタとを電気的に接続する第２配線と、前記第２トランジスタと前記第３トランジスタとを電気的に接続する第３配線と、前記第３トランジスタと前記第４トランジスタとを電気的に接続する第４配線と、前記第４トランジスタと前記第５トランジスタとを電気的に接続する第５配線と、前記第５トランジスタと前記第２端子とを電気的に接続する第６配線と、を形成し、
前記第１トランジスタと電気的に接続される発光素子を形成し、
前記第４配線が分断されるように、前記基板をレーザで切断する、
表示装置の製造方法。 - 互いに隣接する第１端子と第２端子とを有する基板と、
前記第１端子と前記基板の端部との間に位置し、前記第１端子に流れる電流を阻止する第１電流阻止部と、
前記第２端子と前記端部との間に位置し、前記第２端子に流れる電流を阻止する第２電流阻止部と、を有する表示装置の製造方法であって、
前記第１電流阻止部に第２トランジスタと第３トランジスタとを形成し、
前記第２電流阻止部に第４トランジスタと第５トランジスタとを形成し、
前記第１端子と前記第２トランジスタとを電気的に接続する第２配線と、前記第２トランジスタと前記第３トランジスタとを電気的に接続する第３配線と、前記第３トランジスタと前記第４トランジスタとを電気的に接続する第４配線と、前記第４トランジスタと前記第５トランジスタとを電気的に接続する第５配線と、前記第５トランジスタと前記第２端子とを電気的に接続する第６配線と、を形成し、
前記第１電流阻止部及び前記第２電流阻止部と、前記端部と、の間で、前記基板を切断すると共に、前記第４配線を分断する、
表示装置の製造方法。 - 前記基板に、前記第１端子及び前記第２端子と電気的に接続され発光素子の発光を制御する駆動回路を形成した後、前記基板を切断する、請求項１０又は請求項１１に記載の表示装置の製造方法。
- 前記基板として有機樹脂基板が用いられる、請求項１０から請求項１２のいずれか１項に記載の表示装置の製造方法。
- 前記第２配線によって前記第２トランジスタのドレインとゲートとを接続し、前記第４配線によって、前記第３トランジスタのドレインとゲートとを接続し、かつ、前記第４トランジスタのドレインとゲートとを接続し、前記第６配線によって前記５トランジスタのドレインとゲートとを接続する、請求項１０から請求項１３のいずれか１項に記載の表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017229927A JP2019101128A (ja) | 2017-11-30 | 2017-11-30 | 表示装置、及び表示装置の製造方法 |
| US16/201,137 US10636784B2 (en) | 2017-11-30 | 2018-11-27 | Display device and method for manufacturing display device |
| US16/826,692 US11195828B2 (en) | 2017-11-30 | 2020-03-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017229927A JP2019101128A (ja) | 2017-11-30 | 2017-11-30 | 表示装置、及び表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019101128A true JP2019101128A (ja) | 2019-06-24 |
Family
ID=66633456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017229927A Pending JP2019101128A (ja) | 2017-11-30 | 2017-11-30 | 表示装置、及び表示装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10636784B2 (ja) |
| JP (1) | JP2019101128A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019096577A (ja) * | 2017-11-28 | 2019-06-20 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102533660B1 (ko) * | 2018-07-04 | 2023-05-17 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20220072067A (ko) * | 2020-11-24 | 2022-06-02 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6385586A (ja) * | 1986-09-29 | 1988-04-16 | 株式会社東芝 | アクテイブマトリクス型表示装置 |
| JPH03296725A (ja) * | 1990-04-17 | 1991-12-27 | Nec Corp | マトリクス電極基板およびその製造方法 |
| JPH08152652A (ja) * | 1994-09-30 | 1996-06-11 | Toshiba Corp | フラットパネル表示装置用アレイ基板 |
| JPH11282386A (ja) * | 1998-03-27 | 1999-10-15 | Seiko Epson Corp | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル |
| JP2001166327A (ja) * | 1999-12-10 | 2001-06-22 | Seiko Epson Corp | 素子基板装置、その製造方法及びそれを備えた電気光学装置 |
| JP2004354798A (ja) * | 2003-05-30 | 2004-12-16 | Nec Lcd Technologies Ltd | 薄膜トランジスタ基板及びその製造方法 |
| JP2008116770A (ja) * | 2006-11-07 | 2008-05-22 | Hitachi Displays Ltd | 表示装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5657139A (en) | 1994-09-30 | 1997-08-12 | Kabushiki Kaisha Toshiba | Array substrate for a flat-display device including surge protection circuits and short circuit line or lines |
| US6825496B2 (en) * | 2001-01-17 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP3608614B2 (ja) * | 2001-03-28 | 2005-01-12 | 株式会社日立製作所 | 表示装置 |
| JP2004118015A (ja) * | 2002-09-27 | 2004-04-15 | Sanyo Electric Co Ltd | 表示装置 |
| KR20160113329A (ko) * | 2008-10-03 | 2016-09-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| JP2012043583A (ja) * | 2010-08-17 | 2012-03-01 | Sony Corp | 表示装置およびその製造方法 |
| WO2013179845A1 (ja) * | 2012-05-30 | 2013-12-05 | シャープ株式会社 | 表示装置およびその駆動方法 |
| US8946994B2 (en) * | 2012-09-25 | 2015-02-03 | Lg Display Co., Ltd. | Organic light emitting display device and driving method thereof |
| KR102028680B1 (ko) * | 2013-03-20 | 2019-11-05 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| JP6164059B2 (ja) * | 2013-11-15 | 2017-07-19 | ソニー株式会社 | 表示装置、電子機器、及び表示装置の駆動方法 |
| KR102230006B1 (ko) * | 2014-03-18 | 2021-03-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| JP2016042130A (ja) | 2014-08-18 | 2016-03-31 | 三菱電機株式会社 | アレイ基板およびそれを用いた表示装置 |
| KR102372774B1 (ko) * | 2015-03-26 | 2022-03-11 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| US10510821B2 (en) * | 2016-06-10 | 2019-12-17 | Innovation Counsel Llp | Display device |
| KR102591727B1 (ko) * | 2016-09-13 | 2023-10-23 | 삼성디스플레이 주식회사 | 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치 |
| KR102092034B1 (ko) * | 2017-12-06 | 2020-03-23 | 엘지디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| US11380871B2 (en) * | 2018-02-26 | 2022-07-05 | Sharp Kabushiki Kaisha | Display device including sealing layers having optimized wettability |
| KR102386452B1 (ko) * | 2018-05-02 | 2022-04-14 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102650716B1 (ko) * | 2019-10-21 | 2024-03-25 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
-
2017
- 2017-11-30 JP JP2017229927A patent/JP2019101128A/ja active Pending
-
2018
- 2018-11-27 US US16/201,137 patent/US10636784B2/en active Active
-
2020
- 2020-03-23 US US16/826,692 patent/US11195828B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6385586A (ja) * | 1986-09-29 | 1988-04-16 | 株式会社東芝 | アクテイブマトリクス型表示装置 |
| JPH03296725A (ja) * | 1990-04-17 | 1991-12-27 | Nec Corp | マトリクス電極基板およびその製造方法 |
| JPH08152652A (ja) * | 1994-09-30 | 1996-06-11 | Toshiba Corp | フラットパネル表示装置用アレイ基板 |
| JPH11282386A (ja) * | 1998-03-27 | 1999-10-15 | Seiko Epson Corp | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル |
| JP2001166327A (ja) * | 1999-12-10 | 2001-06-22 | Seiko Epson Corp | 素子基板装置、その製造方法及びそれを備えた電気光学装置 |
| JP2004354798A (ja) * | 2003-05-30 | 2004-12-16 | Nec Lcd Technologies Ltd | 薄膜トランジスタ基板及びその製造方法 |
| JP2008116770A (ja) * | 2006-11-07 | 2008-05-22 | Hitachi Displays Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200219869A1 (en) | 2020-07-09 |
| US11195828B2 (en) | 2021-12-07 |
| US20190164955A1 (en) | 2019-05-30 |
| US10636784B2 (en) | 2020-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11950485B2 (en) | Display apparatus | |
| US11107869B2 (en) | Display device | |
| US11195828B2 (en) | Semiconductor device | |
| US10090372B2 (en) | Display device | |
| JP6663249B2 (ja) | 表示装置 | |
| KR102244310B1 (ko) | 표시장치 및 그 제조방법 | |
| JP6457879B2 (ja) | 表示装置及びその製造方法 | |
| JP2018006115A (ja) | 表示装置 | |
| US11227901B2 (en) | Display device having an oxide conductive layer sandwiched by wirings | |
| JP2018116236A (ja) | 表示装置 | |
| KR20140119583A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| JP2018194572A (ja) | 表示装置 | |
| CN111656427A (zh) | 显示装置 | |
| CN112513959B (zh) | 显示设备 | |
| JP2017126005A (ja) | 表示装置 | |
| CN112992959A (zh) | 显示装置及显示装置的制造方法 | |
| CN111902855B (zh) | 显示装置的制造方法以及显示装置 | |
| US20220399380A1 (en) | Display device | |
| US11335885B2 (en) | Display device including bending region including laminated first and second resin layers | |
| JP7280962B2 (ja) | 表示装置 | |
| KR102528305B1 (ko) | 유기 발광 표시 장치 | |
| US20230307583A1 (en) | Display device | |
| KR20230101112A (ko) | 표시 장치 | |
| KR102528298B1 (ko) | 표시 장치의 제조 방법 | |
| WO2019150438A1 (ja) | 表示デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220329 |