CN112992959A - 显示装置及显示装置的制造方法 - Google Patents

显示装置及显示装置的制造方法 Download PDF

Info

Publication number
CN112992959A
CN112992959A CN202010862414.0A CN202010862414A CN112992959A CN 112992959 A CN112992959 A CN 112992959A CN 202010862414 A CN202010862414 A CN 202010862414A CN 112992959 A CN112992959 A CN 112992959A
Authority
CN
China
Prior art keywords
dummy
electrode
light emitting
emitting element
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010862414.0A
Other languages
English (en)
Inventor
张宗燮
许义康
百永锡
徐嘏娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112992959A publication Critical patent/CN112992959A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G01R27/205—Measuring contact resistance of connections, e.g. of earth connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及一种显示装置及显示装置的制造方法。显示装置包括：基板，包括显示区域和包围显示区域的非显示区域；显示元件层，设置于基板上。显示元件层包括：第一电极和第二电极，分别沿第一方向延伸，沿与第一方向不同的第二方向彼此隔开；第一发光元件，电连接于第一电极及第二电极；第一虚设电极，沿第一方向延伸，与第一电极及第二电极隔开；第二虚设电极，沿第一方向彼此隔开，与第一电极、第二电极及第一虚设电极隔开；第二发光元件，电连接于第一虚设电极和第二虚设电极。非显示区域包括位于显示区域的至少一侧的虚设区域，第一电极及第二电极和第一发光元件设置于显示区域，第一虚设电极、第二虚设电极及第二发光元件设置于虚设区域。

Description

显示装置及显示装置的制造方法
技术领域
本发明涉及一种显示装置及显示装置的制造方法。
背景技术
发光二极管(Light Emitting Diode，以下，称为LED)即使在恶劣的环境条件下也表现出相对良好的耐久性，并且在寿命及亮度方面也具有优异的性能。近来，正在积极进行用于将这样的LED应用到多样的显示装置的研究。
作为这种研究的一环，正在开发利用无机晶体结构(作为一例，使氮化物系半导体生长的结构)来制造微米级或纳米级程度小的超小型的杆形LED的技术。作为一例，杆形LED可以制造为能够构成自发光显示装置的像素等程度较小的尺寸。
发明内容
本发明要解决的课题在于提供一种能够易于测量发光元件的接触电阻的显示装置及显示装置的制造方法。
根据本发明的一实施例的显示装置可以包括：基板，包括显示区域和包围所述显示区域的非显示区域；以及显示元件层，设置于所述基板上。所述显示元件层可以包括：第一电极和第二电极，分别沿第一方向延伸，并且在与所述第一方向不同的第二方向上彼此隔开；第一发光元件，电连接于所述第一电极及所述第二电极；第一虚设电极，沿所述第一方向延伸，并且与所述第一电极及第二电极隔开；第二虚设电极，沿所述第一方向彼此隔开，并且与所述第一电极、所述第二电极及所述第一虚设电极隔开；以及第二发光元件，电连接于所述第一虚设电极和所述第二虚设电极。所述非显示区域可以包括位于所述显示区域的至少一侧的虚设区域，所述第一电极及第二电极和所述第一发光元件设置于所述显示区域上，所述第一虚设电极、第二虚设电极及所述第二发光元件设置于所述虚设区域上。
在本发明的一实施例中，所述第一电极可以包括朝向所述第二电极凸出的第一凸出部，所述第二电极包括朝向所述第一电极凸出的第二凸出部，所述第一发光元件设置于所述第一凸出部与所述第二凸出部之间。
在本发明的一实施例中，在各个所述第二虚设电极与所述第一虚设电极之间可以设置有所述第二发光元件。
在本发明的一实施例中，所述第一虚设电极可以包括朝向各个所述第二虚设电极凸出的第一虚设凸出部，各个所述第二虚设电极包括朝向所述第一虚设电极凸出的第二虚设凸出部。
在本发明的一实施例中，所述第一虚设凸出部可以具有与所述第一凸出部的平面形状对应的平面形状，所述第二虚设凸出部具有与所述第二凸出部的平面形状对应的平面形状。
在本发明的一实施例中，所述第一虚设凸出部的平面形状可以与所述第一凸出部的平面形状不同，所述第二虚设凸出部的平面形状与所述第二凸出部的平面形状不同。
在本发明的一实施例中，在所述第一虚设凸出部与所述第二虚设凸出部之间可以设置有所述第二发光元件。
在本发明的一实施例中，所述虚设区域可以包括沿所述第一方向彼此隔开的子虚设区域，在各个所述子虚设区域设置有所述第二发光元件。
在本发明的一实施例中，设置于所述子虚设区域中的至少一个的所述第一虚设凸出部及第二虚设凸出部的形状可以与设置于所述子虚设区域中的其余区域的所述第一虚设凸出部及第二虚设凸出部的形状不同。
在本发明的一实施例中，设置于所述子虚设区域中的至少一个的所述第一虚设凸出部与所述第二虚设凸出部沿所述第二方向彼此隔开的距离可以与设置于所述子虚设区域中的其余区域的所述第一虚设凸出部与第二虚设凸出部的沿所述第二方向彼此隔开的距离不同。
在本发明的一实施例中，设置于所述子虚设区域中的至少一个的所述第一虚设凸出部在平面上与所述第二虚设凸出部相面对的部分的宽度可以与设置于所述子虚设区域中的其余区域的所述第一虚设凸出部在平面上与所述第二虚设凸出部相面对的部分的宽度不同。
在本发明的一实施例中，所述第一虚设电极可以包括沿所述第一方向彼此隔开的第一子虚设电极，在各个所述第一子虚设电极与各个所述第二虚设电极之间设置有所述第二发光元件。
在本发明的一实施例中，所述显示元件层还可以包括：第一虚设垫，与所述第一虚设电极电连接；第二虚设垫，与各个所述第二虚设电极电连接。
在本发明的一实施例中，所述显示元件层还可以包括：第一虚设接触电极，覆盖所述第一虚设电极的至少一部分，并且将所述第一虚设电极与所述第二发光元件电连接；以及第二虚设接触电极，覆盖所述第二虚设电极的至少一部分，并且将所述第二虚设电极与所述第二发光元件电连接。
根据本发明的一实施例的显示装置的制造方法可以包括如下步骤：在基板上形成沿第一方向延伸并沿与所述第一方向不同的第二方向彼此隔开的第一电极、第二电极、第一虚设电极及第二虚设电极；在包括所述第一电极及第二电极和所述第一虚设电极及第二虚设电极的基板上设置发光元件；向所述第一电极及第二电极施加整齐排列信号，进而将第一发光元件整齐排列于所述第一电极与所述第二电极之间，向所述第一虚设电极及第二虚设电极施加整齐排列信号，进而将第二发光元件整齐排列于所述第一虚设电极与所述第二虚设电极之间；通过切割所述第二虚设电极而形成沿所述第一方向彼此隔开的第二子虚设电极；形成电连接所述第一虚设电极与所述第二发光元件的第一虚设接触电极以及电连接所述第二子虚设电极与所述第二发光元件的第二虚设接触电极；以及测量所述第二发光元件的接触电阻。所述基板可以包括显示区域和包围所述显示区域的非显示区域，所述非显示区域包括位于所述显示区域的至少一侧的虚设区域，所述第一电极及第二电极和所述第一发光元件设置于所述显示区域上，所述第一虚设电极、第二虚设电极及所述第二发光元件设置于所述虚设区域上。
在本发明的一实施例中，在各个所述第二子虚设电极与所述第一虚设电极之间可以设置所述第二发光元件。
在本发明的一实施例中，在形成所述第一虚设电极及第二虚设电极的步骤中，可以在所述第一虚设电极形成朝向所述第二虚设电极凸出的第一虚设凸出部，在所述第二虚设电极形成朝向所述第一虚设电极凸出的第二虚设凸出部。
在本发明的一实施例中，在切割所述第二虚设电极的步骤中，可以以使得在各个所述第二子虚设电极分别设置有一个所述第二虚设凸出部的方式切割所述第二虚设电极，从而在所述第一虚设凸出部与所述第二虚设凸出部之间设置所述第二发光元件。
在本发明的一实施例中，在形成所述第一虚设电极及第二虚设电极的步骤中，可以形成与所述第一虚设电极电连接的第一虚设垫和与所述第二虚设电极电连接的第二虚设垫，在切割所述第二虚设电极的步骤中，以使得在各个所述第二子虚设电极分别设置有一个所述第二虚设垫的方式切割所述第二虚设电极。
在本发明的一实施例中，在测量所述第二发光元件的接触电阻的步骤中，可以向所述第一虚设垫及所述第二虚设垫中的每一个施加测试信号，并测量从所述第二发光元件输出的信号。
根据本发明的一实施例，可以提供一种能够易于测量发光元件的接触电阻的显示装置及显示装置的制造方法。
根据本发明的一实施例，利用设置于虚设区域的虚设电极和第二发光元件能够易于测量各个发光元件的电阻。
然而，本发明的效果并不限于上述效果，其可以在不脱离本发明的思想和领域的范围内实现多种扩张。
附图说明
图1a及图1b是示出根据本发明的一实施例的发光元件的立体图。
图2a及图2b是示出根据本发明的一实施例的显示装置的单位发光区域的电路图。
图3是示出根据本发明的一实施例的显示装置的平面图。
图4是概略地示出放大图3的EA1部分的显示元件层的一实施例的平面图。
图5是根据图4的I-I'线的剖视图。
图6是概略地示出放大图3的EA1部分的显示元件层的另一实施例的平面图。
图7是根据图6的II-II'线的剖视图。
图8是概略地示出放大图3的EA1部分的显示元件层的又一实施例的平面图。
图9是根据图8的III-III'线的剖视图。
图10是概略地示出放大图3的EA1部分的显示元件层的又一实施例的平面图。
图11至图14是概略地示出放大图3的EA2部分的显示元件层的多样的实施例的平面图。
图15a及图15b是概略地示出放大图3的EA3部分的显示元件层的多样的实施例的平面图。
图16是根据图15b的IV-IV'线的剖视图。
图17是示出根据本发明的一实施例的显示装置的剖视图。
图18a至图18g是依次示出根据本发明的一实施例的显示装置的制造方法的平面图。
符号说明
EL1：第一电极 EL2：第二电极
VP1：第一凸出部 VP2：第二凸出部
BNK1：第一堤 BNK2：第二堤
CNT1：第一接触电极 CNT2：第二接触电极
DEL1：第一虚设电极 DEL2：第二虚设电极
DVP1：第一虚设凸出部 DVP2：第二虚设凸出部
DBNK1：第一虚设堤 DBNK2：第二虚设堤
DCNT1：第一虚设接触电极 DCNT2：第二虚设接触电极
INS：绝缘膜 INSP：绝缘图案
LD1：第一发光元件 LD2：第二发光元件
SUB：基板 PCL：像素电路层
DPL：显示元件层
具体实施方式
本发明能够进行多种变更，并且可以具有多种形态，附图中举例说明特定实施例并在本说明书中对其进行详细的说明。然而，这并非为了将本发明限定于特定公开形态，应该理解为包括本发明的思想及技术范围所包含的全部变更、等同物乃至替代物。
在对各个附图进行说明时，针对相似的构成要素使用了相似的附图符号。在附图中，为了本发明的明确性，结构物的尺寸相比于实际进行放大图示。第一、第二等术语可以用于说明多样的构成要素，但所述构成要素不应被所述术语所限定。所述术语只用于将一个构成要素区别于其他构成要素的目的。例如，在不超出本发明的权利范围的情况下，第一构成要素可以命名为第二构成要素，相似地，第二构成要素也可以命名为第一构成要素。除非在文章中有明确不同的含义，否则单数型表述包括复数型表述。
在本申请中，“包括”或“具有”等术语用于指代说明书中记载的特征、数字、步骤、操作、构成要素、部件或者其组合的存在，并非预先排除一个或者更多个其他特征或数字、步骤、操作、构成要素、部件或者其组合的存在或者附加的可能性。并且，当提到层、膜、区域、板等的部分位于另一部分“上”时，不仅包括“直接”位于另一部分“上”的情况，还包括在二者之间存在其他部分的情况。并且，在本说明书中，当提到某一层、膜、区域、板等的部分形成于另一部分“上(on)”时，所述的形成方向并不仅限于上部方向，还包括在侧面或下部方向形成的情况。相反，当提到层、膜、区域、板等的部分位于另一部分“之下”时，不仅包括“直接”位于另一部分“之下”的情况，还包括在二者之间存在其他部分的情况。
以下，参照附图对本发明的优选实施例进行更详细的说明。
图1a及图1b是示出根据本发明的一实施例的发光元件的立体图。在图1a及图1b中图示了圆柱形状的发光元件LD，然而本发明并不局限于此。
参照图1a及图1b，根据本发明的一实施例的发光元件LD可以包括第一半导体层11、第二半导体层13、夹设于第一半导体层11与第二半导体层13之间的活性层12。
作为一例，发光元件LD可以实现为第一半导体层11、活性层12及第二半导体层13依次层叠的层叠体。
根据本发明的一实施例，发光元件LD可以设置为沿一方向延伸的杆形状。若将发光元件LD的延伸方向称为长度方向，则发光元件LD可以沿长度方向具有一端部和另一端部。
在本发明的一实施例中，可以在一端部(例如，第一部分)布置有第一半导体层11及第二半导体层13中的一个，在另一端部(例如，第二部分)布置有第一半导体层11及第二半导体层13中的剩余一个。
发光元件LD可以设置为多样的形状。作为一例，发光元件LD可以具有沿长度方向较长(即，纵横比大于1)的杆形状(rod-like shape)或者条形状(bar-like shape)。在本发明的一实施例中，沿长度方向的发光元件LD的长度L可以大于其直径D(或者，横截面的宽度)。作为一例，这样的发光元件LD可以包括制造成具有微米级或纳米级程度的直径D和/或长度L的程度超小型的发光二极管。在本发明的一实施例中，对于发光元件LD而言，所述发光元件LD的尺寸可以变更为符合应用的照明装置或自发光显示装置的要求条件(或者，设计条件)。
作为一例，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN、InN中的任意一种半导体材料，并且可以包括掺杂有诸如Si、Ge、Sn等的第一导电性掺杂剂的半导体层。
构成第一半导体层11的物质并不局限于此，可以利用除此之外的多样的物质构成第一半导体层11。
活性层12可以形成于第一半导体层11上，并且形成为单量子阱结构或多量子阱结构。在本发明的多样的实施例中，在活性层12的上部和/或下部也可以形成有掺杂有导电性掺杂剂的包覆层(未图示)。作为一例，包覆层可以利用AlGaN层或InAlGaN层实现。除此之外，AlGaN、AlInGaN等物质也可以用作活性层12，这是显而易见的。
若在发光元件LD的两端施加预定电压以上的电场，则电子-空穴对在活性层12结合，进而发光元件LD将发光。
第二半导体层13可以设置于活性层12上，并且包括与第一半导体层11不同类型的半导体层。作为一例，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN、InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg等的第二导电性掺杂剂的半导体层。
构成第二半导体层13的物质并不局限于此，除此之外的多样的物质也可以构成第二半导体层13。
根据本发明的一实施例，除了上述的第一半导体层11、活性层12及第二半导体层13之外，发光元件LD还可以在各个层的上部和/或下部包括其他的荧光体层、活性层、半导体层和/或电极。
作为一实施例，发光元件LD还可以包括布置于第二半导体层13的一端(作为一例，上部面)侧或第一半导体层11的一端(作为一例，下部面)侧的至少一个电极。
例如，如图1b所示，发光元件LD还可以包括布置于第二半导体层13的一端侧的电极15。电极15可以是欧姆(Ohmic)接触电极，然而并不局限于此。根据实施例，电极15可以是肖特基(schottky)接触电极。并且，电极15可以包括金属或金属氧化物，作为一例，可以单独使用或混合使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或合金等，然而并不局限于此。并且，根据实施例，电极15可以实质上透明或半透明。据此，由发光元件LD生成的光可以透过电极15而向发光元件LD的外部射出。
并且，发光元件LD还可以包括绝缘膜14。但是，根据本发明的一实施例，绝缘膜14也可以被省略，并且也可以设置为仅覆盖第一半导体层11、活性层12及第二半导体层13中的一部分。
例如，绝缘膜14也可以设置于发光元件LD的除了两端部之外的部分，从而使发光元件LD的两端部暴露。
为了便于说明，在图1a及图1b中图示了将绝缘膜14的一部分去除的形状，然而实际上发光元件LD的侧面可以全部被绝缘膜14包围。
绝缘膜14可以设置为包围第一半导体层11、活性层12和/或第二半导体层13的外周面的至少一部分。作为一例，绝缘膜14也可以设置为至少包围活性层12的外周面。并且，在发光元件LD包括电极15的情况下，绝缘膜14也可以设置为包围电极15的外周面的至少一部分。
根据本发明的一实施例，绝缘膜14可以包括透明的绝缘物质。例如，绝缘膜14可以包括选自由SiO2、Si3N4、Al2O3及TiO2构成的组中的一种以上的绝缘物质，然而并不局限于此，可以使用具有绝缘性的多样的材料。
若绝缘膜14设置于发光元件LD，则可以防止活性层12与未图示的第一电极和/或第二电极短路。
并且，通过形成绝缘膜14能够最小化发光元件LD的表面缺陷，从而提高寿命及效率。并且，在多个发光元件LD紧密布置的情况下，绝缘膜14可以防止在发光元件LD之间可能发生的不期望的短路。
上述的发光元件LD可以用作多样的显示装置的发光源。作为一例，发光元件LD可以用作照明装置或自发光显示装置的光源元件。
图2a及图2b是示出根据本发明的一实施例的显示装置的单位发光区域的电路图。
图2a及图2b图示了构成有源型发光显示面板的像素的一例。在本发明的一实施例中，所述单位发光区域可以是设置有一个子像素的像素区域。
参照图2a，子像素SP可以包括一个以上的发光元件LD以及与其连接而驱动发光元件LD的像素驱动电路144。
发光元件LD的第一电极(例如，阳极电极)可以经由像素驱动电路144连接于第一驱动电源VDD，并且发光元件LD的第二电极(例如，阴极电极)可以连接于第二驱动电源VSS。
第一驱动电源VDD及第二驱动电源VSS可以具有彼此不同的电位。作为一例，第二驱动电源VSS可以具有比第一驱动电源VDD的电位低发光元件LD的阈值电压以上的电位。
各个发光元件LD可以以与由像素驱动电路144控制的驱动电流相应的亮度发光。
另外，图2a中公开了子像素SP仅包括一个发光元件LD的实施例，然而本发明并不局限于此。例如，子像素SP可以包括彼此并联连接的多个发光元件LD。
根据本发明的一实施例，像素驱动电路144可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。但是，像素驱动电路144的结构并不局限于图2a所示的实施例。
第一晶体管(驱动晶体管)T1的第一电极可以连接于第一驱动电源VDD，第二电极可以电连接于各个发光元件LD的第一电极。第一晶体管T1的栅极电极可以连接于第一节点N1。如上所述的第一晶体管T1可以对应于第一节点N1的电压而控制供应到发光元件LD的驱动电流的量。
第二晶体管(开关晶体管)T2的第一电极可以连接于数据线DL，第二电极可以连接于第一节点N1。在此，第二晶体管T2的第一电极和第二电极为彼此不同的电极，例如若第一电极为源极电极，则第二电极可以为漏极电极。并且，第二晶体管T2的栅极电极可以连接于扫描线SL。
当从扫描线SL供应能够导通第二晶体管T2的电压(例如，低电压)的扫描信号时，如上所述的第二晶体管T2被导通，进而电连接数据线DL与第一节点N1。此时，通过数据线DL供应相应帧的数据信号，从而所述数据信号被传递至第一节点N1。被传递至第一节点N1的数据信号对存储电容器Cst充电。
存储电容器Cst的一电极连接于第一驱动电源VDD，另一电极连接于第一节点N1。如上所述的存储电容器Cst以与向第一节点N1供应的数据信号对应的电压充电，并且直到供应下一帧的数据信号为止保持充电的电压。
为了便于说明，图2a中图示了结构比较简单的像素驱动电路144，所述像素驱动电路144包括：第二晶体管T2，用于将数据信号传递至子像素SP内部；存储电容器Cst，用于存储所述数据信号；第一晶体管T1，用于向发光元件LD供应与所述数据信号对应的驱动电流。
但是，本发明并不局限于此，像素驱动电路144的结构可以进行多样的变更实施。作为一例，像素驱动电路144还可以追加地包括诸如用于补偿第一晶体管T1的阈值电压的晶体管元件、用于初始化第一节点N1的晶体管元件和/或用于控制发光元件LD的发光时间的晶体管元件等的至少一个晶体管元件，或者诸如用于对第一节点N1的电压进行升压的升压电容器等的其他电路元件，这是显而易见的。
并且，虽然图2a中图示了像素驱动电路144所包含的晶体管(例如，第一晶体管T1及第二晶体管T2)全部为P型的晶体管的情形，但是本发明并不局限于此。即，像素驱动电路144所包含的第一晶体管T1及第二晶体管T2中的至少一个也可以变更为N型的晶体管。
参照图2b，根据本发明的一实施例的第一晶体管T1及第二晶体管T2可以实现为N型的晶体管。除了由于晶体管类型的变更导致的一部分构成要素的连接位置的变更之外，图2b所示的像素驱动电路144的构成或操作与图2a的像素驱动电路144相似。省略对其的详细说明。
图3是示出根据本发明的一实施例的显示装置的平面图。尤其，是使用图1a或图1b所示的发光元件LD作为发光源的显示装置的概略的平面图。
参照图1a、图1b及图3，根据本发明的一实施例的显示装置可以包括基板SUB、设置于基板SUB的一面上的像素PXL、设置于基板SUB上并驱动像素PXL的驱动部以及连接像素PXL与驱动部的布线部(未图示)。
显示装置可以根据驱动发光元件LD的方式分为无源矩阵型显示装置和有源矩阵型显示装置。作为一例，在显示装置实现为有源矩阵型的情况下，各个像素PXL可以包括控制供应给发光元件LD的电流量的驱动晶体管和向所述驱动晶体管传递数据信号的开关晶体管等。
最近，从分辨率、对比度、操作速度方面考虑，针对各个像素PXL进行选择而点亮的有源矩阵型显示装置正成为主流，然而本发明并不局限于此，按像素PXL组执行点亮的无源矩阵型显示装置也可以使用用于驱动发光元件LD的构成要素(作为一例，第一电极及第二电极等)。
基板SUB可以包括显示区域AA及非显示区域NAA。显示区域AA作为提供显示影像的像素PXL的区域，可以被命名为活性区域(Active Area)。在多样的实施例中，各个像素PXL可以包括至少一个发光元件LD。发光元件LD可以是有机发光二极管，或者是具有微米至纳米级范围的尺寸的超小型无机发光二极管，然而本发明并不局限于此。显示装置通过对应于从外部输入的影像数据驱动像素PXL而在显示区域AA显示影像。
非显示区域NAA作为布置于显示区域AA周围的区域，可以被命名为非活性区域(Non-active Area)。在多样的实施例中，非显示区域NAA可以总体地表示基板SUB上除了显示区域AA之外的其余区域。如图3所示，非显示区域NAA可以设置为包围显示区域AA的形态。
非显示区域NAA可以是设置有用于驱动像素PXL的驱动部以及连接像素PXL与驱动部的布线部的一部分的区域。
在本发明的多样的实施例中，非显示区域NAA可以包括虚设区域DA。虚设区域DA可以位于显示区域AA的至少一侧。参照图3，虚设区域DA可以分别位于显示区域AA的左侧和右侧，然而设置虚设区域DA的位置并不局限于此。例如，虚设区域DA可以仅位于显示区域AA的左侧，或者也可以仅位于显示区域AA的右侧。
像素PXL可以设置于基板SUB上的显示区域AA。各个像素PXL作为用于显示影像的单元，可以设置为多个。像素PXL可以包括射出白色光和/或彩色光的发光元件LD。各个像素PXL可以射出红色、绿色及蓝色中的任意一种颜色的光，然而并不局限于此。例如，各个像素PXL也可以射出青色、品红色、黄色及白色中的一种颜色的光。
像素PXL可以设置为多个，进而沿朝第一方向DR1延伸的列和朝与第一方向DR1交叉的第二方向DR2延伸的行排列为矩阵(matrix)形态。然而，像素PXL的排列形态并不受特别限定，可以排列为多样的形态。
驱动部可以通过布线部向各个像素PXL提供信号，从而控制像素PXL的驱动。为了便于说明，图3中省略了布线部。
驱动部可以包括：扫描驱动部SDV，通过扫描线向像素PXL提供扫描信号；发光驱动部(未图示)，通过发光控制线向像素PXL提供发光控制信号；数据驱动部DDV，通过数据线向像素PXL提供数据信号；以及时序控制部(未图示)。时序控制部可以控制扫描驱动部SDV、发光驱动部及数据驱动部DDV。
根据本发明的一实施例的显示装置可以在多样的电子设备中被采用。例如，显示装置可以应用于电视、笔记本电脑、移动电话、智能电话、智能平板电脑(PD)、个人多媒体播放器(PMP)、个人数字助理(PDA)、导航仪、诸如智能手表等的各种可穿戴设备等。
图4是概略地示出放大图3的EA1部分的显示元件层的一实施例的平面图，图5是根据图4的I-I'线的剖视图。
在图4中，图示了第一发光元件LD1及第二发光元件LD2沿第二方向DR2平行地整齐排列的情形，然而第一发光元件LD1及第二发光元件LD2的排列并不局限于此。例如，第一发光元件LD1也可以在第一电极EL1与第二电极EL2之间以相对于第二方向DR2倾斜预定角度的状态整齐排列。并且，第二发光元件LD2也可以在第一虚设电极DEL1与第二虚设电极DEL2之间以相对于第二方向DR2倾斜预定角度的状态整齐排列。
以下，将第一发光元件LD1及第二发光元件LD2总体地称为发光元件LD。
如图4至图5所示，根据本发明的一实施例的显示元件层DPL可以包括设置于基板SUB上的第一堤BNK1及第二堤BNK2、第一电极EL1及第二电极EL2、第一发光元件LD1、第一接触电极CNT1及第二接触电极CNT2、堤图案BNKP、第一虚设电极DEL1、第二虚设电极DEL2、第二发光元件LD2、第一虚设接触电极DCNT1及第二虚设接触电极DCNT2。
基板SUB可以是刚性(Rigid)基板或者柔性(Flexibility)基板。
刚性基板可以包括玻璃基板、石英基板、玻璃陶瓷基板及结晶玻璃基板。
柔性基板可以包括包含高分子有机物的薄膜基板及塑料基板。例如，柔性基板可以包括聚醚砜(PES：polyethersulfone)、聚丙烯酸酯(polyacrylate)、聚醚酰亚胺(PEI：polyetherimide)、聚萘二甲酸乙二醇酯(PEN：polyethylene naphthalate)、聚对苯二甲酸乙二醇酯(PET：polyethylene terephthalate)、聚苯硫醚(PPS：polyphenylene sulfide)、聚芳酯(PAR：polyarylate)、聚酰亚胺(PI：polyimide)、聚碳酸酯(PC：polycarbonate)、三醋酸纤维素(TAC：triacetate cellulose)、醋酸丙酸纤维素(CAP：cellulose acetatepropionate)中的一种。并且，柔性基板也可以包括玻璃纤维增强塑料(FRP：fiber glassreinforced plastic)。
应用于基板SUB的物质可以优选为在显示装置的制造工序时对较高的处理温度具有抵抗力(或耐热性)。在本发明的多样的实施例中，基板SUB可以整体或者至少一部分具有柔性(flexibility)。
显示元件层DPL可以包括设置于基板SUB上的缓冲层。例如，上述的第一堤BNK1及第二堤BNK2、第一电极EL1及第二电极EL2、第一发光元件LD1、第一接触电极CNT1及第二接触电极CNT2、堤图案BNKP、第一虚设电极DEL1、第二虚设电极DEL2、第二发光元件LD2、第一虚设接触电极DCNT1及第二虚设接触电极DCNT2可以设置于缓冲层上。
缓冲层可以防止杂质扩散到第一发光元件LD1及第二发光元件LD2。缓冲层可以设置为单层，但是也可以设置为至少两层的多层。在缓冲层设置为多层的情况下，各个层可以利用相同的材料形成或利用互不相同的材料形成。另外，缓冲层也可以根据基板SUB的材料及工艺条件而省略。
在本发明的多样的实施例中，显示元件层DPL可以包括设置于基板SUB上的第一堤BNK1及第二堤BNK2。
如图4所示，第一堤BNK1及第二堤BNK2可以以沿第一方向DR1延伸且沿第二方向DR2相互隔开的形态设置于基板SUB的显示区域AA上，并且可以划分所述单位发光区域。
在基板SUB上彼此邻近的两个堤BNK1、BNK2可以沿第二方向DR2隔开预定间隔。例如，彼此邻近的两个第一堤BNK1及第二堤BNK2可以在基板SUB上隔开第一发光元件LD1的长度以上。
第一堤BNK1及第二堤BNK2可以包括利用无机材料构成的无机绝缘膜或者利用有机材料构成的有机绝缘膜。根据实施例，第一堤BNK1及第二堤BNK2可以包括单层膜的有机绝缘膜和/或单层膜的无机绝缘膜，然而本发明并不局限于此。根据实施例，第一堤BNK1及第二堤BNK2也可以设置为至少一层有机绝缘膜与至少一层无机绝缘膜层叠的多层膜的形态。但是，第一堤BNK1及第二堤BNK2的材料并不局限于上述的实施例，根据实施例，第一堤BNK1及第二堤BNK2也可以包括导电性物质。
如图5所示，第一堤BNK1及第二堤BNK2可以具有沿第三方向DR3越向上部宽度越窄的梯形的截面，然而并不局限于此。作为另一例，第一堤BNK1及第二堤BNK2可以具有曲面，该曲面具有越向上部宽度越窄的半圆或半椭圆等的截面。在本发明中，第一堤BNK1及第二堤BNK2的形状和/或倾斜度等并不受特别限定，可以对其进行多样的变更。
在基板SUB上，第一电极EL1与第二电极EL2可以沿第一方向DR1延伸且沿第二方向DR2相互隔开而设置。第一发光元件LD1可以与第一电极EL1及第二电极EL2电连接。
参照图4及图5，第一电极EL1可以设置于第一堤BNK1上，第二电极EL2设置于第二堤BNK2上。此时，第一电极EL1可以具有与第一堤BNK1的倾斜度对应的形状，第二电极EL2可以具有与第二堤BNK2的倾斜角对应的形状。例如，第一电极EL1及第二电极EL2各自可以包括与第一堤BNK1及第二堤BNK2对应的凸出部分和与基板SUB对应的平坦部分。
在本发明的多样的实施例中，第一电极EL1和第二电极EL2可以是反射电极。作为反射电极的第一电极EL1及第二电极EL2可以将从第一发光元件LD1射出的光向从基板SUB朝向显示元件层DPL的方向(例如，前面方向)引导。
第一堤BNK1及第二堤BNK2、第一电极EL1及第二电极EL2各自可以将从第一发光元件LD1发出的光向所期望的方向引导，从而起到提高显示装置的光效率的反射部件的功能。即，第一堤BNK1及第二堤BNK2、第一电极EL1及第二电极EL2各自可以使从第一发光元件LD1发出的光向显示装置的前面方向(例如，图像显示方向)行进，从而起到提高所述第一发光元件LD1的出光效率的反射部件的功能。
作为反射电极的第一电极EL1和第二电极EL2可以包括光反射率高的导电物质。作为一例，光反射率高的导电物质可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti及其合金等的金属。
根据实施例，第一电极EL1及第二电极EL2各自可以包括透明的导电性材料。透明的导电性材料可以包括诸如氧化铟锡(ITO：indiumtin oxide)、氧化铟锌(IZO：indiumzincoxide)、氧化锌(ZnO：zinc oxide)、氧化铟锡锌(ITZO：indium tin zinc oxide)等的导电性氧化物、诸如聚(乙撑二氧噻吩)(PEDOT)等的导电性聚合物等。在第一电极EL1及第二电极EL2各自包括透明的导电性材料的情况下，可以追加包括利用用于使从第一发光元件LD1发出的光向显示装置的前面方向(图像显示方向)反射的不透明的金属构成的额外的导电层。但是，第一电极EL1及第二电极EL2各自的材料并不局限于上述的材料。
在本发明的多样的实施例中，在各个像素PXL的像素区域的周围区域可以设置有堤图案BNKP。
堤图案BNKP可以包围各个像素PXL的像素区域所包括的周围区域的至少一侧。堤图案BNKP为定义(或者划分)各个像素PXL和与其邻近的像素PXL中的每一个的发光区域的结构物，作为一例可以是像素定义膜。这样的堤图案BNKP构成为包括至少一种阻光物质和/或反射物质，从而可以防止发生光(或者，光线)在各个像素PXL和与其邻近的像素PXL之间泄露的漏光不良现象。根据实施例，为了进一步提高从各个像素PXL发出的光的效率，在堤图案BNKP上可以形成有反射物质层。根据实施例，堤图案BNKP可以与第一堤BNK1及第二堤BNK2形成于不同的层或者形成于相同的层。
在本发明的多样的实施例中，显示元件层DPL可以包括覆盖第一电极EL1及第二电极EL2、第一虚设电极DEL1及第二虚设电极DEL2的绝缘膜INS。具体而言，在包括第一堤BNK1及第二堤BNK2、堤图案BNKP、第一电极EL1及第二电极EL2、第一虚设电极DEL1及第二虚设电极DEL2的基板SUB的一面上可以设置有绝缘膜INS。第一电极EL1及第二电极EL2、第一虚设电极DEL1及第二虚设电极DEL2被绝缘膜INS覆盖，从而第一电极EL1及第二电极EL2、第一虚设电极DEL1及第二虚设电极DEL2可以不受从外部流入的静电的影响。
绝缘膜INS可以设置为包括有机绝缘膜、无机绝缘膜或者布置于所述无机绝缘膜上的所述有机绝缘膜的形态。在此，无机绝缘膜可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、诸如AlOx等的金属氧化物中的至少一种。有机绝缘膜可以包括能够使光透射的有机绝缘物质。
有机绝缘膜例如可以包括聚丙烯酸酯系树脂(polyacrylates resin)、环氧系树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺系树脂(polyamides resin)、聚酰亚胺系树脂(polyimides resin)、不饱和聚酯系树脂(unsaturated polyesters resin)、聚苯醚系树脂(poly-phenylene ethers resin)、聚苯硫醚系树脂(poly-phenylenesulfides resin)及苯并环丁烯树脂(benzocyclobutene resin)中的至少一种。
在本发明的多样的实施例中，绝缘膜INS可以利用有利于保护第一发光元件LD1及第二发光元件LD2免受各个像素PXL的像素电路层(未图示)的影响的无机绝缘膜构成，但是本发明并不局限于此。根据实施例，绝缘膜INS也可以利用有利于使第一发光元件LD1及第二发光元件LD2的支撑面平坦化的有机绝缘膜构成。
第一发光元件LD1可以在绝缘膜INS上设置于第一电极EL1与第二电极EL2之间。即，第一发光元件LD1可以设置于与第一电极EL1及第二电极EL2不同的层上。
在本发明的一实施例中，“形成和/或设置于相同层上”这一表述可以表示在相同工序中形成，“形成和/或设置于不同层上”这一表述可以表示在不同工序中形成。
在本发明的多样的实施例中，显示元件层DPL可以包括将第一电极EL1与第一发光元件LD1电连接的第一接触电极CNT1以及将第二电极EL2与第一发光元件LD1电连接的第二接触电极CNT2。
如图4及图5所示，第一接触电极CNT1及第二接触电极CNT2与第一发光元件LD1可以设置于绝缘膜INS上。通过贯通绝缘膜INS的接触孔，第一接触电极CNT1可以与第一电极EL1连接，第二接触电极CNT2与第二电极EL2连接。
与图5所示不同，绝缘膜INS可以包括使第一电极EL1的一部分暴露的第一开口部(未图示)和使第二电极EL2的一部分暴露的第二开口部(未图示)。此时，第一接触电极CNT1可以设置于第一开口部而与通过第一开口部暴露的第一电极EL1接触。并且，第二接触电极CNT2可以设置于第二开口部而与通过第二开口部暴露的第二电极EL2接触。
图5中图示了第一接触电极CNT1及第二接触电极CNT2设置于绝缘膜INS上的同一层的情形，然而第一接触电极CNT1及第二接触电极CNT2也可以设置于互不相同的层。在第一接触电极CNT1和第二接触电极CNT2设置于不同的层的情况下，在第一接触电极CNT1与第二接触电极CNT2之间可以设置有额外的绝缘膜。
在第一发光元件LD1的一端部可以设置有第一接触电极CNT1，在另一端部设置有第二接触电极CNT2。据此，第一发光元件LD1可以与第一电极EL1及第二电极EL2电连接。
第一接触电极CNT1及第二接触电极CNT2包括以ITO、IZO及ITZO为代表的多样的透明导电物质中的至少一种，并且可以实现为实质上透明或半透明，以满足预定的透光度。即，第一接触电极CNT1及第二接触电极CNT2可以利用透明的导电物质构成，从而使从各个第一发光元件LD1发出的光能够无损失地透射。
但是，第一接触电极CNT1及第二接触电极CNT2的材料并不局限于上述的实施例，根据实施例，所述第一接触电极CNT1及第二接触电极CNT2也可以利用多样的不透明的导电物质构成。
在本发明的多样的实施例中，上述的第一堤BNK1及第二堤BNK2、第一电极EL1及第二电极EL2、第一发光元件LD1、第一接触电极CNT1及第二接触电极CNT2可以设置于各个像素PXL。
如图4及图5所示，第一虚设电极DEL1和第二虚设电极DEL2可以设置于虚设区域DA上。第一虚设电极DEL1可以沿第一方向DR1延伸，并且可以沿第二方向DR2与第一电极EL1及第二电极EL2隔开。各个第二虚设电极DEL2可以彼此沿第一方向DR1隔开，并且沿第二方向DR2与第一电极EL1及第二电极EL2、第一虚设电极DEL1隔开。
在本发明的多样的实施例中，在各个第二虚设电极DEL2与第一虚设电极DEL1之间可以设置有第二发光元件LD2。具体而言，在各个第二虚设电极DEL2与第一虚设电极DEL1之间可以分别设置有一个第二发光元件LD2。参照图4，第一虚设电极DEL1与第2-1虚设电极DEL2-1之间可以设置有多个第二发光元件LD2中的一个，第一虚设电极DEL1与第2-2虚设电极DEL2-2之间可以设置有多个第二发光元件LD2中的一个。
通过在各个第二虚设电极DEL2与第一虚设电极DEL1之间分别设置一个第二发光元件LD2，如后文所述，能够易于测量各个第二发光元件LD2的接触电阻。
在本发明的多样的实施例中，第一虚设电极DEL1可以具有与第一电极EL1的平面形状对应的平面形状，各个第二虚设电极DEL2具有与第二电极EL2的平面形状对应的平面形状。
在本发明中，对应的形状可以包括实质上形状相同或者其形状相似的情形。
如后文所述，第一虚设电极DEL1、第二虚设电极DEL2可以为了测量各个第二发光元件LD2的接触电阻而设置。即，电连接于第一虚设电极DEL1和第二虚设电极DEL2的第二发光元件LD2可以是在显示装置中不显示影像的发光元件。
通过将第一虚设电极DEL1的形状设置为与第一电极EL1的形状对应，且将第二虚设电极DEL2的形状设置为与第二电极EL2的形状对应，能够将设置于显示区域AA上的第一发光元件LD1和设置于虚设区域DA上的第二发光元件LD2置于相似的环境。据此，通过测量设置于虚设区域DA的第二发光元件LD2的接触电阻，即使不单独测量第一发光元件LD1的接触电阻，也能够实现监视设置于显示区域AA上的第一发光元件LD1的接触电阻等的电环境。
第一虚设电极DEL1和第二虚设电极DEL2各自可以利用与形成上述的第一电极EL1及第二电极EL2的物质相同的物质形成。据此，设置于显示区域AA上的第一发光元件LD1和设置于虚设区域DA上的第二发光元件LD2可以置于相似的环境，并且通过测量第二发光元件LD2的接触电阻能够更准确地监视第一发光元件LD1的接触电阻。
在设置有第一虚设电极DEL1及第二虚设电极DEL2的基板SUB的一面上可以设置有绝缘膜INS，并且在绝缘膜INS上可以设置有第二发光元件LD2、第一虚设接触电极DCNT1及第二虚设接触电极DCNT2。
如图5所示，可以通过贯通绝缘膜INS的接触孔，第一虚设接触电极DCNT1与第一虚设电极DEL1连接，第二虚设接触电极DCNT2与各个第二虚设电极DEL2连接。
如图4及图5所示，第一虚设接触电极DCNT1可以覆盖第一虚设电极DEL1的至少一部分，并且将第一虚设电极DEL1与第二发光元件LD2电连接。并且，第二虚设接触电极DCNT2可以覆盖第二虚设电极DEL2的至少一部分，并且将第二虚设电极DEL2与第二发光元件LD2电连接。
另外，与图5所示不同，绝缘膜INS可以包括使第一虚设电极DEL1的一部分暴露的第三开口部(未图示)和使各个第二虚设电极DEL2的一部分暴露的第四开口部(未图示)。此时，第一虚设接触电极DCNT1可以设置于第三开口部而与通过第三开口部暴露的第一虚设电极DEL1接触。并且，第二虚设接触电极DCNT2可以设置于第四开口部而与通过第四开口部暴露的各个第二虚设电极DEL2接触。
在第二发光元件LD2的一端部可以设置有第一虚设接触电极DCNT1，在另一端部设置有第二虚设接触电极DCNT2。据此，第二发光元件LD2可以电连接于第一虚设电极DEL1和第二虚设电极DEL2。
第一虚设接触电极DCNT1及第二虚设接触电极DCNT2各自可以利用与形成上述的第一接触电极CNT1及第二接触电极CNT2的物质相同的物质形成。据此，设置于显示区域AA上的第一发光元件LD1和设置于虚设区域DA上的第二发光元件LD2可以置于相似的环境，并且通过测量第二发光元件LD2的接触电阻能够更准确地监视第一发光元件LD1的接触电阻。
在本发明的多样的实施例中，显示元件层DPL可以包括在设置有第一堤BNK1及第二堤BNK2、第一电极EL1及第二电极EL2、第一发光元件LD1、第一接触电极CNT1及第二接触电极CNT2、堤图案BNKP、第一虚设电极DEL1、第二虚设电极DEL2、第二发光元件LD2、第一虚设接触电极DCNT1及第二虚设接触电极DCNT2的基板SUB的一面上设置的封装层INC。
封装层INC可以覆盖第一电极EL1及第二电极EL2、第一接触电极CNT1及第二接触电极CNT2、第一发光元件LD1、第一虚设电极DEL1及第二虚设电极DEL2、第一虚设接触电极DCNT1及第二虚设接触电极DCNT2以及第二发光元件LD2使其不暴露于外部，从而防止腐蚀。
封装层INC可以构成为单层或多层，并且可以包括透明绝缘物质而使光透射。所述透明绝缘物质可以包括有机材料或无机材料。例如，封装层INC可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)或氧氮化硅(SiOxNy)等透明绝缘物质。
在一实施例中，为了使从第一发光元件LD1发出而被第一电极EL1及第二电极EL2反射至显示装置的图像显示方向的光的损伤最小化，封装层INC可以利用诸如氧化硅(SiOx)等低折射透明绝缘物质形成。
在一实施例中，封装层INC可以包括多层结构的薄膜封装层。例如，封装层INC可以构成为包括至少两层无机绝缘层和夹设于所述至少两层无机绝缘层之间的至少一层有机绝缘层的多层结构的薄膜封装层。但是，封装层INC的构成物质和/或结构可以进行多样的变更。
在本发明的多样的实施例中，在封装层INC上可以设置有外敷层(未图示)。外敷层可以是防止氧气及水分等渗透到第一发光元件LD1及第二发光元件LD2的包封层。
图6是概略地示出放大图3的EA1部分的显示元件层的另一实施例的平面图，图7是根据图6的II-II'线的剖视图。
在根据本实施例的显示装置中，为了避免重复的说明，以在根据上述的一实施例的显示装置中未提及的构成为主进行说明。在本实施例中未特别说明的部分遵照上述的一实施例，相同的符号表示相同的构成要素，相似的符号表示相似的构成要素。这同样地适用于以下后文所述的实施例。
参照图6及图7，根据本发明的一实施例的显示元件层DPL可以包括设置于基板SUB上的第一堤BNK1及第二堤BNK2、第一电极EL1及第二电极EL2、第一发光元件LD1、第一接触电极CNT1及第二接触电极CNT2、堤图案BNKP、第一虚设电极DEL1、第二虚设电极DEL2、第二发光元件LD2、第一虚设接触电极DCNT1及第二虚设接触电极DCNT2以及绝缘图案INSP。
在本发明的多样的实施例中，第一电极EL1可以包括朝向第二电极EL2凸出的第一凸出部VP1，第二电极EL2包括朝向第一电极EL1凸出的第二凸出部VP2。此时，第一凸出部VP1与第二凸出部VP2可以彼此对向。
如图6所示，由于第一凸出部VP1与第二凸出部VP2彼此对向，因此在向第一电极EL1及第二电极EL2施加后文所述的整齐排列信号的情况下，电场(electric field)集中在第一凸出部VP1与第二凸出部VP2之间，从而第一发光元件LD1能够有效地整齐排列于第一凸出部VP1与第二凸出部VP2之间。据此，第一发光元件LD1可以设置于第一凸出部VP1与第二凸出部VP2之间。
另外，虽然图6未图示，但是第一堤BNK1可以包括朝向第二堤BNK2凸出的第一堤凸出部(未图示)，第二堤BNK2包括朝向第一堤BNK1凸出的第二堤凸出部(未图示)。
此时，在平面上，第一电极EL1的形状可以与第一堤BNK1的形状对应，第二电极EL2的形状与第二堤BNK2的形状对应。即，第一电极EL1可以以使第一凸出部VP1以与第一堤凸出部的平面形状对应的形状重叠的方式设置于第一堤BNK1上。并且，第二电极EL2可以以使第二凸出部VP2以与第二堤凸出部的平面形状对应的形状重叠的方式设置于第二堤BNK2上。
如图6及图7所示，显示元件层DPL可以包括设置于第一发光元件LD1及第二发光元件LD2上的绝缘图案INSP。绝缘图案INSP可以防止设置于第一电极EL1与第二电极EL2之间的第一发光元件LD1以及设置于第一虚设电极DEL1与第二虚设电极DEL2之间的第二发光元件LD2从整齐排列的位置脱离。
绝缘图案INSP可以设置为沿第一方向DR1延伸的形态。绝缘图案INSP可以与发光元件LD的一部分重叠，进而使发光元件LD的一端部和另一端部暴露。绝缘图案INSP可以利用透明的绝缘物质构成，以使得从发光元件LD射出的光没有损失地透射。
绝缘图案INSP可以利用单层膜或多层膜构成，并且可以包括包含至少一种无机材料的无机绝缘膜或者包含至少一种有机材料的有机绝缘膜。绝缘图案INSP能够进一步固定整齐排列于各个像素PXL的发光区域的各个第一发光元件LD1。
在本发明的一实施例中，绝缘图案INSP可以包括有利于保护各个发光元件LD的活性层12免受外部的氧气及水分等的影响的无机绝缘膜。但是，本发明并不局限于此。根据应用发光元件LD的显示装置的设计条件等，绝缘图案INSP可以包括包含有机材料的有机绝缘膜。
另外，虽然附图中未图示，但是若在绝缘图案INSP形成之前沿第三方向DR3在绝缘膜INS与发光元件LD之间存在空余的间隙(或者，空间)，则所述空余的间隙可以在形成所述绝缘图案INSP的过程中被绝缘图案INSP填充。据此，绝缘图案INSP可以构成有利于填充绝缘膜INS与发光元件LD之间的空余的间隙的有机绝缘膜。
在通过绝缘图案INSP暴露的第一发光元件LD1的一端部可以设置有第一接触电极CNT1，在另一端部设置有第二接触电极CNT2。据此，第一发光元件LD1可以与第一电极EL1及第二电极EL2电连接。
并且，第一接触电极CNT1及第二接触电极CNT2还可以设置于绝缘图案INSP上。此时，在绝缘图案INSP上，第一接触电极CNT1与第二接触电极CNT2可以彼此隔开。由于在绝缘图案INSP上设置有第一接触电极CNT1及第二接触电极CNT2，因此使在第一电极EL1与第二电极EL2之间整齐排列的第一发光元件LD1的位置能够更稳定地固定。
在本发明的多样的实施例中，第一虚设电极DEL1可以包括朝向各个第二虚设电极DEL2凸出的第一虚设凸出部DVP1，各个第二虚设电极DEL2可以包括朝向第一虚设电极DEL1凸出的第二虚设凸出部DVP2。如图6所示，第一虚设电极DEL1可以包括朝向第2-1虚设电极DEL2-1、第2-2虚设电极DEL2-2、第2-3虚设电极DEL2-3中的每一个凸出的第一虚设凸出部DVP1。第2-1虚设电极DEL2-1、第2-2虚设电极DEL2-2、第2-3虚设电极DEL2-3中的每一个分别可以包括朝向第一虚设电极DEL1凸出的第二虚设凸出部DVP2。
如图6所示，由于第一虚设凸出部DVP1与第二虚设凸出部DVP2彼此对向，因此在向第一虚设电极DEL1和第二虚设电极DEL2施加后文所述的整齐排列信号的情况下，电场集中在第一虚设凸出部DVP1与第二虚设凸出部DVP2之间，从而第二发光元件LD2能够有效地整齐排列于第一虚设凸出部DVP1与第二虚设凸出部DVP2之间。据此，第二发光元件LD2可以设置于第一虚设凸出部DVP1与第二虚设凸出部DVP2之间。具体而言，在第一虚设凸出部DVP1与第二虚设凸出部DVP2之间可以分别设置有一个第二发光元件LD2。
在本发明的一实施例中，第一虚设凸出部DVP1可以具有与第一凸出部VP1的平面形状对应的平面形状，第二虚设凸出部DVP2可以具有与第二凸出部VP2的平面形状对应的平面形状。
通过将第一虚设凸出部DVP1的平面形状设置为与第一凸出部VP1的平面形状对应，且将第二虚设凸出部DVP2的平面形状设置为与第二凸出部VP2的平面形状对应，能够将设置于显示区域AA上的第一发光元件LD1和设置于虚设区域DA上的第二发光元件LD2置于更加相似的环境。据此，通过测量设置于虚设区域DA的第二发光元件LD2的接触电阻，使得对设置于显示区域AA上的第一发光元件LD1的接触电阻等的电环境进行进一步的定性分析(Qualitative analysis)变得可能。
在通过绝缘图案INSP暴露的第二发光元件LD2的一端部可以设置有第一虚设接触电极DCNT1，在另一端部设置有第二虚设接触电极DCNT2。据此，第二发光元件LD2可以与第一虚设电极DEL1及第二虚设电极DEL2电连接。
图8是概略地示出放大图3的EA1部分的显示元件层的又一实施例的平面图，图9是根据图8的III-III'线的剖视图。
参照图8及图9，根据本发明的一实施例的显示元件层DPL可以包括设置于基板SUB上的第一堤BNK1及第二堤BNK2、第一电极EL1及第二电极EL2、第一发光元件LD1、第一接触电极CNT1及第二接触电极CNT2、堤图案BNKP、第一虚设堤DBNK1及第二虚设堤DBNK2、第一虚设电极DEL1、第二虚设电极DEL2、第二发光元件LD2、第一虚设接触电极DCNT1及第二虚设接触电极DCNT2以及绝缘图案INSP。
如图8所示，第一虚设堤DBNK1及第二虚设堤DBNK2可以以沿第一方向DR1延伸并沿第二方向DR2彼此隔开的形态设置于虚设区域DA上。
在虚设区域DA上彼此邻近的两个第一虚设堤DBNK1及第二虚设堤DBNK2可以沿第二方向DR2彼此隔开预定间隔。例如，彼此邻近的两个第一虚设堤DBNK1及第二虚设堤DBNK2可以在虚设区域DA上隔开第二发光元件LD2的长度以上。
第一虚设堤DBNK1及第二虚设堤DBNK2可以包括利用无机材料构成的无机绝缘膜或者利用有机材料构成的有机绝缘膜。根据实施例，第一虚设堤DBNK1及第二虚设堤DBNK2可以包括单层膜的有机绝缘膜和/或单层膜的无机绝缘膜，然而本发明并不局限于此。根据实施例，第一虚设堤DBNK1及第二虚设堤DBNK2也可以设置为至少一层有机绝缘膜与至少一层无机绝缘膜层叠的多层膜的形态。但是，第一虚设堤DBNK1及第二虚设堤DBNK2的材料并不局限于上述的实施例，根据实施例，第一虚设堤DBNK1及第二虚设堤DBNK2也可以包括导电性物质。
如图9所示，第一虚设堤DBNK1及第二虚设堤DBNK2可以具有沿第三方向DR3越向上部宽度越窄的梯形的截面，然而并不局限于此。作为另一例，第一虚设堤DBNK1及第二虚设堤DBNK2可以具有曲面，该曲面具有越向上部宽度越窄的半圆或半椭圆等的截面。
第一虚设电极DEL1可以设置于第一虚设堤DBNK1上，各个第二虚设电极DEL2设置于第二虚设堤DBNK2上。第一虚设电极DEL1和第二虚设电极DEL2可以是反射电极。作为反射电极的第一虚设电极DEL1及第二虚设电极DEL2可以将从第二发光元件LD2射出的光向从基板SUB朝向显示元件层DPL的方向(例如，前面方向)引导。即，第一虚设堤DBNK1及第二虚设堤DBNK2、第一虚设电极DEL1及第二虚设电极DEL2中的每一个可以起到将从第二发光元件LD2发出的光朝期望的方向引导的反射部件的功能。
第一虚设堤DBNK1及第二虚设堤DBNK2的形状可以设置为对应于第一堤BNK1及第二堤BNK2的形状。据此，从第二发光元件LD2发出的光可以具有与从第一发光元件LD1发出的光相似的出光效率、出光方向。因此，可以观测设置于虚设区域DA上的各个第二发光元件LD2的出光效率、出光方向，从而监视从显示区域AA上的第一发光元件LD1发出的光的光学环境。
另外，虽然图8未图示，第一虚设堤DBNK1可以包括朝向第二虚设堤DBNK2凸出的第一虚设堤凸出部(未图示)，第二虚设堤DBNK2包括朝向第一虚设堤DBNK1凸出的第二虚设堤凸出部(未图示)。
此时，在平面上，第一虚设电极DEL1的形状可以与第一虚设堤DBNK1的形状对应，第二虚设电极DEL2的形状与第二虚设堤DBNK2的形状对应。即，第一虚设电极DEL1可以以使第一虚设凸出部DVP1以与第一虚设堤凸出部的平面形状对应的形状重叠的方式设置于第一虚设堤DBNK1上。并且，各个第二虚设电极DEL2可以以使第二虚设凸出部DVP2以与第二虚设堤凸出部的平面形状对应的形状重叠的方式设置于第二虚设堤DBNK2上。
图10是概略地示出放大图3的EA1部分的显示元件层的又一实施例的平面图。
参照图10，根据本发明的一实施例的显示元件层DPL可以包括设置于基板SUB上的第一堤BNK1及第二堤BNK2、第一电极EL1及第二电极EL2、第一发光元件LD1、第一接触电极CNT1及第二接触电极CNT2、堤图案BNKP、第一虚设电极DEL1、第二虚设电极DEL2、第二发光元件LD2、第一虚设接触电极DCNT1及第二虚设接触电极DCNT2。
另外，虽然图10中未图示，但是显示元件层DPL还可以包括绝缘图案INSP、第一虚设堤DBNK1及第二虚设堤DBNK2。
在本发明的一实施例中，第一虚设凸出部DVP1可以设置为与第一凸出部VP1的平面形状不同的形状，第二虚设凸出部DVP2可以设置为与第二凸出部VP2的平面形状不同的形状。
如图10所示，第一虚设凸出部DVP1的平面形状可以与第一凸出部VP1的平面形状不同，第二虚设凸出部DVP2的平面形状与第二凸出部VP2的平面形状不同。即，第一虚设电极DEL1及第二虚设电极DEL2可以以与第一电极EL1及第二电极EL2不同的多样形状设置于虚设区域DA上。
通过将第一虚设电极DEL1及第二虚设电极DEL2的形状设置为与第一电极EL1及第二电极EL2的形状不同，能够在虚设区域DA上测量根据第一虚设电极DEL1及第二虚设电极DEL2的多样形状的第二发光元件LD2的接触电阻。并且，根据第一虚设电极DEL1及第二虚设电极DEL2的多样形状，可以观测整齐排列于第一虚设电极DEL1与第二虚设电极DEL2之间的第二发光元件LD2的整齐排列度、整齐排列形态等。
据此，能够推导出接触电阻最小化且第二发光元件LD2的整齐排列度优异的第一虚设电极DEL1及第二虚设电极DEL2的形状，基于此可以设计设置于显示区域AA上的第一电极EL1及第二电极EL2的形状。
因此，本发明的一实施例具有如下优点：可通过对设置于虚设区域DA上的第一虚设电极DEL1及第二虚设电极DEL2的形状进行多样的设置，且测量与第一虚设电极DEL1及第二虚设电极DEL2电连接的各个第二发光元件LD2的接触电阻和整齐排列度等，从而对设置在以后制造的显示装置的显示区域AA上的第一电极EL1及第二电极EL2的形状进行设计。
图11至图14是概略地示出放大图3的EA2部分的显示元件层的多样的实施例的平面图。
参照图11至图14，根据本发明的一实施例的显示元件层DPL可以包括设置于虚设区域DA上的第一虚设电极DEL1、第二虚设电极DEL2、第二发光元件LD2、第一虚设接触电极DCNT1及第二虚设接触电极DCNT2。另外，虽然图11至图14中未图示，但是显示元件层DPL还可以包括设置于虚设区域DA上的绝缘图案INSP、第一虚设堤DBNK1及第二虚设堤DBNK2。
如图11至图14所示，虚设区域DA可以包括沿第一方向DR1彼此隔开的子虚设区域SDA1、SDA2。此时，在各个子虚设区域SDA1、SDA2可以设置有第二发光元件LD2。具体而言，在每个子虚设区域SDA1、SDA2可以设置有一个第二发光元件LD2。
第一虚设电极DEL1可以沿第一方向DR1延伸，并且与各个子虚设区域SDA1、SDA2重叠。在每个子虚设区域SDA1、SDA2可以设置有一个第二虚设电极DEL2。因此，在每个子虚设区域SDA1、SDA2可以设置有一个第二发光元件LD2。据此，如后文所述，可以分别测量设置于子虚设区域SDA1、SDA2的第二发光元件LD2的接触电阻。
在本发明的多样的实施例中，设置于子虚设区域SDA1、SDA2中的至少一个的第一虚设凸出部DVP1及第二虚设凸出部DVP2的形状可以与设置于子虚设区域SDA1、SDA2的其余区域的第一虚设凸出部DVP1及第二虚设凸出部DVP2的形状不同。
如图11所示，位于第一子虚设区域SDA1的第一虚设凸出部DVP1可以与位于第二子虚设区域SDA2的第一虚设凸出部DVP1的形状不同。并且，位于第一子虚设区域SDA1的第二虚设凸出部DVP2可以与位于第二子虚设区域SDA2的第二虚设凸出部DVP2的形状不同。
通过将设置于子虚设区域SDA1、SDA2的第一虚设凸出部DVP1及第二虚设凸出部DVP2的形状设定为不同，能够观测根据第一虚设凸出部DVP1及第二虚设凸出部DVP2的形状的第二发光元件LD2的整齐排列度、整齐排列形态等，并且可以测量各个第二发光元件LD2的接触电阻。
此时，为了提高测量值的可靠度，例如可以将图11所示的第一子虚设区域SDA1在虚设区域DA上设置为多个，且将第二子虚设区域SDA2在虚设区域DA上设置为多个。
在本发明的多样的实施例中，设置于子虚设区域SDA1、SDA2中的至少一个的第一虚设凸出部DVP1与第二虚设凸出部DVP2沿第二方向DR2彼此隔开的距离d1可以与设置于子虚设区域SDA1、SDA2的其余区域的第一虚设凸出部DVP1与第二虚设凸出部DVP2沿第二方向DR2彼此隔开的距离d2不同。
如图12所示，设置于第一子虚设区域SDA1的第一虚设凸出部DVP1与第二虚设凸出部DVP2隔开的距离d1可以与设置于第二子虚设区域SDA2的第一虚设凸出部DVP1与第二虚设凸出部DVP2隔开的距离d2不同。
通过将设置于子虚设区域SDA1、SDA2的第一虚设凸出部DVP1与第二虚设凸出部DVP2之间的距离设定为不同，能够观测根据第一虚设凸出部DVP1与第二虚设凸出部DVP2之间的隔开距离的第二发光元件LD2的整齐排列度、整齐排列形态等，并且可以测量各个第二发光元件LD2的接触电阻。
在本发明的多样的实施例中，设置于子虚设区域SDA1、SDA2中的至少一个的第一虚设凸出部DVP1在平面上与第二虚设凸出部DVP2相面对的部分的宽度a1可以与设置于子虚设区域SDA1、SDA2的其余区域的第一虚设凸出部DVP1在平面上与第二虚设凸出部DVP2相面对的部分的宽度a2不同。
如图13所示，设置于第一子虚设区域SDA1的第一虚设凸出部DVP1在平面上与第二虚设凸出部DVP2相面对的部分的宽度a1可以与设置于第二子虚设区域SDA2的第一虚设凸出部DVP1在平面上与第二虚设凸出部DVP2相面对的部分的宽度a2不同。
通过将设置于子虚设区域SDA1、SDA2的第一虚设凸出部DVP1与第二虚设凸出部DVP2重叠的宽度设定为不同，能够观测根据第一虚设凸出部DVP1与第二虚设凸出部DVP2之间重叠的宽度的第二发光元件LD2的整齐排列度、整齐排列形态等，并且可以测量各个第二发光元件LD2的接触电阻。
在本发明的多样的实施例中，第一虚设电极DEL1可以包括沿第一方向DR1彼此隔开的第一子虚设电极SDEL1。如图14所示，在第一子虚设区域SDA1可以设置有第1-1子虚设电极SDEL1-1和第2-1虚设电极DEL2-1，在第二子虚设区域SDA2设置有第1-2子虚设电极SDEL1-2和第2-2虚设电极DEL2-2。在各个第一子虚设电极SDEL1与各个第二虚设电极DEL2之间可以设置有第二发光元件LD2。具体而言，在各个第一子虚设电极SDEL1与各个第二虚设电极DEL2之间可以分别设置有一个第二发光元件LD2。
通过在各个子虚设区域SDA1、SDA2分别设置一个第一子虚设电极SDEL1和第二虚设电极DEL2，能够对设置于子虚设区域SDA1、SDA2的第二发光元件LD2的接触电阻进行更精密的测量。
图15a及图15b是概略地示出放大图3的EA3部分的显示元件层的多样的实施例的平面图，图16是根据图15b的IV-IV'线的剖视图。
参照图15a及图15b，根据本发明的一实施例的显示元件层DPL可以包括设置于虚设区域DA上的第一虚设电极DEL1、第二虚设电极DEL2、第二发光元件LD2、第一虚设接触电极DCNT1及第二虚设接触电极DCNT2。并且，显示元件层DPL可以包括设置于非显示区域NAA上的第一虚设垫DP1及第二虚设垫DP2。另外，虽然图15a及图15b中未图示，但是显示元件层DPL还可以包括设置于虚设区域DA上的绝缘图案INSP、第一虚设堤DBNK1及第二虚设堤DBNK2。
在本发明的多样的实施例中，显示元件层DPL可以包括与第一虚设电极DEL1电连接的第一虚设垫DP1以及与各个第二虚设电极DEL2连接的第二虚设垫DP2。
如图15a所示，第一虚设电极DEL1可以与设置于非显示区域NAA上的第一虚设垫DP1连接。各个第二虚设电极DEL2可以分别与设置于非显示区域NAA上的各个第二虚设垫DP2连接。
第一虚设电极DEL1可以与第一虚设接触电极DCNT1电连接，第一虚设接触电极DCNT1与第二发光元件LD2电连接。各个第二虚设电极DEL2可以与第二虚设接触电极DCNT2电连接，第二虚设接触电极DCNT2与第二发光元件LD2电连接。
第一虚设垫DP1以及第二虚设垫DP2各自可以被施加测试信号。此时，施加于第一虚设垫DP1的第一测试信号和施加于各个第二虚设垫DP2的第二测试信号可以具有互不相同的电压电平。例如，第一测试信号可以具有高于第二测试信号的电压电平。第一虚设垫DP1可以连接于上述的第一驱动电源(参照图2a及图2b的VDD)，各个第二虚设垫DP2连接于上述的第二驱动电源(参照图2a及图2b的VSS)。此时，连接于第一虚设垫DP1的第一驱动电源VDD和连接于各个第二虚设垫DP2的第二驱动电源VSS可以是配备于显示装置的外部的电源。即，在本发明的一实施例中，可以利用设置在显示装置的外部的电源来测量第二发光元件LD2的接触电阻。
在向第一虚设垫DP1及第二虚设垫DP2施加测试信号之后，可以测量从各个第二发光元件LD2输出的信号，进而计算各个第二发光元件LD2的接触电阻。例如，可以利用从各个第二发光元件LD2输出的电流值来计算各个第二发光元件LD2的接触电阻。
参照图15b，第一虚设电极DEL1可以包括多个第一子虚设电极SDEL1，多个第一子虚设电极SDEL1中的每一个可以分别连接于各个第一虚设垫DP1。具体而言，第1-1子虚设电极SDEL1-1可以连接于第1-1虚设垫DP1-1，第1-2子虚设电极SDEL1-2可以连接于第1-2虚设垫DP1-2。并且，第2-1虚设电极DEL2-1可以连接于第2-1虚设垫DP2-1，第2-2虚设电极DEL2-2可以连接于第2-2虚设垫DP2-2。
据此，通过向第一虚设垫DP1及第二虚设垫DP2中的每一个施加测试信号，能够易于测量第二发光元件LD2的接触电阻。
如图15b所示，在第一子虚设电极SDEL1与第二虚设电极DEL2交叉的部分可以设置有桥图案BRP。参照图16，桥图案BRP可以设置于绝缘膜INS上，且通过贯通绝缘膜INS的接触孔，可以将第1-1虚设垫DP1-1与第1-1子虚设电极SDEL1-1电连接。
在本发明的多样的实施例中，第一虚设垫DP1及第二虚设垫DP2可以设置于与虚设区域DA邻近的非显示区域NAA上。通过将第一虚设垫DP1及第二虚设垫DP2布置为与设置有第一虚设电极DEL1和第二虚设电极DEL2的虚设区域DA邻近，从而在测量第二发光元件LD2的接触电阻时可以减小噪声(noise)。据此，能够更准确地测量各个第二发光元件LD2的接触电阻。
图17是示出根据本发明的一实施例的显示装置的剖视图。
如图17所示，显示装置可以包括基板SUB、像素电路层PCL及显示元件层DPL。
像素电路层PCL可以包括缓冲层BFL、第一晶体管T1、第二晶体管T2及驱动电压布线DVL。
所述缓冲层BFL可以设置在基板SUB的一个面上。缓冲层BFL可以防止杂质扩散到第一晶体管T1及第二晶体管T2。缓冲层BFL可以设置为单层，然而也可以设置为至少两层的多层。在缓冲层BFL设置为多层的情况下，各个层可以利用相同的材料形成或者利用互不相同的材料形成。缓冲层BFL也可以根据基板SUB的材料及工艺条件省略。
第一晶体管T1可以是电连接于第一发光元件LD1而驱动第一发光元件LD1的驱动晶体管。第二晶体管T2可以是电连接于第一晶体管T1而对第一晶体管T1进行切换(switching)的开关晶体管。
第一晶体管T1及第二晶体管T2各自可以包括半导体层SCL、栅极电极GE、源极电极SE及漏极电极DE。
半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可以包括接触于对应的源极电极SE的源极区域以及接触于对应的漏极电极DE的漏极区域。所述源极区域和所述漏极区域之间的区域可以是沟道区域。半导体层SCL可以是利用多晶硅、非晶硅、氧化物半导体等构成的半导体图案。所述沟道区域可以是掺杂有杂质的半导体图案。所述杂质可以使用诸如n型杂质、p型杂质、其他金属等的杂质。
栅极电极GE可以将第一栅极绝缘膜GI1置于之间而设置于对应的半导体层SCL上。
第一晶体管T1所包括的源极电极SE和漏极电极DE各自可以通过贯通第二栅极绝缘膜GI2及第一栅极绝缘膜GI1的接触孔连接于对应的半导体层SCL的源极区域和漏极区域。
第二晶体管T2所包括的源极电极SE和漏极电极DE各自可以通过贯通第二栅极绝缘膜GI2及第一栅极绝缘膜GI1的接触孔连接于对应的半导体层SCL的源极区域和漏极区域。
驱动电压布线DVL可以设置于层间绝缘膜ILD上，然而并非限定驱动电压布线DVL的位置。驱动电压布线DVL可以与第二驱动电源(参照图2a及图2b的VSS)连接，并且可以从驱动部向驱动电压布线DVL供应与驱动电压相对应的信号。
像素电路层PCL还可以包括覆盖第一晶体管T1及第二晶体管T2的保护层PSV。保护层PSV可以设置为包括有机绝缘膜、无机绝缘膜或者布置于所述无机绝缘膜上的所述有机绝缘膜的形态。在此，无机绝缘膜可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、诸如AlOx等的金属氧化物中的至少一种。有机绝缘膜可以包括能够使光透射的有机绝缘物质。有机绝缘膜例如可以包括聚丙烯酸酯系树脂(polyacrylates resin)、环氧系树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺系树脂(polyamides resin)、聚酰亚胺系树脂(polyimides resin)、不饱和聚酯系树脂(unsaturated polyesters resin)、聚苯醚系树脂(poly-phenylene ethers resin)、聚苯硫醚系树脂(poly-phenylenesulfides resin)及苯并环丁烯树脂(benzocyclobutene resin)中的至少一种。
并且，以晶体管T1、T2为顶栅(top gate)结构的薄膜晶体管的情形为例进行了说明，然而本发明并不局限于此。根据实施例，晶体管T1、T2也可以是底栅(bottom gate)结构的薄膜晶体管。
参照图17，显示元件层DPL可以包括第一堤BNK1及第二堤BNK2、第一电极EL1及第二电极EL2、第一发光元件LD1、第一接触电极CNT1及第二接触电极CNT2、堤图案BNKP、第一虚设电极DEL1、第2-1虚设电极DEL2-1、第二发光元件LD2、第一虚设接触电极DCNT1及第二虚设接触电极DCNT2、绝缘膜INS、绝缘图案INSP。虽然图17中未图示，但是显示元件层DPL还可以包括设置于虚设区域DA上的第一虚设堤DBNK1及第二虚设堤DBNK2。图17所示的第2-1虚设电极DEL2-1可以是与参照图4及图5说明的第2-1虚设电极DEL2-1相同的构成。
可以在第一堤BNK1上设置有第一电极EL1，在第二堤BNK2上设置有第二电极EL2。此时，第一电极EL1的形状可以与第一堤BNK1的形状对应，第二电极EL2的形状与第二堤BNK2的形状对应。第一电极EL1可以包括朝向第二电极EL2凸出的第一凸出部VP1，第二电极EL2包括朝向第一电极EL1凸出的第二凸出部VP2。
第一电极EL1及第二电极EL2中的一个可以与像素电路层PCL所包括的多个晶体管中的至少一个电连接。
例如，第二电极EL2可以通过贯通保护层PSV及层间绝缘膜ILD的接触孔与第一晶体管T1的漏极电极DE电连接。第一晶体管T1的源极电极SE可以与第一驱动电源(参照图2a及图2b的VDD)电连接。据此，第二电极EL2可以从第一晶体管T1接收信号。
第一电极EL1可以通过贯通保护层PSV的接触孔与驱动电压布线DVL电连接。驱动电压布线DVL可以与第二驱动电源VSS电连接。据此，第一电极EL1可以从驱动电压布线DVL接收信号。
在配备有第一堤BNK1及第二堤BNK2和第一电极EL1及第二电极EL2的保护层PSV的一面上可以设置有绝缘膜INS。第一发光元件LD1可以设置于绝缘膜INS上。
绝缘图案INSP可以设置于第一发光元件LD1上而固定第一发光元件LD1的位置。第一发光元件LD1的一端部和另一端部可以借助绝缘图案INSP而暴露。
第一接触电极CNT1及第二接触电极CNT2可以设置于绝缘膜INS上，并且通过绝缘图案INSP暴露的第一发光元件LD1的一端部与第一接触电极CNT1接触，通过绝缘图案INSP暴露的第一发光元件LD1的另一端部与第二接触电极CNT2接触。并且，通过贯通绝缘膜INS的接触孔，第一接触电极CNT1可以与第一电极EL1连接，第二接触电极CNT2与第二电极EL2连接。
因此，第一发光元件LD1可以通过第一电极EL1和第二电极EL2接收预定电压。若第一发光元件LD1的两端部被施加预定电压以上的电场，则电子-空穴对在第一发光元件LD1的活性层12结合，从而第一发光元件LD1将发光。
并且，由于第一接触电极CNT1与第一电极EL1连接，第二接触电极CNT2与第二电极EL2连接，从而通过减小第一接触电极CNT1及第二接触电极CNT2各自的布线电阻，可以最小化由于信号延迟造成的第一发光元件LD1的驱动不良。
从第一发光元件LD1的两端部发出的光可以被第一电极EL1及第二电极EL2反射，进而引导至以第三方向DR3为基准朝向上侧的方向(例如，前面方向)。
如图17所示，第一虚设电极DEL1和第2-1虚设电极DEL2-1可以设置于与基板SUB的虚设区域DA重叠的保护层PSV上。第二发光元件LD2可以设置于绝缘膜INS上，第二发光元件LD2的一端部连接于第一虚设接触电极DCNT1，另一端部连接于第二虚设接触电极DCNT2。通过贯通绝缘膜INS的接触孔，第一虚设接触电极DCNT1可以连接于第一虚设电极DEL1，第二虚设接触电极DCNT2连接于第2-1虚设电极DEL2-1。
第一虚设电极DEL1及第2-1虚设电极DEL2-1可以设置为不与像素电路层PCL所包括的多个晶体管电连接的状态。即，当显示装置被驱动时第二发光元件LD2不发光，虚设区域DA可相当于非发光区域。
在配备有第一电极EL1及第二电极EL2、第一接触电极CNT1及第二接触电极CNT2、第一发光元件LD1、第一虚设电极DEL1、第2-1虚设电极DEL2-1、第一虚设接触电极DCNT1及第二虚设接触电极DCNT2、第二发光元件LD2的保护层PSV上可以设置有封装层INC。在封装层INC上可以设置有外敷层(未图示)。外敷层可以是防止氧气及水分等渗透到发光元件LD的包封层。
图18a至图18g是依次示出根据本发明的一实施例的显示装置的制造方法的平面图。尤其，图18a至图18g是依次示出包括以与第一电极EL1及第二电极EL2的形状对应的方式设置有第一虚设电极DEL1及第二虚设电极DEL2的显示元件层DPL的显示装置的制造方法的平面图。
参照图18a，基板SUB可以包括显示区域AA以及包围显示区域AA的非显示区域NAA，非显示区域NAA可以包括位于显示区域AA的至少一侧的虚设区域DA。
如图18a所示，在基板SUB的显示区域AA上可以形成沿第一方向DR1延伸并沿第二方向DR2彼此隔开的第一堤BNK1和第二堤BNK2。在与虚设区域DA邻近的显示区域AA上可以形成沿第一方向DR1延伸的堤图案BNKP。另外，在基板SUB的虚设区域DA上可以形成沿第一方向DR1延伸并沿第二方向DR2彼此隔开的第一虚设堤DBNK1和第二虚设堤DBNK2。
如图18b所示，可以在第一堤BNK1上形成第一电极EL1，在第二堤BNK2上形成第二电极EL2。据此，第一电极EL1和第二电极EL2可以在显示区域AA上沿第一方向DR1延伸并沿第二方向DR2彼此隔开。
第一电极EL1可以与连接布线CNL连接，或者与连接布线CNL形成为一体。连接布线CNL可以与上述的驱动电压布线DVL电连接。
在第一虚设堤DBNK1上可以形成第一虚设电极DEL1，在第二虚设堤DBNK2上形成第二虚设电极DEL2。据此，第一虚设电极DEL1和第二虚设电极DEL2可以在虚设区域DA上沿第一方向DR1延伸并沿第二方向DR2彼此隔开。
在本发明的多样的实施例中，在形成第一虚设电极DEL1及第二虚设电极DEL2的步骤中，可以形成与第一虚设电极DEL1电连接的第一虚设垫DP1和与第二虚设电极DEL2电连接的第二虚设垫DP2。
第一虚设垫DP1可以与第一虚设电极DEL1连接，或者与第一虚设电极DEL1形成为一体。并且，第二虚设垫DP2可以与第二虚设电极DEL2连接，或者与第二虚设电极DEL2形成为一体。
如图18b所示，连接布线CNL、第一虚设垫DP1、第二虚设垫DP2可以形成于非显示区域NAA上。尤其，第一虚设垫DP1和第二虚设垫DP2可以形成于与虚设区域DA邻近的非显示区域NAA上。
在本发明的多样的实施例中，在第一电极EL1可以形成朝向第二电极EL2凸出的第一凸出部VP1，在第二电极EL2形成朝向第一电极EL1凸出的第二凸出部VP2。并且，在第一虚设电极DEL1可以形成朝向第二虚设电极DEL2凸出的第一虚设凸出部DVP1，在第二虚设电极DEL2形成朝向第一虚设电极DEL1凸出的第二虚设凸出部DVP2。
第一凸出部VP1与第二凸出部VP2可以形成为彼此对向。由于第一凸出部VP1与第二凸出部VP2彼此对向，因此电场可以集中于第一凸出部VP1与第二凸出部VP2之间。据此，第一发光元件LD1可以有效地整齐排列于第一凸出部VP1与第二凸出部VP2之间。
第一虚设凸出部DVP1与第二虚设凸出部DVP2也可以形成为彼此对向，与上文所述相同，第二发光元件LD2可以有效地整齐排列于第一虚设凸出部DVP1与第二虚设凸出部DVP2之间。
虽然在图18a至图18g中未图示，但是在第一堤BNK1可以形成朝向第二堤BNK2凸出的第一堤凸出部(未图示)，在第二堤BNK2形成朝向第一堤BNK1凸出的第二堤凸出部(未图示)。此时，可以以使第一凸出部VP1以与第一堤凸出部的平面形状对应的形状重叠的方式在第一堤BNK1上形成第一电极EL1。并且，可以以使第二凸出部VP2以与第二堤凸出部的平面形状对应的形状重叠的方式在第二堤BNK1上形成第二电极EL2。
在第一虚设堤DBNK1可以形成朝向第二虚设堤DBNK2凸出的第一虚设堤凸出部(未图示)，在第二虚设堤DBNK2形成朝向第一虚设堤DBNK1凸出的第二虚设堤凸出部(未图示)。此时，可以以使第一虚设凸出部DVP1以与第一虚设堤凸出部的平面形状对应的形状重叠的方式在第一虚设堤DBNK1上形成第一虚设电极DEL1。并且，可以以使第二虚设凸出部DVP2以与第二虚设堤凸出部的平面形状对应的形状重叠的方式在第二虚设堤DBNK2上形成第二虚设电极DEL2。
在形成有第一电极EL1及第二电极EL2和第一虚设电极DEL1及第二虚设电极DEL2的基板SUB上可以形成有绝缘膜INS。绝缘膜INS可以形成为覆盖第一电极EL1及第二电极EL2和第一虚设电极DEL1及第二虚设电极DEL2。
参照图18c，在绝缘膜INS上可以设置发光元件LD。例如，发光元件LD可以通过喷墨印刷方式、狭缝涂覆方式或除此之外的多种方式设置于各个像素PXL的发光区域和虚设区域DA上。作为一例，发光元件LD可以与挥发性溶剂混合而通过喷墨印刷方式或狭缝涂覆方式供应于各个像素PXL的发光区域和虚设区域DA上。
例如，可以在绝缘膜INS上布置喷墨喷嘴，通过喷墨喷嘴将混合有多个发光元件LD的溶剂提供到各个像素PXL的发光区域和虚设区域DA上。在此，溶剂可以是丙酮、水、乙醇及甲苯中的任意一种以上，然而本发明并不局限于此。例如，溶剂可以是墨水或膏体的形态。将发光元件LD设置于各个像素PXL的发光区域和虚设区域DA上的方式并不局限于上述的实施例，设置发光元件LD的方式可以进行多样的变更。上述的各个像素PXL的发光区域是显示区域AA的一区域，作为一例是设置有各个像素PXL的像素区域，可以是通过设置于显示区域AA的发光元件LD射出光的区域，然而本发明并不局限于此。
在发光元件LD设置到各个像素PXL的发光区域和虚设区域DA上之后，溶剂可以去除。
参照图18c及图18d，向第一电极EL1及第二电极EL2施加整齐排列信号，从而可以将第一发光元件LD1整齐排列于第一电极EL1与第二电极EL2之间。
施加于第一电极EL1的第一整齐排列信号与施加于第二电极EL2的第二整齐排列信号可以是具有能够使第一发光元件LD1整齐排列于第一电极EL1与第二电极EL2之间的程度的电压差和/或相位差的信号。例如，第一整齐排列信号与第二整齐排列信号可以具有互不相同的电压电平。并且，第一整齐排列信号与第二整齐排列信号中的至少一部分可以是交流信号，然而本发明并不局限于此。
并且，当整齐排列发光元件LD时，通过控制施加于第一电极EL1和第二电极EL2的整齐排列信号(或者，整齐排列电压)或者形成磁场，能够使得第一发光元件LD1在第一电极EL1与第二电极EL2之间相对偏向地整齐排列。例如，可以以使第一发光元件LD1的一端部朝向第一电极EL1且使另一端部朝向第二电极EL2的方式偏向地整齐排列。与此相反，也可以以使第一发光元件LD1的一端部朝向第二电极EL2且使另一端部朝向第一电极EL1的方式偏向地整齐排列。
并且，向第一虚设电极DEL1及第二虚设电极DEL2施加整齐排列信号，从而可以使第二发光元件LD2整齐排列于第一虚设电极DEL1与第二虚设电极DEL2之间。将第二发光元件LD2整齐排列于第一虚设电极DEL1与第二虚设电极DEL2之间的方法可以与上述的将第一发光元件LD1整齐排列于第一电极EL1与第二电极EL2之间的方法相同。
随着向第一电极EL1及第二电极EL2施加整齐排列信号，第一发光元件LD1可以整齐排列于第一凸出部VP1与第二凸出部VP2之间。并且，随着向第一虚设电极DEL1及第二虚设电极DEL2施加整齐排列信号，第二发光元件LD2可以整齐排列于第一虚设凸出部DVP1与第二虚设凸出部DVP2之间。
在本发明的多样的实施例中，可以通过切割第二虚设电极DEL2而形成沿第一方向DR1彼此隔开的第二子虚设电极SDEL2。此时，绝缘膜INS的一部分区域和第二虚设电极DEL2的一部分区域可以一同被切割。
如图18e所示，可以以使得在各个第二子虚设电极SDEL2与第一虚设电极DEL1之间分别设置有一个第二发光元件LD2的方式切割第二虚设电极DEL2。
具体而言，在切割第二虚设电极DEL2的步骤中，可以以使得在每个第二子虚设电极SDEL2设置有一个第二虚设凸出部DVP2的方式切割第二虚设电极DEL2。据此，在第一虚设凸出部DVP1与第二虚设凸出部DVP2之间可以分别设置有一个第二发光元件LD2。
并且，随着将第二虚设电极DEL2切割为多个第二子虚设电极SDEL2，可以在每个第二子虚设电极SDEL2设置有一个所述第二虚设垫DP2。
参照图18f，在发光元件LD上可以形成绝缘图案INSP。绝缘图案INSP可以以沿第一方向DR1连续的状态设置于发光元件LD上。整齐排列于第一电极EL1与第二电极EL2之间的第一发光元件LD1和整齐排列于第一虚设电极DEL1与第二子虚设电极SDEL2之间的第二发光元件LD2的位置可以借助绝缘图案INSP而被固定。
参照图18g，可以形成电连接第一虚设电极DEL1与第二发光元件LD2的第一虚设接触电极DCNT1以及电连接第二子虚设电极SDEL2与第二发光元件LD2的第二虚设接触电极DCNT2。
第一虚设接触电极DCNT1可以通过贯通绝缘膜INS的接触孔与第一虚设电极DEL1连接，并且接触于通过绝缘图案INSP暴露的第二发光元件LD2的一端部。并且，第二虚设接触电极DCNT2可以通过贯通绝缘膜INS的接触孔与各个第二子虚设电极SDEL2连接，并且接触于通过绝缘图案INSP暴露的第二发光元件LD2的另一端部。据此，第一虚设电极DEL1和第二子虚设电极SDEL2可以与第二发光元件LD2电连接。
可以形成电连接第一电极EL1与第一发光元件LD1的第一接触电极CNT1以及电连接第二电极EL2与第一发光元件LD1的第二接触电极CNT2。
第一接触电极CNT1可以通过贯通绝缘膜INS的接触孔与第一电极EL1连接，并且接触于通过绝缘图案INSP暴露的第一发光元件LD1的一端部。并且，第二接触电极CNT2可以通过贯通绝缘膜INS的接触孔与第二电极EL2连接，并且接触于通过绝缘图案INSP暴露的第一发光元件LD1的另一端部。据此，第一电极EL1和第二电极EL2可以与第一发光元件LD1电连接。
在本发明的多样的实施例中，在测量第二发光元件LD2的接触电阻的步骤中，可以向第一虚设垫DP1及第二虚设垫DP2中的每一个施加测试信号，并且测量从各个第二发光元件LD2输出的信号。
施加于第一虚设垫DP1的第一测试信号与施加于各个第二虚设垫DP2的第二测试信号可以具有互不相同的电压电平。例如，第一测试信号可以具有高于第二测试信号的电压电平。第一虚设垫DP1可以连接于上述的第一驱动电源VDD，各个第二虚设垫DP2连接于上述的第二驱动电源VSS。此时，连接于第一虚设垫DP1的第一驱动电源VDD和连接于各个第二虚设垫DP2的第二驱动电源VSS可以是配备于显示装置的外部的电源。
在向第一虚设垫DP1及第二虚设垫DP2施加测试信号之后，可以测量从各个第二发光元件LD2输出的信号，进而计算各个第二发光元件LD2的接触电阻。例如，可以利用从各个第二发光元件LD2输出的电流值来计算各个第二发光元件LD2的接触电阻。
如上述图4、图6及图8所示，可以在虚设区域DA上形成具有与设置于显示区域AA上的第一电极EL1及第二电极EL2的形状对应的形状的第一虚设电极DEL1和第二子虚设电极SDEL2。之后，通过测量与虚设区域DA上的第一虚设电极DEL1及第二子虚设电极SDEL2电连接的各个第二发光元件LD2的接触电阻，即使不单独测量第一发光元件LD1的接触电阻也能够监视设置于显示区域AA上的第一发光元件LD1的接触电阻。
如上述图10、图11所示，可以在虚设区域DA上形成具有与设置于显示区域AA上的第一电极EL1及第二电极EL2的形状不同的形状的第一虚设电极DEL1和第二子虚设电极SDEL2。之后，通过测量与虚设区域DA上的第一虚设电极DEL1及第二子虚设电极SDEL2电连接的各个第二发光元件LD2的接触电阻，能够测量根据第一虚设电极DEL1及第二子虚设电极SDEL2的形状的各个第二发光元件LD2的接触电阻。
如上述图12所示，通过多样地设定设置于子虚设区域SDA1、SDA2的第一虚设凸出部DVP1与第二虚设凸出部DVP2隔开的距离，能够测量根据第一虚设凸出部DVP1与第二虚设凸出部DVP2隔开的距离的各个第二发光元件LD2的接触电阻。
如上述图13所示，通过多样地设定设置于子虚设区域SDA1、SDA2的第一虚设凸出部DVP1与第二虚设凸出部DVP2重叠的宽度，能够测量根据第一虚设凸出部DVP1与第二虚设凸出部DVP2重叠的宽度的各个第二发光元件LD2的接触电阻。
因此，根据本发明的一实施例，通过测量设置于虚设区域DA的各个第二发光元件LD2的接触电阻，能够监视设置于显示区域AA上的第一发光元件LD1的电环境，或者易于观测根据第一虚设电极DEL1与第二虚设电极DEL2的形状的第二发光元件LD2的接触电阻的变化。
以上的详细说明仅为对本发明进行举例并说明。并且，上述的内容仅为表示并说明本发明的优选实施形态，如上文所述，本发明可以在多样的其他组合、变更及环境下使用，并且能够在本说明书中公开的本发明的概念的范围、与记载的公开内容等同的范围和/或本领域技术人员的技术或知识范围内进行变更或修改。因此，以上的发明的详细说明并非旨在将本发明限定于公开的实施状态。并且，权利要求范围应该解释为也包括其他实施形态。

Claims (20)

1.一种显示装置，包括：
基板，包括显示区域和包围所述显示区域的非显示区域；以及
显示元件层，设置于所述基板上，
其中，所述显示元件层包括：
第一电极和第二电极，分别沿第一方向延伸，并且沿与所述第一方向不同的第二方向彼此隔开；
第一发光元件，电连接于所述第一电极及所述第二电极；
第一虚设电极，沿所述第一方向延伸，并且与所述第一电极及第二电极隔开；
第二虚设电极，沿所述第一方向彼此隔开，并且与所述第一电极、所述第二电极及所述第一虚设电极隔开；以及
第二发光元件，电连接于所述第一虚设电极和所述第二虚设电极，
其中，所述非显示区域包括位于所述显示区域的至少一侧的虚设区域，
所述第一电极及第二电极和所述第一发光元件设置于所述显示区域上，
所述第一虚设电极、第二虚设电极及所述第二发光元件设置于所述虚设区域上。
2.根据权利要求1所述的显示装置，其中，
所述第一电极包括朝向所述第二电极凸出的第一凸出部，
所述第二电极包括朝向所述第一电极凸出的第二凸出部，
所述第一发光元件设置于所述第一凸出部与所述第二凸出部之间。
3.根据权利要求1所述的显示装置，其中，
在各个所述第二虚设电极与所述第一虚设电极之间设置有所述第二发光元件。
4.根据权利要求2所述的显示装置，其中，
所述第一虚设电极包括朝向各个所述第二虚设电极凸出的第一虚设凸出部，
各个所述第二虚设电极包括朝向所述第一虚设电极凸出的第二虚设凸出部。
5.根据权利要求4所述的显示装置，其中，
所述第一虚设凸出部具有与所述第一凸出部的平面形状对应的平面形状，
所述第二虚设凸出部具有与所述第二凸出部的平面形状对应的平面形状。
6.根据权利要求4所述的显示装置，其中，
所述第一虚设凸出部的平面形状与所述第一凸出部的平面形状不同，
所述第二虚设凸出部的平面形状与所述第二凸出部的平面形状不同。
7.根据权利要求4所述的显示装置，其中，
在所述第一虚设凸出部与所述第二虚设凸出部之间设置有所述第二发光元件。
8.根据权利要求4所述的显示装置，其中，
所述虚设区域包括沿所述第一方向彼此隔开的子虚设区域，
在各个所述子虚设区域设置有所述第二发光元件。
9.根据权利要求8所述的显示装置，其中，
设置于所述子虚设区域中的至少一个的所述第一虚设凸出部及第二虚设凸出部的形状与设置于所述子虚设区域中的其余区域的所述第一虚设凸出部及第二虚设凸出部的形状不同。
10.根据权利要求8所述的显示装置，其中，
设置于所述子虚设区域中的至少一个的所述第一虚设凸出部与所述第二虚设凸出部沿所述第二方向彼此隔开的距离与设置于所述子虚设区域中的其余区域的所述第一虚设凸出部与第二虚设凸出部的沿所述第二方向彼此隔开的距离不同。
11.根据权利要求8所述的显示装置，其中，
设置于所述子虚设区域中的至少一个的所述第一虚设凸出部在平面上与所述第二虚设凸出部相面对的部分的宽度与设置于所述子虚设区域中的其余区域的所述第一虚设凸出部在平面上与所述第二虚设凸出部相面对的部分的宽度不同。
12.根据权利要求1所述的显示装置，其中，
所述第一虚设电极包括沿所述第一方向彼此隔开的第一子虚设电极，
在各个所述第一子虚设电极与各个所述第二虚设电极之间设置有所述第二发光元件。
13.根据权利要求1所述的显示装置，其中，
所述显示元件层还包括：
第一虚设垫，与所述第一虚设电极电连接；
第二虚设垫，与各个所述第二虚设电极电连接。
14.根据权利要求1所述的显示装置，其中，
所述显示元件层还包括：
第一虚设接触电极，覆盖所述第一虚设电极的至少一部分，并且将所述第一虚设电极与所述第二发光元件电连接；以及
第二虚设接触电极，覆盖所述第二虚设电极的至少一部分，并且将所述第二虚设电极与所述第二发光元件电连接。
15.一种显示装置的制造方法，包括如下步骤：
在基板上形成沿第一方向延伸并沿与所述第一方向不同的第二方向彼此隔开的第一电极、第二电极、第一虚设电极及第二虚设电极；
在包括所述第一电极及第二电极和所述第一虚设电极及第二虚设电极的所述基板上设置发光元件；
向所述第一电极及第二电极施加整齐排列信号，进而将第一发光元件整齐排列于所述第一电极与所述第二电极之间，向所述第一虚设电极及第二虚设电极施加整齐排列信号，进而将第二发光元件整齐排列于所述第一虚设电极与所述第二虚设电极之间；
通过切割所述第二虚设电极而形成沿所述第一方向彼此隔开的第二子虚设电极；
形成电连接所述第一虚设电极与所述第二发光元件的第一虚设接触电极以及电连接所述第二子虚设电极与所述第二发光元件的第二虚设接触电极；以及
测量所述第二发光元件的接触电阻，
其中，所述基板包括显示区域和包围所述显示区域的非显示区域，
所述非显示区域包括位于所述显示区域的至少一侧的虚设区域，
所述第一电极及第二电极和所述第一发光元件设置于所述显示区域上，
所述第一虚设电极、第二虚设电极及所述第二发光元件设置于所述虚设区域上。
16.根据权利要求15所述的显示装置的制造方法，其中，
在各个所述第二子虚设电极与所述第一虚设电极之间设置所述第二发光元件。
17.根据权利要求15所述的显示装置的制造方法，其中，
在形成所述第一虚设电极及第二虚设电极的步骤中，
在所述第一虚设电极形成朝向所述第二虚设电极凸出的第一虚设凸出部，
在所述第二虚设电极形成朝向所述第一虚设电极凸出的第二虚设凸出部。
18.根据权利要求17所述的显示装置的制造方法，其中，
在切割所述第二虚设电极的步骤中，
以使得在各个所述第二子虚设电极分别设置有一个所述第二虚设凸出部的方式切割所述第二虚设电极，
从而在所述第一虚设凸出部与所述第二虚设凸出部之间设置所述第二发光元件。
19.根据权利要求15所述的显示装置的制造方法，其中，
在形成所述第一虚设电极及第二虚设电极的步骤中，形成与所述第一虚设电极电连接的第一虚设垫和与所述第二虚设电极电连接的第二虚设垫，
在切割所述第二虚设电极的步骤中，以使得在各个所述第二子虚设电极分别设置有一个所述第二虚设垫的方式切割所述第二虚设电极。
20.根据权利要求19所述的显示装置的制造方法，其中，
在测量所述第二发光元件的接触电阻的步骤中，
向所述第一虚设垫及所述第二虚设垫中的每一个施加测试信号，并测量从所述第二发光元件输出的信号。
CN202010862414.0A 2019-12-16 2020-08-25 显示装置及显示装置的制造方法 Pending CN112992959A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190168203A KR20210077097A (ko) 2019-12-16 2019-12-16 표시 장치 및 표시 장치의 제조 방법
KR10-2019-0168203 2019-12-16

Publications (1)

Publication Number Publication Date
CN112992959A true CN112992959A (zh) 2021-06-18

Family

ID=76317257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010862414.0A Pending CN112992959A (zh) 2019-12-16 2020-08-25 显示装置及显示装置的制造方法

Country Status (3)

Country Link
US (1) US11450268B2 (zh)
KR (1) KR20210077097A (zh)
CN (1) CN112992959A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817633B (zh) * 2022-04-01 2023-10-01 友達光電股份有限公司 顯示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230121196A (ko) * 2022-02-09 2023-08-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102407848B1 (ko) 2017-09-11 2022-06-13 삼성디스플레이 주식회사 퀀텀-나노 발광 다이오드 픽셀 및 퀀텀-나노 발광 다이오드 디스플레이 장치
KR102577233B1 (ko) * 2017-12-28 2023-09-08 엘지디스플레이 주식회사 전계발광 표시 장치
EP4024465A4 (en) * 2019-08-27 2022-09-21 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD FOR PRODUCTION THEREOF, AND DISPLAY DEVICE
JP7370806B2 (ja) * 2019-10-17 2023-10-30 キヤノン株式会社 発光デバイス、表示装置、光電変換装置、電子機器、照明装置および移動体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817633B (zh) * 2022-04-01 2023-10-01 友達光電股份有限公司 顯示面板

Also Published As

Publication number Publication date
US20210183826A1 (en) 2021-06-17
KR20210077097A (ko) 2021-06-25
US11450268B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
US11811012B2 (en) Light-emitting device, display device having same, and method for manufacturing same
CN110676245A (zh) 显示装置
CN112913021A (zh) 显示设备
EP3968383A1 (en) Pixel and display device comprising same
US11476397B2 (en) Display device and manufacturing method thereof
CN112992959A (zh) 显示装置及显示装置的制造方法
KR20210059107A (ko) 표시 장치
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
KR20230020627A (ko) 표시 장치
CN114914263A (zh) 显示设备
KR20210075292A (ko) 표시 장치 및 그의 제조 방법
US11417636B2 (en) Display device and manufacturing method thereof
US20230070620A1 (en) Display device
US20220199707A1 (en) Display device
US20230187427A1 (en) Display device and method of manufacturing the same
KR20210084789A (ko) 표시 장치
KR20220054508A (ko) 표시 장치 및 그의 제조 방법
CN116581140A (zh) 显示装置
CN117810242A (zh) 显示装置
KR20210132786A (ko) 화소 및 이를 구비한 표시 장치
KR20220154315A (ko) 표시 장치 및 그의 제조 방법
KR20210075291A (ko) 표시 장치 및 그의 제조 방법
KR20220063871A (ko) 표시 장치
KR20230129112A (ko) 표시 장치
KR20220040576A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination