CN110676245A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110676245A
CN110676245A CN201910284218.7A CN201910284218A CN110676245A CN 110676245 A CN110676245 A CN 110676245A CN 201910284218 A CN201910284218 A CN 201910284218A CN 110676245 A CN110676245 A CN 110676245A
Authority
CN
China
Prior art keywords
terminal
inspection
disposed
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910284218.7A
Other languages
English (en)
Inventor
李元世
郭源奎
成承祐
印闰京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110676245A publication Critical patent/CN110676245A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Theoretical Computer Science (AREA)

Abstract

提供了一种显示装置，所述显示装置包括：基底，包括显示区域和外围区域；检查端子，位于外围区域中，并且被构造为将检查信号传输到显示区域；检查布线，将显示区域连接到检查端子；半导体电阻器，连接到检查端子和检查布线中的每者；绝缘膜；以及平坦化层，包括端子开口。平坦化层覆盖检查端子的至少一个端部，并且端子开口使检查端子的一部分暴露。半导体电阻器位于检查端子之下，绝缘膜位于半导体电阻器与检查端子之间，并且半导体电阻器通过限定在绝缘膜中的第一接触孔与检查端子接触。半导体电阻器的一部分与端子开口叠置。

Description

显示装置
本申请要求于2018年7月2日在韩国知识产权局提交的第10-2018-0076703号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
示例性实施例涉及一种显示装置，更具体地，涉及一种具有检查端子的显示装置。
背景技术
显示装置通常包括被划分成显示区域和设置在显示区域外部的外围区域的基底。显示区域包括彼此绝缘的扫描线和数据线。连接到扫描线和数据线的多个像素设置在显示区域中。每个像素包括薄膜晶体管和电连接到薄膜晶体管的像素电极，显示区域包括对像素公共地设置的对电极。外围区域可以包括用于将电信号传输到显示区域的各种布线以及扫描驱动器、数据驱动器和控制器。
发明内容
示例性实施例包括具有用于在制造期间检查缺陷的检查端子的显示装置。然而，本公开的范围不限于此。
在示例性实施例中，显示装置包括基底，基底包括显示区域和外围区域。显示区域包括显示图像的多个像素。外围区域设置在显示区域外部。显示装置还包括：检查端子，设置在外围区域中，并且被构造为将检查信号传输到显示区域；检查布线，将显示区域连接到检查端子；半导体电阻器，连接到检查端子和检查布线中的每者；绝缘膜；以及平坦化层，包括端子开口。平坦化层覆盖检查端子的至少一个端部，并且端子开口使检查端子的一部分暴露。半导体电阻器设置在检查端子之下，绝缘膜设置在半导体电阻器与检查端子之间，并且半导体电阻器通过限定在绝缘膜中的第一接触孔与检查端子接触。半导体电阻器的一部分与端子开口叠置。
在示例性实施例中，显示装置包括：基底，包括显示区域和设置在显示区域外部的外围区域；以及像素，包括薄膜晶体管和显示元件。薄膜晶体管设置在显示区域中并包括半导体层、栅电极、源电极和漏电极，并且显示元件连接到薄膜晶体管。显示装置还包括：驱动端子单元，设置在外围区域中，并且包括被构造为控制驱动信号向像素的传输的控制器；检查端子，设置在外围区域中，并且被构造为将检查信号传输到像素；绝缘膜；以及半导体电阻器，设置在检查端子之下。绝缘膜设置在半导体电阻器与检查端子之间，并且半导体电阻器通过限定在绝缘膜中的第一接触孔与检查端子接触。显示装置还包括平坦化层，平坦化层包括端子开口。平坦化层覆盖检查端子的至少一个端部，并且端子开口使检查端子的一部分暴露。半导体电阻器的一部分与端子开口叠置。
在示例性实施例中，显示装置包括基底，基底包括显示区域和外围区域，其中，显示区域包括显示图像的多个像素，并且外围区域设置在显示区域外部。显示装置还包括：检查端子，设置在外围区域中，并且被构造为将检查信号传输到显示区域；检查布线，将显示区域连接到检查端子；半导体电阻器，连接到检查端子和检查布线中的每者；以及平坦化层，包括端子开口。半导体电阻器设置在检查端子之下，并且通过接触孔与检查端子接触，半导体电阻器的一部分和接触孔设置在端子开口的边界内。
附图说明
通过参照附图对本公开的示例性实施例进行详细描述，本公开的上述和其它方面将变得更加清楚。
图1是根据示例性实施例的显示装置的平面图。
图2A和图2B是根据示例性实施例的显示装置中的像素的等效电路图。
图3是根据示例性实施例的图1的部分A的放大图。
图4是根据对比示例的检查端子单元的视图。
图5A和图5B示出了根据示例性实施例的半导体电阻器的电阻、宽度和阈值电压之间的关系。
图6是根据示例性实施例的沿着图1的线I-I'和图3的线II-II'截取的剖视图。
图7是根据示例性实施例的沿着图3的线III-III'截取的剖视图。
图8是根据示例性实施例的显示装置的一部分的剖视图。
图9是根据示例性实施例的显示装置的一部分的剖视图。
图10是根据示例性实施例的显示装置的一部分的剖视图。
图11是根据示例性实施例的显示装置的一部分的剖视图。
图12是根据示例性实施例的显示装置的一部分的剖视图。
图13是根据示例性实施例的显示装置的一部分的剖视图。
具体实施方式
在下文中，将参照附图更充分地描述本公开的示例性实施例。在整个附图中，同样的附图标记可以表示同样的元件。
将理解的是，这里使用术语“第一”、“第二”等来将一个元件与另一元件区分开，并且元件不受这些术语限制。因此，示例性实施例中的“第一”元件可以在另一示例性实施例中被描述为“第二”元件。
将理解的是，当诸如膜、区域、层或元件的组件被称作“在”另一组件“上”、“连接到”、“结合到”另一组件或“与”另一组件“相邻”时，该组件可以直接在所述另一组件上、直接连接到、直接结合到所述另一组件或与所述另一组件直接相邻，或者可以存在中间组件。例如，当层、区域或组件电连接到另一部分时，该层、区域或组件可以直接电连接到所述部分，或者可以通过另一层、另一区域或另一组件间接连接到所述部分。还将理解的是，当组件被称作“在”两个组件“之间”时，该组件可以是所述两个组件之间的唯一组件，或者也可以存在一个或更多个中间组件。还将理解的是，当组件被称作“覆盖”另一组件时，该组件可以是覆盖所述另一组件的唯一组件，或者一个或更多个中间组件也可以覆盖所述另一组件。
显示装置可以用于显示图像、文本等，并且可以分类为液晶显示器、电泳显示器、有机发光显示器、无机发光显示器、场发射显示器、表面传导电子发射显示器、等离子体显示器和阴极射线显示器。
在下文中，将有机发光显示器作为根据示例性实施例的显示装置进行描述。然而，将理解的是，根据示例性实施例的显示装置不限于此，并且可以使用各种类型的显示装置。
图1是根据示例性实施例的显示装置的平面图。
参照图1，显示装置的基底110被划分为显示区域DA和在显示区域DA周围的外围区域PA。显示区域DA包括显示图像的多个像素PX。多个像素PX可以连接到多条扫描线、与扫描线交叉的多条数据线以及多条驱动电压线PL。
每个像素PX发射例如红色、绿色、蓝色或白色的光，并且可以包括例如有机发光器件。每个像素PX还可以包括诸如薄膜晶体管(TFT)、存储电容器等的元件。显示区域DA通过从像素PX发射的光提供预定的图像。如这里使用的，术语像素PX指发射如上描述的红色、绿色、蓝色和白色中的任何一种颜色的光的子像素。
外围区域PA是不设置像素PX并且不提供图像的区域。外围区域PA可以包括施加有不同的电源电压的第一电源电压线10和第二电源电压线20。第一扫描驱动器30、第二扫描驱动器40、驱动端子单元50和检查端子单元60可以设置在外围区域PA中。
第一电源电压线10可以被设置为使得第一电源电压线10在外围区域PA中与显示区域DA的下端部对应。例如，如图1中所示，在示例性实施例中，第一电源电压线10可以在外围区域PA中设置在显示区域DA的下端部之下。多条驱动电压线PL将驱动电压传输到多个像素PX，多条驱动电压线PL设置在显示区域DA中并且可以连接到第一电源电压线10。第一电源电压线10可以连接到驱动端子单元50的第一端子52。
第二电源电压线20可以被设置为使得第二电源电压线20在外围区域PA中部分地围绕显示区域DA。在示例性实施例中，第二电源电压线20可以沿着显示区域DA的除了与第一电源电压线10相邻的一侧(例如，图1中的底侧)之外的全部侧完全延伸。然而，本公开不限于此。第二电源电压线20可以被设置为使得第二电源电压线20与显示区域DA的一侧或两侧对应，并且可以进行各种修改。第二电源电压线20可以连接到驱动端子单元50的第二端子54。
第一扫描驱动器30和第二扫描驱动器40可以设置在外围区域PA中，并且显示区域DA设置在第一扫描驱动器30与第二扫描驱动器40之间。例如，第一扫描驱动器30可以设置在显示区域DA的左侧上，第二扫描驱动器40可以设置在显示区域DA的右侧上。然而，本公开不限于此。由第一扫描驱动器30产生的扫描信号可以通过第一扫描线提供到一些像素PX，由第二扫描驱动器40产生的扫描信号可以通过第二扫描线提供到一些像素PX。
在示例性实施例中，第一扫描驱动器30和第二扫描驱动器40设置在显示区域DA的两侧上，并且可以执行双扫描。例如，第一扫描驱动器30可以产生扫描信号，并且将扫描信号传输到包括在显示区域DA中的一些像素PX，第二扫描驱动器40可以产生扫描信号，并且将扫描信号传输到包括在显示区域DA中的剩余的像素PX。第一扫描驱动器30和第二扫描驱动器40可以通过同步时钟信号同步。
尽管图1示出了扫描驱动器30和40设置在显示区域DA的两侧上，但是本公开不限于此。例如，扫描驱动器30和40可以设置在显示区域DA的仅一侧上，或者可以设置在印刷电路板上而不是设置在外围区域PA中，并且可以进行各种修改。
驱动端子单元50设置在外围区域PA中，并且包括多个端子51、52、53和54。驱动端子单元50可以被暴露而不被绝缘层覆盖，并且可以电连接到诸如柔性印刷电路板或驱动器IC芯片的控制器。控制器将从外部传输的多个图像信号改变为多个图像数据信号，并且通过端子51将已改变的图像信号传输到显示区域DA。此外，控制器可以接收垂直同步信号、水平同步信号和时钟信号，控制器可以使用这些信号以产生用于控制第一扫描驱动器30和第二扫描驱动器40的驱动的控制信号，并且可以通过端子53将控制信号传输到第一扫描驱动器30和第二扫描驱动器40中的每个。控制器可以分别通过第一端子52和第二端子54将不同的电压传输到第一电源电压线10和第二电源电压线20。驱动端子单元50可以连接到驱动布线90以将电压和各种信号传输到显示区域DA。在示例性实施例中，驱动端子单元50可以包括控制器而非电连接到控制器，控制器可以控制驱动信号向像素PX的传输。
第一电源电压线10可以将第一电源电压ELVDD提供到每个像素PX，第二电源电压线20可以将第二电源电压ELVSS提供到每个像素PX。例如，第一电源电压ELVDD可以通过连接到第一电源电压线10的驱动电压线PL提供到每个像素PX。第二电源电压ELVSS可以在外围区域PA中连接到设置在每个像素PX中的有机发光器件的阴极。
检查端子单元60包括多个检查端子61，并且可以在外围区域PA中设置在驱动端子单元50的一侧或两侧上。在诸如柔性印刷电路板或驱动器IC芯片的控制器安装在基底110上之前，检查端子单元60将用于检查显示区域DA的每个像素PX的各种检查信号传输到每个像素PX。尽管图1示出了检查端子单元60设置在驱动端子单元50的两侧上，但是本公开不限于此。例如，检查端子单元60和驱动端子单元50的位置、尺寸和布置关系不限于图1中示出的位置、尺寸和布置关系，并且可以进行各种修改。
检查端子单元60的每个检查端子61可以连接到检查布线80。检查布线80连接到驱动布线90，并且可以将检查信号传输到显示区域DA。例如，检查布线80可以从驱动布线90分支。在传输从驱动端子单元50提供的信号之前，驱动布线90可以将从检查端子单元60提供的检查信号传输到显示区域DA。然而，本公开不限于此。检查布线80可以直接连接到显示区域DA而与驱动布线90分开，并且可以进行各种修改。
检查端子单元60的每个检查端子61可以包括用于防止因静电放电(ESD)而导致的损坏的静电放电保护器件。ESD指当分开的物体彼此接触时，由于物体之间的大电压差而瞬间流过大电流的现象。为了防止这种ESD，检查垫(inspection pad，或称为“检查焊盘”)单元可以包括作为放电保护器件的半导体电阻器，该半导体电阻器包括例如多晶硅或氧化物半导体的半导体材料。下面将描述根据示例性实施例的检查端子61的更详细的描述。
图2A和图2B是根据示例性实施例的显示装置中的像素的等效电路图。例如，图2A和图2B中示出的像素PX可以是显示装置中的任何像素PX。
参照图2A，每个像素PX包括连接到扫描线SL和数据线DL的像素电路PC以及连接到像素电路PC的有机发光器件OLED。这里有机发光器件OLED也可以被称作显示元件。
像素电路PC包括驱动薄膜晶体管(TFT)T1、开关TFT T2和存储电容器Cst。开关TFTT2连接到扫描线SL和数据线DL，并且根据扫描信号Sn将通过数据线DL输入的数据信号Dm提供到驱动TFT T1。
存储电容器Cst连接到开关TFT T2和驱动电压线PL，并且存储与从开关TFT T2提供的电压与提供到驱动电压线PL的第一电源电压ELVDD(或驱动电压)之间的差对应的电压。
驱动TFT T1连接到驱动电压线PL和存储电容器Cst，并且可以对应于存储在存储电容器Cst中的电压值来控制从驱动电压线PL流到有机发光器件OLED的驱动电流。有机发光器件OLED可以通过驱动电流发射具有预定亮度的光。
尽管图2A示出了像素电路PC包括两个TFT和一个存储电容器Cst的情况，但本公开不限于此。
参照图2B，像素电路PC可以包括驱动TFT T1和开关TFT T2、补偿TFT T3、第一初始化TFT T4、第一发射控制TFT T5、第二发射控制TFT T6以及第二初始化TFT T7。
尽管图2B示出了针对每个像素PX设置信号线SLn、SLn-1、EL和DL、初始化电压线VL以及驱动电压线PL的情况，但本公开不限于此。例如，在示例性实施例中，信号线SLn、SLn-1、EL和DL中的至少一条以及/或者初始化电压线VL可以被相邻的像素共用。
驱动TFT T1的漏电极可以经由第二发射控制TFT T6电连接到有机发光器件OLED。驱动TFT T1根据开关TFT T2的开关操作接收数据信号Dm，并且将驱动电流提供到有机发光器件OLED。
开关TFT T2的栅电极连接到扫描线SLn，开关TFT T2的源电极连接到数据线DL。开关TFT T2的漏电极可以连接到驱动TFT T1的源电极，并且还可以经由第一发射控制TFT T5连接到驱动电压线PL。
开关TFT T2响应于通过扫描线SLn接收的扫描信号Sn而导通，并且执行用于将传输到数据线DL的数据信号Dm传输到驱动TFT T1的源电极的开关操作。
补偿TFT T3的栅电极可以连接到扫描线SLn。补偿TFT T3的源电极可以连接到驱动TFT T1的漏电极，并且还可以经由第二发射控制TFT T6连接到有机发光器件OLED的像素电极。补偿TFT T3的漏电极可以连接到存储电容器Cst的任一电极、第一初始化TFT T4的源电极和驱动TFT T1的栅电极。补偿TFT T3响应于通过扫描线SLn接收的扫描信号Sn而导通，以使驱动TFT T1的栅电极和漏电极彼此连接，从而二极管连接驱动TFT T1。
第一初始化TFT T4的栅电极可以连接到前一扫描线SLn-1。第一初始化TFT T4的漏电极可以连接到初始化电压线VL。第一初始化TFT T4的源电极可以一起连接到存储电容器Cst的任一电极、补偿TFT T3的漏电极和驱动TFT T1的栅电极。第一初始化TFT T4可以响应于通过前一扫描线SLn-1接收的前一扫描信号Sn-1而导通，以将初始化电压VINT传输到驱动TFT T1的栅电极，以执行用于使驱动TFT T1的栅电极的电压初始化的初始化操作。
第一发射控制TFT T5的栅电极可以连接到发射控制线EL。第一发射控制TFT T5的源电极可以连接到驱动电压线PL。第一发射控制TFT T5的漏电极可以连接到驱动TFT T1的源电极和开关TFT T2的漏电极。
第二发射控制TFT T6的栅电极可以连接到发射控制线EL。第二发射控制TFT T6的源电极可以连接到驱动TFT T1的漏电极和补偿TFT T3的源电极。第二发射控制TFT T6的漏电极可以电连接到有机发光器件OLED的像素电极。第一发射控制TFT T5和第二发射控制TFT T6响应于通过发射控制线EL接收的发射控制信号En而同时导通，使得第一电源电压ELVDD传输到有机发光器件OLED，并且驱动电流流过有机发光器件OLED。
第二初始化TFT T7的栅电极可以连接到前一扫描线SLn-1。第二初始化TFT T7的源电极可以连接到有机发光器件OLED的像素电极。第二初始化TFT T7的漏电极可以连接到初始化电压线VL。第二初始化TFT T7可以响应于通过前一扫描线SLn-1接收的前一扫描信号Sn-1而导通，以使有机发光器件OLED的像素电极初始化。
尽管图2B示出了第一初始化TFT T4和第二初始化TFT T7连接到前一扫描线SLn-1的情况，但本公开不限于此。例如，在示例性实施例中，第一初始化TFT T4可以连接到前一扫描线SLn-1并根据前一扫描信号Sn-1来驱动。第二初始化TFT T7可以连接到单独的信号线(例如，下一扫描线)并根据传输到对应的扫描线的信号来驱动。
存储电容器Cst的另一电极可以连接到驱动电压线PL。存储电容器Cst的任一电极可以一起连接到驱动TFT T1的栅电极、补偿TFT T3的漏电极和第一初始化TFT T4的源电极。
有机发光器件OLED的对电极(例如，阴极)提供有第二电源电压ELVSS(或共电源电压)。有机发光器件OLED从驱动TFT T1接收驱动电流并发光。
像素电路PC不限于参照图2A和图2B描述的电路设计与TFT和存储电容器的数量，数量和电路设计可以根据示例性实施例而改变。
下面将参照图3至图7详细描述根据示例性实施例的显示装置。
图3示出了对应于图1中的部分A的层间布局，并且是根据示例性实施例的检查端子单元的视图。图4是根据对比示例的检查端子单元的视图。图5A和图5B示出了根据示例性实施例的半导体电阻器的电阻、宽度和阈值电压之间的关系。图6是根据示例性实施例的沿着图1的线I-I'和图3的线II-II'截取的剖视图。图7是根据示例性实施例的沿着图3的线III-III'截取的剖视图。
参照图3，根据示例性实施例的显示装置具有设置在外围区域PA(见图1)中的检查端子单元60。检查端子单元60包括多个检查端子61并连接到检查布线80。检查布线80连接到显示区域DA，使得来自检查端子61的检查信号可以传输到显示区域DA中的每个像素。
半导体电阻器71设置在检查端子61与检查布线80之间。半导体电阻器71可以保护像素免受ESD影响。检查端子61的至少一个端部可以被平坦化层118(见图6)覆盖，并且检查端子61的中心部分可以通过限定在平坦化层118中的端子开口118OP暴露，以与提供检查信号的检查针CP(见图6)接触。这里，术语“中心部分”可以指检查端子61的除了检查端子61的端部之外的部分。因此，如图6中所示，在示例性实施例中，平坦化层118覆盖检查端子61的至少一个端部，并且端子开口118OP使检查端子61的除了被覆盖的所述至少一个端部之外的部分(例如，中心部分)暴露。
根据示例性实施例的半导体电阻器71可以被设置为至少部分地与端子开口118OP对应。例如，半导体电阻器71可以被设置为至少部分地与端子开口118OP叠置。因此，根据示例性实施例的半导体电阻器71具有与检查端子61叠置的区域，并且外围区域PA的尺寸可以最小化或减小。也就是说，根据示例性实施例，外围区域PA的无效空间(dead space)可以最小化或减小。
半导体电阻器71可以保护像素免受ESD影响。因此，为半导体电阻器71设定预定电阻值。在示例性实施例中，半导体电阻器71的电阻值可以在约3kΩ与约10kΩ之间。
为了减小半导体电阻器71的长度LR以使外围区域PA的尺寸最小化或减小，考虑到半导体电阻器71的电阻值，可以考虑减小半导体电阻器71的宽度WR。
然而，如果仅考虑到半导体电阻器71的电阻值而减小半导体电阻器71的宽度WR，则电流密度增大，并且半导体电阻器71不会保护像素免受ESD影响。也就是说，即使半导体电阻器71具有适当的电阻值，也会发生因ESD而导致的缺陷。
参照作为对比示例的图4，半导体电阻器71'增大了检查端子61与检查布线80之间的电阻值。因此，通常，半导体电阻器71'被设置为分别连接到检查端子61的端部和检查布线80的端部，并且不被设置为与端子开口118OP对应。因此，半导体电阻器71'的宽度W'比检查布线80的宽度W1小，并且通过半导体电阻器71'的电流密度会变高，导致例如断开。
再次参照图3，在示例性实施例中，半导体电阻器71被设置为与使半导体电阻器71和检查端子61暴露的端子开口118OP对应。结果，可以在不减小半导体电阻器71的宽度WR的情况下使外围区域PA的尺寸最小化或减小。
半导体电阻器71的一个端部通过第一接触孔CNT1连接到检查端子61。因此，第一接触孔CNT1可以被设置为与端子开口118OP的内部对应。例如，第一接触孔CNT1可以设置在端子开口118OP的边界内。对于一个半导体电阻器71可以设置多个第一接触孔CNT1。然而，本公开不限于此。例如，在示例性实施例中，对于一个半导体电阻器71可以设置仅一个第一接触孔CNT1。
在示例性实施例中，检查布线80可以包括第一连接布线63和第二连接布线81。第一连接布线63可以是通过第二接触孔CNT2直接连接到半导体电阻器71的布线。第二连接布线81可以是设置在与第一连接布线63的层不同的层上的布线，并且可以通过第三接触孔CNT3连接到第一连接布线63。
第一连接布线63可以具有比半导体电阻器71的宽度WR小的宽度W1。第二连接布线81可以具有比半导体电阻器71的宽度WR小的宽度W1'。也就是说，检查布线80可以具有比半导体电阻器71的宽度WR小的宽度W1和W1'，但本公开不限于此。在示例性实施例中，检查布线80可以具有与半导体电阻器71的宽度WR相等的宽度W1和/或W1'，例如，第一连接布线63可以具有与半导体电阻器71的宽度WR相等的宽度W1。
在示例性实施例中，半导体电阻器71的宽度WR可以小于或约等于检查端子61的宽度W2。在示例性实施例中，半导体电阻器71的宽度WR可以为检查端子61的宽度W2的约25％至约80％。
在示例性实施例中，第一连接布线63可以设置在与检查端子61的层相同的层上。在示例性实施例中，第二连接布线81可以是位于与驱动布线90(见图1)的层相同的层上的布线。第二连接布线81可以是电连接到驱动布线90的布线。
在本公开中，布线、半导体电阻器或端子的长度可以是在施加有检查信号时因检查信号而引起的电流流动的主方向上延伸的长度，布线、半导体电阻器或端子的宽度W1、W1'、WR或W2可以是在与施加有检查信号时因检查信号而引起的电流的主方向基本垂直的方向上测量的宽度。此外，宽度可以是除了设置有用于连接构件(布线、端子、半导体电阻器等)的接触孔的区域之外的区域的宽度以及构件之间的非叠置区域的宽度。
多个检查端子61可以在第一方向上以预定间隔设置，并且可以在与第一方向交叉的第二方向上延伸(见图3)。尽管多个检查端子61的中心被示出为沿着第一方向设置成线，但本公开不限于此。例如，在示例性实施例中，检查端子61的中心可以沿着第一方向以Z字形方式设置，并且可以进行各种修改。
在示例性实施例中，连接到每个检查端子61的半导体电阻器71的宽度WR和长度LR可以在合适的范围内(例如，在合适的电阻值的范围内或在合适的宽度的范围内)改变。在示例性实施例中，连接到对应的检查端子61的检查布线80的宽度W1和W1'以及长度可以改变。
图5A示出了当半导体电阻器71的电阻值保持在4kΩ时，通过根据半导体电阻器71的宽度WR的改变测量阈值电压的值而获得的数据。阈值电压是半导体电阻器71可以承受的电压。参照图5A，可以看出，即使在同一电阻值下，宽度WR越大，阈值电压越大。
图5B示出了当半导体电阻器71的电阻值为1kΩ、4kΩ和8kΩ时，通过在改变半导体电阻器71的宽度WR的同时测量阈值电压值而获得的数据。参照图5B，当半导体电阻器71的电阻值为4kΩ且宽度为60μm或更大时或者当半导体电阻器71的电阻值为8kΩ且宽度为30μm或更大时，可以确保在该条件下阈值电压为至少0.5kV。当半导体电阻器71的电阻值为1kΩ时，为了将阈值电压值增大到0.5kV或更大，半导体电阻器71的宽度要增大到大于120μm，这会由于空间限制而难以实现。
在示例性实施例中，半导体电阻器71的电阻值可以被设定为约3kΩ至约10kΩ或约4kΩ至约8kΩ。在示例性实施例中，半导体电阻器71的宽度可以被设定在约30μm与约120μm之间。
考虑到阈值电压值和数据对空间的限制来设定半导体电阻器71的电阻值、宽度和长度，以确保半导体电阻器71可以有效地保护像素免受ESD的影响。因此，在示例性实施例中，半导体电阻器71被设置为与作为使检查端子61暴露的区域的端子开口118OP对应，从而有效地保护像素免受ESD的影响。
在下文中，将参照图6和图7描述包括在根据示例性实施例的显示装置中的结构堆叠的结构。图6是根据示例性实施例的沿着图1的线I-I'和图3的线II-II'截取的剖视图。图7是根据示例性实施例的沿着图3的线III-III'截取的剖视图。
基底110可以由诸如以玻璃材料、金属材料、塑料材料等为例的各种材料形成。例如，可作为柔性基底的基底110可以包括诸如聚醚砜(PES)、聚丙烯酸酯、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯(PAR)、聚酰亚胺(PI)、聚碳酸酯(PC)或乙酸丙酸纤维素(CAP)的高分子树脂。
缓冲层111设置在基底110上。缓冲层111可以减少或阻挡来自基底110的下侧的异物、湿气或外部空气的渗透，并且可以在基底110上提供平坦表面。缓冲层111可以包括诸如以氧化物或氮化物为例的无机材料、有机材料或者有机-无机复合材料，并且可以具有包括无机材料或有机材料的单层结构或者多层结构。阻挡层可以进一步置于基底110与缓冲层111之间。阻挡层可以阻挡外部空气的渗透。
第一TFT T1包括半导体层A1、栅电极G1、源电极S1和漏电极D1，第二TFT T2包括半导体层A2、栅电极G2、源电极S2和漏电极D2。第一TFT T1可以用作连接到有机发光器件(OLED)300的驱动TFT，并且可以驱动OLED 300。第二TFT T2可以连接到数据线DL，并且可以用作开关TFT。尽管示出了两个TFT，但TFT的数量不限于此。例如，在示例性实施例中，TFT的数量可以从两个至七个进行各种改变。
半导体层A1和A2可以包括非晶硅或多晶硅。在示例性实施例中，半导体层A1和A2可以包括从铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)中选择的至少一种材料的氧化物。半导体层A1和A2中的每个可以包括沟道区以及掺杂有杂质的源区和漏区。半导体层A1和A2可以是单层或多层。
栅电极G1和G2设置在半导体层A1和A2上，并且第一栅极绝缘层112置于栅电极G1和G2与半导体层A1和A2之间。栅电极G1和G2中的每个可以包括例如钼(Mo)、Al、铜(Cu)或Ti，并且可以形成为单层或多层。例如，栅电极G1和G2中的每个可以是Mo的单层。
第一栅极绝缘层112可以包括例如氧化硅(SiO2)、氮化硅(SiNX)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锆(ZrO2)。
可以设置第二栅极绝缘层113，并且第二栅极绝缘层113可以覆盖栅电极G1和G2。第二栅极绝缘层113可以包括例如SiO2、SiNX、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZrO2。
存储电容器Cst的第一电极CE1可以与第一TFT T1叠置。例如，第一TFT T1的栅电极G1可以用作存储电容器Cst的第一电极CE1。
存储电容器Cst的第二电极CE2与第一电极CE1叠置，并且第二栅极绝缘层113置于第二电极CE2与第一电极CE1之间。第二栅极绝缘层113可以用作存储电容器Cst的介电层。第二电极CE2可以包括例如Mo、Al、Cu或Ti，并且可以形成为包括上述材料的单层或多层。例如，第二电极CE2可以是Mo的单层或Mo/Al/Mo的多层。
源电极S1和S2以及漏电极D1和D2设置在层间绝缘层115上。源电极S1和S2以及漏电极D1和D2中的每个可以包括例如Mo、Al、Cu或Ti，并且可以形成为包括上述材料的单层或多层。例如，源电极S1和S2以及漏电极D1和D2中的每个可以具有Ti/Al/Ti的多层结构。
平坦化层118可以设置在源电极S1和S2以及漏电极D1和D2上，OLED300可以设置在平坦化层118上。
平坦化层118可以具有平坦的顶表面，使得OLED 300的像素电极310可以形成为平坦的。平坦化层118可以包括有机材料，并且可以形成为单层或多层。平坦化层118可以包括例如诸如苯并环丁烯(BCB)、PI、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)和聚苯乙烯(PS)的通用聚合物、包括酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺聚合物、芳基醚聚合物、酰胺聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇聚合物或它们的共混物。平坦化层118可以包括无机材料。平坦化层118可以包括例如SiO2、SiNX、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZrO2。当平坦化层118由无机材料形成时，在一些情况下可以执行化学平坦化抛光。平坦化层118可以包括有机材料和无机材料两者。
在基底110的显示区域DA中，OLED 300设置在平坦化层118之上。OLED 300包括像素电极310、包含有机发光层(或称为有机发射层)的中间层320和对电极330。
平坦化层118具有使第一TFT T1的源电极S1和漏电极D1中的任何一个暴露的开口，像素电极310通过开口与源电极S1或漏电极D1接触，并且电连接到第一TFT T1。
像素电极310可以是透明电极或反射电极。在示例性实施例中，像素电极310可以包括由例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的混合物形成的反射膜以及形成在反射膜上的透明电极层或半透明电极层。透明电极层或半透明电极层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。
像素限定层119可以设置在平坦化层118之上，并且可以通过开口119OP来限定像素的发光区域，开口119OP使与显示区域DA中的每个子像素对应的区域(即，像素电极310的至少中心部分)暴露。此外，像素限定层119可以通过增大像素电极310的边缘与位于像素电极310上方的对电极330之间的距离来防止在像素电极310的边缘上产生电弧。像素限定层119可以包括例如PI、聚酰胺、丙烯酸树脂、BCB和酚醛树脂中的至少一种有机绝缘材料，并且可以通过旋涂来形成。
OLED 300的中间层320可以包括有机发射层。有机发射层可以包括包含发射红光、绿光、蓝光或白光的荧光材料或磷光材料的有机材料。有机发射层可以包括低分子量有机材料或高分子量有机材料。诸如以空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)或电子注入层(EIL)为例的功能层可以选择性地进一步设置在有机发射层之上和/或之下。中间层320可以被设置为使得中间层320与多个像素电极310中的每个对应。然而，本公开不限于此。中间层320可以包括相对于多个像素电极310为一体的层，并且可以进行各种修改。
对电极330可以是透明电极或反射电极。在示例性实施例中，对电极330可以是透明电极或半透明电极，并且可以包括具有小的逸出功的包含例如Li、Ca、氟化锂(LiF)/Ca、LiF/Al、Al、Ag、Mg或它们的混合物的金属薄膜。此外，包括例如ITO、IZO、ZnO或In2O3的透明导电氧化物(TCO)层可以进一步设置在金属薄膜上。对电极330可以遍布显示区域DA和外围区域PA设置，并且可以设置在中间层320和像素限定层119上。对电极330可以相对于多个OLED 300一体形成，使得对电极330与多个像素电极310对应。
设置在与半导体层A1和A2的层相同的层中的半导体电阻器71可以设置在外围区域PA中。半导体电阻器71可以在半导体层A1和A2形成时同时形成。半导体电阻器71可以包括例如非晶硅或多晶硅。半导体电阻器71可以包括例如氧化物半导体材料，该氧化物半导体材料包括从In、Ga、Sn、Zr、V、Hf、Cd、Ge、Cr、Ti、Al、Cs、Ce和Zn中选择的至少一种材料的氧化物。半导体电阻器71可以是单层或多层。
检查端子61可以设置在与数据线DL的层相同的层上。例如，检查端子61可以在外围区域PA中设置在层间绝缘层115上。检查端子61可以通过穿过层间绝缘层115、第二栅极绝缘层113和第一栅极绝缘层112的第一接触孔CNT1与半导体电阻器71接触。在示例性实施例中，检查端子61与半导体电阻器71之间的一个或更多个绝缘层可以被统称为绝缘膜。
检查布线80的第一连接布线63可以设置在与数据线DL的层相同的层上。例如，第一连接布线63可以在外围区域PA中设置在层间绝缘层115上。检查布线80的第二连接布线81可以设置在与栅电极G1和G2的层相同的层上。例如，第二连接布线81可以设置在第一栅极绝缘层112上。第二连接布线81可以连接到显示区域DA的数据线DL和扫描线。在示例性实施例中，第二连接布线81可以是用于传输数据信号、栅极信号、驱动电压等的(图1的)驱动布线90的一部分。
第一连接布线63的一个端部可以通过穿过层间绝缘层115、第二栅极绝缘层113和第一栅极绝缘层112的第二接触孔CNT2与半导体电阻器71接触。第一连接布线63的另一端部可以通过穿过层间绝缘层115和第二栅极绝缘层113的第三接触孔CNT3与第二连接布线81接触。
平坦化层118设置在基底110上遍布显示区域DA和位于显示区域DA的外部的外围区域PA，并且可以具有使外围区域PA中的检查端子61暴露的端子开口118OP。
检查信号可以通过将用于施加检查信号的检查针CP接触到被平坦化层118暴露的检查端子61来施加。将施加的检查信号通过检查端子61、半导体电阻器71、第一连接布线63和第二连接布线81施加到显示区域DA，以确定是否存在缺陷像素。当检查针CP如上所述与检查端子61接触时，会因突然施加的大电压而发生因静电导致的放电。结果，可以在检查端子61中设置半导体电阻器71。
在示例性实施例中，半导体电阻器71的至少一部分可以被设置为至少部分地与端子开口118OP对应。此外，第一接触孔CNT1可以被设置为与端子开口118OP的内部对应。
参照图7，当由平坦化层118在第一方向(见图3)上在多个检查端子61之间形成阻挡壁118W，并且检查信号通过检查针CP施加到检查端子61时，示例性实施例可以防止外围中的其它检查端子61受到影响，或者可以减小对其它检查端子61的影响。例如，限定在平坦化层118中的端子开口118OP形成为与检查端子61的中心部分对应，并且能够阻挡干扰信号的阻挡壁118W可以形成在多个检查端子61之间的区域中。
尽管图7示出了仅一个检查针CP，但是本公开不限于此。例如，在示例性实施例中，可以设置多个检查针CP，以使多个检查针CP分别与多个检查端子61同时接触。
根据示例性实施例的显示装置还可以包括密封显示区域DA的薄膜封装膜或密封基底。薄膜封装膜或密封基底可以覆盖设置在显示区域DA中的OLED 300，并且保护OLED300免受外部湿气或氧的影响。薄膜封装膜可以具有堆叠有第一无机封装层、有机封装层和第二无机封装层的结构。密封基底可以由例如玻璃材料形成，并且可以在基底110的外围区域PA中通过诸如玻璃料的密封构件结合到基底110。
可以在薄膜封装膜或密封基底上方进一步设置诸如以触摸屏层和偏振膜为例的各种功能层，并且可以在对电极330上方进一步设置可以改善光效率的覆盖层。
图8是根据示例性实施例的显示装置的一部分的剖视图。例如，图8是示意性示出检查端子的附近的剖视图。在图8中，图6中的相同的附图标记表示相同的元件。因此，为了便于解释，将省略先前描述的元件的重复描述。
参照图8，根据示例性实施例的显示装置包括：设置在基底110的外围区域PA中的检查端子61，所述检查端子61将检查信号传输到像素；连接到检查端子61的检查布线80；通过接触孔CNT1和CNT2连接到检查端子61和检查布线80的半导体电阻器71；以及包括使检查端子61的中心部分暴露的端子开口118OP的平坦化层118。半导体电阻器71被设置为至少部分地与端子开口118OP对应。例如，半导体电阻器71被设置为使得半导体电阻器71的至少一部分在端子开口118OP之下设置在端子开口118OP的边界内。也就是说，半导体电阻器71的一部分与端子开口118OP叠置。另外，在示例性实施例中，如图6中所示，半导体电阻器71的端部与端子开口118OP叠置。
在示例性实施例中，半导体电阻器71的外边缘EP2可以形成为比检查端子61的外边缘EP1靠近基底110的边缘SEP。这里，术语“外”指基底110的设置在边缘方向上而不是在显示区域方向上的部分。在示例性实施例中，半导体电阻器71的外边缘EP2不位于端子开口118OP中。例如，在示例性实施例中，半导体电阻器71的外边缘EP2不设置在端子开口118OP的边界内。
半导体电阻器71可以保护像素免受ESD影响。因此，选择预定的电阻值。为了确保预定的电阻值，半导体电阻器71可以被设置为与端子开口118OP叠置。因此，根据示例性实施例的半导体电阻器71具有与检查端子61叠置的区域，并且外围区域PA的尺寸可以最小化或减小。因此，根据示例性实施例，外围区域PA的无效空间可以最小化或减小。
图9是根据示例性实施例的显示装置的一部分的剖视图。例如，图9是示意性示出检查端子的附近的剖视图。在图9中，图6中的相同的附图标记表示相同的元件。因此，为了便于解释，将省略先前描述的元件的重复描述。
参照图9，根据示例性实施例的显示装置包括：设置在基底110的外围区域PA中的检查端子61，所述检查端子61将检查信号传输到像素；连接到检查端子61的检查布线80；通过接触孔CNT1和CNT2连接到检查端子61和检查布线80的半导体电阻器71；以及包括使检查端子61的中心部分暴露的端子开口118OP的平坦化层118。半导体电阻器71被设置为至少部分地与端子开口118OP对应。例如，半导体电阻器71被设置为使得半导体电阻器71的至少一部分设置在端子开口118OP的边界内。
检查端子61通过第一接触孔CNT1与半导体电阻器71接触，检查布线80的第一连接布线63通过第二接触孔CNT2与半导体电阻器71接触。半导体电阻器71中的电流路径根据第一接触孔CNT1的位置来确定，并且在示例性实施例中，第一接触孔CNT1连接到半导体电阻器71的端部。
因此，如图9中所示，在示例性实施例中，当半导体电阻器71的外端部未设置在端子开口118OP中时，第一接触孔CNT1不被设置为与端子开口118OP的内部对应。例如，在示例性实施例中，第一接触孔CNT1被设置为使得第一接触孔CNT1不与端子开口118OP叠置(例如，第一接触孔CNT1不设置在端子开口118OP中)。
半导体电阻器71可以保护像素免受ESD影响。因此，确保预定的电阻值。为了确保预定的电阻值，半导体电阻器71可以被设置为与端子开口118OP叠置。因此，根据示例性实施例的半导体电阻器71具有与检查端子61叠置的区域，并且外围区域PA的尺寸可以最小化或减小。因此，外围区域PA的无效空间可以最小化或减小。
图10是根据示例性实施例的显示装置的一部分的剖视图。例如，图10是示意性示出检查端子的附近的剖视图。在图10中，图6中的相同的附图标记表示相同的元件。因此，为了便于解释，将省略先前描述的元件的重复描述。
参照图10，根据示例性实施例的显示装置包括：设置在基底110的外围区域PA中的检查端子61，所述检查端子61将检查信号传输到像素；连接到检查端子61的检查布线80；通过接触孔CNT1和CNT2连接到检查端子61和检查布线80的半导体电阻器71；以及包括使检查端子61的中心部分暴露的端子开口118OP的平坦化层118。半导体电阻器71被设置为至少部分地与端子开口118OP对应。例如，半导体电阻器71被设置为使得半导体电阻器71的至少一部分设置在端子开口118OP的边界内。
检查布线80可以包括第一连接布线63和第二连接布线83。第一连接布线63可以设置在与检查端子61和数据线DL(见图6)的层相同的层上。例如，第一连接布线63可以设置在层间绝缘层115上，并且可以通过穿过层间绝缘层115、第二栅极绝缘层113和第一栅极绝缘层112的第二接触孔CNT2与半导体电阻器71接触。
在示例性实施例中，第二连接布线83可以设置在与显示区域DA中的存储电容器Cst的第二电极CE2的层相同的层上。例如，第二连接布线83可以设置在第二栅极绝缘层113上，并且可以通过穿过层间绝缘层115的第三接触孔CNT3连接到第一连接布线63。第二连接布线83可以连接到显示区域DA，并且可以将检查信号传输到显示区域DA。在示例性实施例中，第二连接布线83可以连接到驱动布线90(见图1)。
图11是根据示例性实施例的显示装置的一部分的剖视图。例如，图11是示意性示出检查端子的附近的剖视图。在图11中，图6中的相同的附图标记表示相同的元件。因此，为了便于解释，将省略先前描述的元件的重复描述。
参照图11，根据示例性实施例的显示装置包括：设置在基底110的外围区域PA中的检查端子61，所述检查端子61将检查信号传输到像素；连接到检查端子61的检查布线80；通过接触孔CNT1和CNT2连接到检查端子61和检查布线80的半导体电阻器71；以及包括使检查端子61的一部分暴露的端子开口118OP的平坦化层118。半导体电阻器71被设置为至少部分地与端子开口118OP对应。例如，半导体电阻器71被设置为使得半导体电阻器71的至少一部分设置在端子开口118OP的边界内。
在示例性实施例中，检查端子61的一个端部未被平坦化层118覆盖。例如，在示例性实施例中，检查端子61的外端部未被平坦化层118覆盖。可以在形成平坦化层118的端子开口118OP时通过以向一端开口的形状进行图案化来获得该构造。可选择地，在随后切割基底110的边缘的操作中，可以去除平坦化层118的一部分以使检查端子61的外端部暴露。在示例性实施例中，即使在将控制器安装在驱动端子单元50(见图1)上之后，检查端子61也可以保留在基底110上。然而，本公开不限于此。例如，可以在切割基底110的边缘的操作中去除检查端子61的一部分或全部。
图12是根据示例性实施例的显示装置的一部分的剖视图。在图12中，图6中的相同的附图标记表示相同的元件。因此，为了便于解释，将省略先前描述的元件的重复描述。
参照图12，根据示例性实施例的显示装置包括：设置在基底110的外围区域PA中的检查端子61，所述检查端子61将检查信号传输到像素；连接到检查端子61的检查布线80；通过接触孔CNT1和CNT2连接到检查端子61和检查布线80的半导体电阻器71；以及包括使检查端子61的中心部分暴露的端子开口118OP的平坦化层118。半导体电阻器71被设置为至少部分地与端子开口118OP对应。例如，半导体电阻器71被设置为使得半导体电阻器71的至少一部分设置在端子开口118OP的边界内。
此外，根据示例性实施例的显示装置还可以包括设置在平坦化层118上的上平坦化层118'。附加布线AL和中间布线CM可以设置在平坦化层118与上平坦化层118'之间。
上平坦化层118'可以包括有机材料和/或无机材料。例如，有机材料可以包括诸如BCB、PI、HMDSO、PMMA和PS的通用聚合物、包括酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺聚合物、芳基醚聚合物、酰胺聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇聚合物或它们的共混物。无机材料可以包括例如SiO2、SiNX、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZrO2。上平坦化层118'可以是单层或多层。
设置在平坦化层118上的附加布线AL可以用作传输驱动电压的驱动电压线或传输数据信号的数据线。附加布线AL可以通过限定在平坦化层118中的接触孔(未示出)连接到数据线DL。此外，OLED 300的像素电极310和驱动TFT T1可以通过平坦化层118上的中间布线CM彼此连接。具体地，像素电极310可以通过限定在上平坦化层118'中的接触孔连接到中间布线CM，驱动TFT T1可以通过限定在平坦化层118中的接触孔(未示出)连接到中间布线CM。附加布线AL和中间布线CM包括例如Mo、Al、Cu、Ti等，并且可以形成为单层或多层。
设置在外围区域PA中的上平坦化层118'可以包括使检查端子61的中心部分暴露的附加端子开口118'OP。尽管图12示出了附加端子开口118'OP的区域比端子开口118OP的区域小，但是本公开不限于此。在示例性实施例中，附加端子开口118'OP的区域比端子开口118OP的区域大，或者附加端子开口118'OP的区域开口至基底110的边缘，并且可以进行各种修改。
半导体电阻器71可以保护像素免受ESD影响。因此，确保预定的电阻值。为了确保预定的电阻值，半导体电阻器71可以被设置为与端子开口118OP叠置。例如，半导体电阻器71可以设置在端子开口118OP的边界内。因此，根据图12的示例性实施例的半导体电阻器71具有与检查端子61叠置的区域，并且外围区域PA的尺寸可以最小化或减小。结果，外围区域PA的无效空间可以最小化或减小。
图13是根据示例性实施例的显示装置的一部分的剖视图。在图13中，图6中的相同的附图标记表示相同的元件。因此，为了便于解释，将省略先前描述的元件的重复描述。
参照图13，根据示例性实施例的显示装置包括：设置在基底110的外围区域PA中的检查端子61，所述检查端子61将检查信号传输到像素；连接到检查端子61的检查布线80；通过接触孔CNT1和CNT2连接到检查端子61和检查布线80的半导体电阻器71；以及包括使检查端子61的中心部分暴露的端子开口118OP的平坦化层118。半导体电阻器71被设置为至少部分地与端子开口118OP对应。例如，半导体电阻器71被设置为使得半导体电阻器71的至少一部分设置在端子开口118OP的边界内。
此外，根据示例性实施例的显示装置还可以包括设置在半导体层A1和A2之下的下金属层M1和M2，以与半导体层A1和A2对应。例如，下金属层M1可以设置在与半导体层A1对应的区域中，下金属层M2可以设置在与半导体层A2对应的区域中。下金属层M1和M2可以设置在基底110与半导体层A1和A2之间，并且可以屏蔽可能会入射在半导体层A1和A2上的光。下金属层M1和M2包括例如Mo、Al、Cu或Ti，并且可以是单层或多层。
下金属层M1和M2可以设置在缓冲层111上。绝缘层111'设置在下金属层M1和M2与半导体层A1和A2之间。绝缘层111'可以包括例如SiO2、SiNX、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZrO2。
半导体层A1和A2的特性会被光改变。半导体层A1和A2的特性的改变会导致TFT T1和T2的特性的改变。在图13的示例性实施例中，可以通过引入下金属层M1和M2使TFT T1和T2的特性稳定而不被外部光改变。
在示例性实施例中，电压可以施加到下金属层M1和M2。例如，驱动电压可以施加到下金属层M1和M2，并且可以连接到TFT T1和T2的源电极S1和S2、漏电极D1和D2或者栅电极G1和G2，使得可以施加与它们互锁的电压。因此，可以使TFT T1和T2的特性稳定。
在图13的示例性实施例中，外围下金属层M'可以被设置为与外围区域PA中的半导体电阻器71的下部对应。例如，外围下金属层M'可以设置在与半导体电阻器71对应的区域中。外围下金属层M'可以设置在与下金属层M1和M2的层相同的层中，并且可以由与下金属层M1和M2的材料相同的材料形成。外围下金属层M'可以包括例如Mo、Al、Cu或Ti，并且可以是单层或多层。在示例性实施例中，电压可以施加到外围下金属层M'。例如，下金属层M1和M2可以连接到驱动电压线、数据线或扫描线，使得可以施加与它们互锁的电压。
半导体电阻器71可以保护像素免受ESD影响。因此，确保预定的电阻值。为了确保预定的电阻值，半导体电阻器71可以被设置为与端子开口118OP叠置。例如，半导体电阻器71可以被设置为使得半导体电阻器71的至少一部分位于端子开口118OP的边界内。因此，根据图13的示例性实施例的半导体电阻器71具有与检查端子61叠置的区域，并且外围区域PA的尺寸可以最小化或减小。结果，外围区域PA的无效空间可以最小化或减小。
这里描述的示例性实施例可以实施为单独的示例性实施例或组合的示例性实施。例如，图12和/或图13中示出的示例性实施例可以应用于参照图6至图11描述的示例性实施例，并且可以进行各种组合。
如上所述，根据示例性实施例的显示装置可以确保连接到检查端子的半导体电阻器与检查端子叠置的区域。结果，显示装置的外围区域中的空间(或无效空间)可以减小。另外，由于半导体电阻器具有至少预定宽度，因此因高电流密度导致的缺陷可以最小化或减小。然而，本公开的范围不限于这些效果。
应该理解的是，除非上下文另外明确指出，否则每个示例性实施例中的特征或方面的描述通常应该被视为可用于其它示例性实施例中的其它类似特征或方面。
虽然已经参照本公开的示例性实施例具体示出并描述了本公开，但是本领域普通技术人员将理解的是，在不脱离本公开的如由权利要求限定的精神和范围的情况下，可以在其中做出形式上和细节上的各种改变。

Claims (23)

1.一种显示装置，所述显示装置包括：
基底，包括显示区域和外围区域，其中，所述显示区域包括显示图像的多个像素，并且所述外围区域设置在所述显示区域外部；
检查端子，设置在所述外围区域中，并且被构造为将检查信号传输到所述显示区域；
检查布线，将所述显示区域连接到所述检查端子；
半导体电阻器，连接到所述检查端子和所述检查布线中的每者；
绝缘膜；以及
平坦化层，包括端子开口，其中，所述平坦化层覆盖所述检查端子的至少一个端部，并且所述端子开口使所述检查端子的一部分暴露，
其中，所述半导体电阻器设置在所述检查端子之下，所述绝缘膜设置在所述半导体电阻器与所述检查端子之间，并且所述半导体电阻器通过限定在所述绝缘膜中的第一接触孔与所述检查端子接触，
其中，所述半导体电阻器的一部分与所述端子开口叠置。
2.根据权利要求1所述的显示装置，其中，所述半导体电阻器的宽度等于或大于所述检查布线的宽度。
3.根据权利要求1所述的显示装置，其中，所述第一接触孔设置在所述端子开口内部。
4.根据权利要求1所述的显示装置，其中，所述半导体电阻器的一个端部与所述端子开口叠置。
5.根据权利要求1所述的显示装置，所述显示装置还包括：
阻挡壁，由所述平坦化层形成；以及
附加检查端子，
其中，所述阻挡壁设置在所述检查端子与所述附加检查端子之间。
6.根据权利要求1所述的显示装置，其中，所述半导体电阻器包括多晶硅和氧化物半导体中的至少一种。
7.根据权利要求1所述的显示装置，其中，所述检查布线包括第一连接布线和第二连接布线，
其中，所述第一连接布线和所述检查端子设置在同一层上，并且所述第一连接布线通过限定在所述绝缘膜中的第二接触孔与所述半导体电阻器接触，
其中，所述第二连接布线与所述第一连接布线设置在不同的层上。
8.根据权利要求7所述的显示装置，所述显示装置还包括：
薄膜晶体管，设置在所述显示区域中，并且包括半导体层、栅电极、源电极和漏电极，
其中，所述半导体电阻器和所述半导体层设置在同一层上，并且所述第二连接布线和所述栅电极设置在同一层上。
9.根据权利要求7所述的显示装置，所述显示装置还包括：
薄膜晶体管，设置在所述显示区域中，并且包括半导体层、栅电极、源电极和漏电极；以及
存储电容器，与所述薄膜晶体管叠置，并且包括第一电极和第二电极，
其中，所述第二连接布线和所述第二电极设置在同一层上。
10.根据权利要求1所述的显示装置，其中，所述检查端子的除了所述至少一个端部之外的另一端部未被所述平坦化层覆盖。
11.根据权利要求1所述的显示装置，所述显示装置还包括：
上平坦化层，设置在所述平坦化层上；以及
附加布线，设置在所述上平坦化层与所述平坦化层之间。
12.根据权利要求11所述的显示装置，其中，所述上平坦化层在所述外围区域中包括与所述端子开口对应的附加端子开口。
13.根据权利要求1所述的显示装置，所述显示装置还包括：
有机发光器件，设置在所述显示区域中，并且包括像素电极、包含有机发光层的中间层和对电极。
14.一种显示装置，所述显示装置包括：
基底，包括显示区域和设置在所述显示区域外部的外围区域；
像素，包括薄膜晶体管和显示元件，其中，所述薄膜晶体管设置在所述显示区域中并包括半导体层、栅电极、源电极和漏电极，并且所述显示元件连接到所述薄膜晶体管；
驱动端子单元，设置在所述外围区域中，并且包括被构造为控制驱动信号向所述像素的传输的控制器；
检查端子，设置在所述外围区域中，并且被构造为将检查信号传输到所述像素；
绝缘膜；
半导体电阻器，设置在所述检查端子之下，其中，所述绝缘膜设置在所述半导体电阻器与所述检查端子之间，并且所述半导体电阻器通过限定在所述绝缘膜中的第一接触孔与所述检查端子接触；以及
平坦化层，包括端子开口，其中，所述平坦化层覆盖所述检查端子的至少一个端部，并且所述端子开口使所述检查端子的一部分暴露，
其中，所述半导体电阻器的一部分与所述端子开口叠置。
15.根据权利要求14所述的显示装置，其中，所述第一接触孔设置在所述端子开口内部。
16.根据权利要求14所述的显示装置，所述显示装置还包括：
阻挡壁，由所述平坦化层形成；以及
附加检查端子，
其中，所述阻挡壁设置在所述检查端子与所述附加检查端子之间。
17.根据权利要求14所述的显示装置，所述显示装置还包括：
检查布线，将所述检查端子连接到所述像素，
其中，所述检查布线包括第一连接布线和第二连接布线，
其中，所述第一连接布线和所述检查端子设置在同一第一层上，并且所述第二连接布线和所述栅电极设置在与所述同一第一层不同的同一第二层上。
18.根据权利要求17所述的显示装置，所述显示装置还包括：
驱动布线，将所述驱动端子单元连接到所述像素，
其中，所述第二连接布线连接到所述驱动布线。
19.根据权利要求17所述的显示装置，其中，所述第一连接布线的宽度等于或小于所述半导体电阻器的宽度。
20.根据权利要求14所述的显示装置，其中，所述显示元件是包括像素电极、包含有机发光层的中间层和对电极的有机发光器件。
21.根据权利要求14所述的显示装置，所述显示装置还包括：
下金属层，在与所述半导体层对应的区域中设置在所述基底与所述半导体层之间；以及
外围下金属层，在与所述半导体电阻器对应的区域中与所述下金属层设置在同一层上。
22.一种显示装置，所述显示装置包括：
基底，包括显示区域和外围区域，其中，所述显示区域包括显示图像的多个像素，并且所述外围区域设置在所述显示区域外部；
检查端子，设置在所述外围区域中，并且被构造为将检查信号传输到所述显示区域；
检查布线，将所述显示区域连接到所述检查端子；
半导体电阻器，连接到所述检查端子和所述检查布线中的每者；以及
平坦化层，包括端子开口，
其中，所述半导体电阻器设置在所述检查端子之下，并且通过接触孔与所述检查端子接触，
其中，所述半导体电阻器的一部分和所述接触孔设置在所述端子开口的边界内。
23.根据权利要求22所述的显示装置，其中，所述平坦化层覆盖所述检查端子的至少一个端部，并且所述端子开口使所述检查端子的一部分暴露。
CN201910284218.7A 2018-07-02 2019-04-10 显示装置 Pending CN110676245A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0076703 2018-07-02
KR1020180076703A KR102569929B1 (ko) 2018-07-02 2018-07-02 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN110676245A true CN110676245A (zh) 2020-01-10

Family

ID=66290343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910284218.7A Pending CN110676245A (zh) 2018-07-02 2019-04-10 显示装置

Country Status (4)

Country Link
US (2) US11107869B2 (zh)
EP (1) EP3591699A1 (zh)
KR (2) KR102569929B1 (zh)
CN (1) CN110676245A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
JP7150523B2 (ja) * 2018-08-22 2022-10-11 株式会社ジャパンディスプレイ 表示装置
KR20200143565A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 표시 장치
JP7375439B2 (ja) * 2019-10-07 2023-11-08 セイコーエプソン株式会社 電気光学装置、および電子機器
KR20210063530A (ko) * 2019-11-22 2021-06-02 삼성디스플레이 주식회사 표시 장치
US11552109B2 (en) * 2020-01-21 2023-01-10 Sharp Kabushiki Kaisha Circuit substrate and display device
KR20210130333A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시장치 및 그 검사방법
US20220344439A1 (en) * 2020-04-23 2022-10-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Anti-corrosion circuit, array substrate and electronic device
KR20210141821A (ko) 2020-05-13 2021-11-23 삼성디스플레이 주식회사 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2043084A1 (en) * 2007-09-25 2009-04-01 Seiko Epson Corporation Electro-optical device and electronic apparatus
US20150235913A1 (en) * 2014-02-20 2015-08-20 Samsung Display Co., Ltd. Display device and manufacturing method thereof
CN108091634A (zh) * 2016-11-23 2018-05-29 三星显示有限公司 显示装置

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734925B1 (en) * 1998-12-07 2004-05-11 Samsung Electronics Co., Ltd. Multiple testing bars for testing liquid crystal display and method thereof
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
KR100503128B1 (ko) * 2000-09-04 2005-07-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4051190B2 (ja) * 2000-10-31 2008-02-20 シャープ株式会社 表示装置の製造方法、表示装置用基板および測定システム
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
US6534853B2 (en) * 2001-06-05 2003-03-18 Chipmos Technologies Inc. Semiconductor wafer designed to avoid probed marks while testing
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100831280B1 (ko) * 2001-12-26 2008-05-22 엘지디스플레이 주식회사 액정표시장치
CN100565902C (zh) * 2002-10-09 2009-12-02 株式会社半导体能源研究所 发光装置的制造方法
JP2004165068A (ja) * 2002-11-14 2004-06-10 Sanyo Electric Co Ltd 有機電界発光パネルの製造方法
JP3783707B2 (ja) * 2003-03-19 2006-06-07 セイコーエプソン株式会社 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
JP4234027B2 (ja) * 2004-01-29 2009-03-04 三菱電機株式会社 アレイ基板ならびに表示装置およびこれらの製造方法
JP4026618B2 (ja) * 2004-05-20 2007-12-26 セイコーエプソン株式会社 電気光学装置、その検査方法および電子機器
WO2006016662A1 (ja) * 2004-08-11 2006-02-16 Sanyo Electric Co., Ltd. 半導体素子マトリクスアレイ、その製造方法及び表示パネル
KR101051008B1 (ko) * 2004-08-24 2011-07-21 삼성전자주식회사 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
US7538399B2 (en) * 2004-12-15 2009-05-26 Samsung Electronics Co., Ltd. Thin film transistor substrate and manufacturing method thereof
WO2006126423A1 (ja) * 2005-05-27 2006-11-30 Sharp Kabushiki Kaisha 薄膜トランジスタ基板及びそれを備えた液晶表示装置、並びに薄膜トランジスタ基板の製造方法
KR101148206B1 (ko) * 2005-11-29 2012-05-24 삼성전자주식회사 표시 기판과, 이의 검사 방법
JP4674544B2 (ja) * 2005-12-27 2011-04-20 セイコーエプソン株式会社 電気光学装置の製造方法
JP5104317B2 (ja) * 2006-01-18 2012-12-19 富士通セミコンダクター株式会社 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法
KR101254029B1 (ko) * 2006-05-19 2013-04-12 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 액정표시장치
KR101295192B1 (ko) * 2006-06-29 2013-08-09 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR20080008704A (ko) * 2006-07-21 2008-01-24 삼성전자주식회사 표시기판, 그 제조방법 및 이를 갖는 표시장치
US9076362B2 (en) * 2006-09-22 2015-07-07 Samsung Display Co., Ltd. Display substrate and method of manufacturing a motherboard for the same
KR100922803B1 (ko) * 2006-11-29 2009-10-21 엘지디스플레이 주식회사 액정표시장치
KR100805124B1 (ko) * 2007-03-05 2008-02-21 삼성에스디아이 주식회사 표시 장치의 제조 방법 및 표시 장치
KR100836472B1 (ko) * 2007-03-22 2008-06-09 삼성에스디아이 주식회사 반도체장치 및 그 제조방법
KR100911962B1 (ko) 2007-10-22 2009-08-13 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
KR101413578B1 (ko) * 2007-12-04 2014-07-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR100947448B1 (ko) * 2008-06-11 2010-03-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 제조방법
KR101033463B1 (ko) * 2008-06-13 2011-05-09 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
TWI395037B (zh) * 2008-10-13 2013-05-01 Prime View Int Co Ltd 主動元件陣列基板及其檢測方法
TW201022779A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof
KR101576955B1 (ko) * 2009-01-20 2015-12-11 삼성전자주식회사 본딩 패드를 구비한 반도체 장치 및 이를 포함하는 반도체 패키지
JP5352333B2 (ja) 2009-04-23 2013-11-27 株式会社ジャパンディスプレイ アクティブマトリクス型表示装置
JP2010272270A (ja) * 2009-05-20 2010-12-02 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101040859B1 (ko) * 2009-09-02 2011-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101082174B1 (ko) * 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101677266B1 (ko) * 2010-02-12 2016-11-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101807849B1 (ko) * 2010-12-08 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101783953B1 (ko) * 2010-12-27 2017-10-11 삼성디스플레이 주식회사 표시 장치 및 그 검사 방법
US8797057B2 (en) * 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
KR20120113543A (ko) 2011-04-05 2012-10-15 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
KR101894270B1 (ko) * 2011-08-12 2018-10-15 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101829312B1 (ko) * 2011-08-26 2018-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP5806635B2 (ja) * 2012-03-30 2015-11-10 富士フイルム株式会社 固体撮像素子の製造方法
KR20130116092A (ko) * 2012-04-12 2013-10-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 액정 커패시턴스 측정 방법
JP6015095B2 (ja) * 2012-04-25 2016-10-26 セイコーエプソン株式会社 電気光学装置および電子機器
KR101985921B1 (ko) * 2012-06-13 2019-06-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101876234B1 (ko) * 2012-07-25 2018-07-09 엘지디스플레이 주식회사 플라스틱패널 및 이를 이용한 평판표시장치
KR101444777B1 (ko) * 2012-08-10 2014-09-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
KR20140030682A (ko) * 2012-09-03 2014-03-12 삼성디스플레이 주식회사 표시 장치 및 마더 기판
KR101942489B1 (ko) * 2012-10-17 2019-01-28 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
KR20140064036A (ko) * 2012-11-19 2014-05-28 삼성디스플레이 주식회사 패드부, 이를 구비하는 표시 패널 및 평판 표시 장치
KR102043180B1 (ko) * 2013-04-25 2019-11-12 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US9911799B2 (en) * 2013-05-22 2018-03-06 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same
KR102018733B1 (ko) * 2013-06-13 2019-09-06 삼성디스플레이 주식회사 플렉서블 표시장치
KR102085274B1 (ko) * 2013-06-21 2020-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102058516B1 (ko) * 2013-07-05 2020-02-10 삼성디스플레이 주식회사 유기발광표시장치용 모기판
KR102098220B1 (ko) * 2013-11-28 2020-04-07 엘지디스플레이 주식회사 표시장치용 표시패널
KR20150084127A (ko) * 2014-01-13 2015-07-22 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 이를 포함하는 표시 장치
TWI537656B (zh) * 2014-03-14 2016-06-11 群創光電股份有限公司 顯示裝置
KR102153553B1 (ko) * 2014-03-26 2020-09-09 삼성디스플레이 주식회사 구동 집적 회로 패키지 및 이를 포함하는 표시 장치
KR20160006872A (ko) * 2014-07-09 2016-01-20 삼성디스플레이 주식회사 표시장치 및 그 검사방법
KR102246365B1 (ko) * 2014-08-06 2021-04-30 삼성디스플레이 주식회사 표시장치와 그의 제조방법
CN104238215A (zh) * 2014-08-28 2014-12-24 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
JP2016062874A (ja) * 2014-09-22 2016-04-25 株式会社ジャパンディスプレイ 画像表示装置及びその製造方法、並びに画像表示装置の検査方法
KR20160076219A (ko) * 2014-12-22 2016-06-30 에스케이하이닉스 주식회사 얼라인먼트 검사 장치 및 이를 포함하는 반도체 집적 회로 장치
KR102423194B1 (ko) * 2015-01-21 2022-07-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치의 접속패드 검사방법
US9614183B2 (en) * 2015-04-01 2017-04-04 Apple Inc. Organic light-emitting diode displays with crack detection and crack propagation prevention circuitry
KR102315889B1 (ko) * 2015-04-14 2021-10-21 삼성디스플레이 주식회사 표시 패널
KR102446857B1 (ko) * 2015-05-26 2022-09-23 삼성디스플레이 주식회사 표시 장치
CN107636840B (zh) * 2015-06-04 2021-02-19 夏普株式会社 有源矩阵基板
KR102316101B1 (ko) * 2015-06-24 2021-10-26 엘지디스플레이 주식회사 표시장치와 그 검사 방법
KR102477983B1 (ko) * 2015-06-25 2022-12-15 삼성디스플레이 주식회사 표시 장치
KR102411543B1 (ko) * 2015-06-29 2022-06-22 삼성디스플레이 주식회사 유기 발광 표시 장치
US10121843B2 (en) * 2015-09-30 2018-11-06 Apple Inc. Corrosion resistant test lines
KR102455318B1 (ko) * 2015-10-30 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106782256B (zh) * 2015-11-18 2020-11-03 上海和辉光电有限公司 一种带有面板测试电路的显示装置
KR101747264B1 (ko) * 2015-11-30 2017-06-15 엘지디스플레이 주식회사 표시 장치와 그의 제조 방법
KR102468366B1 (ko) 2015-12-29 2022-11-18 엘지디스플레이 주식회사 유기발광 표시장치
KR102458907B1 (ko) * 2015-12-29 2022-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN117500327A (zh) * 2016-01-21 2024-02-02 苹果公司 有机发光二极管显示器的电源和数据路由结构
KR102324830B1 (ko) * 2016-01-26 2021-11-12 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102451726B1 (ko) * 2016-03-28 2022-10-07 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6609495B2 (ja) * 2016-03-28 2019-11-20 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
KR102557892B1 (ko) * 2016-08-19 2023-07-21 삼성디스플레이 주식회사 디스플레이 장치
KR102665178B1 (ko) * 2016-09-21 2024-05-14 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102620018B1 (ko) * 2016-09-30 2024-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 오픈 쇼트 검사방법
KR102659422B1 (ko) * 2016-10-17 2024-04-22 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조 방법
KR102644827B1 (ko) * 2016-11-18 2024-03-11 삼성디스플레이 주식회사 터치 센서 및 이를 구비하는 표시 장치
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
KR102590316B1 (ko) * 2016-12-05 2023-10-17 삼성디스플레이 주식회사 표시 장치
KR20180082688A (ko) * 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치
KR20180091994A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108461411B (zh) * 2017-02-21 2020-10-27 华邦电子股份有限公司 封装结构
JP6901888B2 (ja) * 2017-03-27 2021-07-14 株式会社ジャパンディスプレイ タッチセンサ内蔵表示装置
KR102396181B1 (ko) * 2017-03-29 2022-05-11 삼성디스플레이 주식회사 표시패널 및 표시패널 테스트 시스템
KR102330863B1 (ko) * 2017-05-12 2021-11-24 엘지디스플레이 주식회사 표시 장치
KR102265542B1 (ko) * 2017-05-31 2021-06-15 엘지디스플레이 주식회사 플렉서블 표시 장치
KR102420079B1 (ko) * 2017-06-16 2022-07-13 삼성디스플레이 주식회사 디스플레이 장치
KR102432386B1 (ko) * 2017-07-12 2022-08-12 삼성디스플레이 주식회사 표시 장치
KR102497283B1 (ko) * 2017-08-17 2023-02-08 삼성디스플레이 주식회사 디스플레이 장치
WO2019064367A1 (ja) * 2017-09-27 2019-04-04 シャープ株式会社 表示デバイスの製造方法、表示デバイスの製造装置
CN107742635B (zh) * 2017-09-27 2020-07-03 京东方科技集团股份有限公司 一种显示面板及其制备方法
KR102414940B1 (ko) * 2017-10-31 2022-06-29 엘지디스플레이 주식회사 표시 장치 및 그의 제조방법
KR102534428B1 (ko) * 2017-11-29 2023-05-22 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102436659B1 (ko) * 2017-12-06 2022-08-26 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108257540A (zh) * 2018-01-26 2018-07-06 鄂尔多斯市源盛光电有限责任公司 显示基板、显示基板的测试方法和显示装置
KR102649144B1 (ko) * 2018-06-25 2024-03-21 삼성디스플레이 주식회사 디스플레이 장치
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
KR102605586B1 (ko) * 2018-07-11 2023-11-24 삼성디스플레이 주식회사 디스플레이 장치
KR20200060629A (ko) * 2018-11-22 2020-06-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2043084A1 (en) * 2007-09-25 2009-04-01 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN101398544A (zh) * 2007-09-25 2009-04-01 精工爱普生株式会社 电光装置及电子设备
US20150235913A1 (en) * 2014-02-20 2015-08-20 Samsung Display Co., Ltd. Display device and manufacturing method thereof
CN108091634A (zh) * 2016-11-23 2018-05-29 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
US11107869B2 (en) 2021-08-31
KR102569929B1 (ko) 2023-08-24
US20200006452A1 (en) 2020-01-02
KR20200003955A (ko) 2020-01-13
US20210376028A1 (en) 2021-12-02
KR20230120625A (ko) 2023-08-17
EP3591699A1 (en) 2020-01-08

Similar Documents

Publication Publication Date Title
US11282900B2 (en) Display device with dummy pixels in a non-display area
US11107869B2 (en) Display device
US11569335B2 (en) Display device
US20230059042A1 (en) Display panel and display device including display panel
CN107275506B (zh) 具有用于密封显示单元的保护层和封装层的显示设备
CN111261043B (zh) 显示面板
EP3739628A1 (en) Display device
CN111463239A (zh) 显示面板
US11871601B2 (en) Display apparatus
CN111326554A (zh) 显示装置
US11502157B2 (en) Display panel
KR102605586B1 (ko) 디스플레이 장치
KR20200136551A (ko) 표시 장치
US20190206958A1 (en) Display apparatus with a reduced peripheral area
KR20220119222A (ko) 표시 장치
CN113206132A (zh) 显示设备
CN112117307A (zh) 显示设备
US20240099082A1 (en) Display apparatus
KR102541927B1 (ko) 표시 장치
CN113745285A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination