KR20210141821A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20210141821A
KR20210141821A KR1020200057189A KR20200057189A KR20210141821A KR 20210141821 A KR20210141821 A KR 20210141821A KR 1020200057189 A KR1020200057189 A KR 1020200057189A KR 20200057189 A KR20200057189 A KR 20200057189A KR 20210141821 A KR20210141821 A KR 20210141821A
Authority
KR
South Korea
Prior art keywords
initialization
voltage line
organic layer
initialization voltage
contact hole
Prior art date
Application number
KR1020200057189A
Other languages
English (en)
Inventor
이준희
이영호
김찬영
안치욱
임충열
정다영
조성민
지미란
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200057189A priority Critical patent/KR20210141821A/ko
Priority to US17/098,145 priority patent/US11705546B2/en
Priority to CN202110346932.1A priority patent/CN113675351A/zh
Publication of KR20210141821A publication Critical patent/KR20210141821A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/364—Polymers
    • H01L2924/3641—Outgassing

Abstract

본 발명은 유기물로 이루어진 절연층 등으로부터의 아웃개싱을 최소화할 수 있는 디스플레이 장치를 위하여, 표시 영역 및 상기 표시 영역을 둘러싼 주변 영역을 포함하는 기판; 상기 기판 상에 위치하는 제1 초기화 전압선; 상기 제1 초기화 전압선 상에 위치하고, 상기 제1 초기화 전압선을 적어도 일부 노출하는 제1 콘택홀을 갖는 유기막층; 및 상기 주변 영역에 대응하는 상기 유기막층 상에 위치하고, 상기 제1 콘택홀을 통해 상기 제1 초기화 전압선과 접촉하는 브리지(bridge)배선을 포함하고, 상기 주변 영역에 대응하는 상기 유기막층은 상기 제1 콘택홀에 인접한 그루브(groove) 또는 더미홀을 갖는 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 다양한 층들이 적층된 구성을 갖게 된다. 예컨대 유기 발광 디스플레이 장치의 경우 유기 발광 소자를 구비하는데, 유기 발광 소자는 화소 전극과, 유기 발광층을 포함하는 중간층과, 대향 전극을 포함한다. 이 외에, 유기 발광 소자를 구동하기 위한 회로부 역시 복수의 배선층들이 적층된 구성을 가지며, 복수의 배선층들 사이에는 복수의 배선층들 간의 단락을 방지하기 위한 절연층들이 위치할 수 있다. 이와 같은 절연층들은 무기물 또는 유기물로 이루어질 수 있다. 한편, 유기물로 이루어진 절연층에는 유기물에서 발생한 가스가 디스플레이 장치의 제조 공정 중에 모두 배출되지 않고 일부 잔류된 상태일 수 있기에, 디스플레이 장치의 사용 중에 유기물로 이루어진 절연층으로부터 아웃개싱(outgassing)이 발생할 수 있다. 또한, 디스플레이 장치를 옥외에서 장시간 사용할 경우, 태양광에 의해 유기물로 이루어진 절연층이 분해될 수 있고, 분해 과정에서 가스가 발생할 수 있다. 이처럼, 유기물로 이루어진 절연층으로부터 가스가 발생하면, 발생된 가스에 의해 유기 발광층이 열화되어 화소 수축(pixel shrinkage) 등과 같은 결함이 발생함으로써, 디스플레이 장치의 신뢰성이 저하될 수 있다. 따라서, 유기물로 이루어진 절연층으로부터 발생된 가스에 의한 화소 수축 등과 같은 결함을 방지하기 위한 연구가 활발히 진행되고 있다.
본 발명의 실시예들은 여러 문제점들을 해결하기 위한 것으로서, 유기물로 이루어진 절연층 등으로부터의 아웃개싱을 최소화할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시 영역 및 상기 표시 영역을 둘러싼 주변 영역을 포함하는 기판; 상기 기판 상에 위치하는 제1 초기화 전압선; 상기 제1 초기화 전압선 상에 위치하고, 상기 제1 초기화 전압선을 적어도 일부 노출하는 제1 콘택홀을 갖는 유기막층; 및 상기 주변 영역에 대응하는 상기 유기막층 상에 위치하고, 상기 제1 콘택홀을 통해 상기 제1 초기화 전압선과 접촉하는 브리지(bridge)배선을 포함하고, 상기 주변 영역에 대응하는 상기 유기막층은 상기 제1 콘택홀에 인접한 그루브(groove) 또는 더미홀을 갖는 디스플레이 장치가 제공된다.
일 예에 따르면, 상기 제1 초기화 전압선과 동일 층에 배치되는 제2 초기화 전압선을 더 포함하고, 상기 유기막층은 상기 제2 초기화 전압선을 적어도 일부 노출하는 제2 콘택홀을 더 갖고, 상기 브리지배선은 상기 제2 콘택홀을 통해 상기 제2 초기화 전압선과 접촉할 수 있다.
일 예에 따르면, 상기 브리지배선은 제1 방향으로 각각 연장되어 상기 제1 초기화 전압선과 접촉하는 제1 부분 및 상기 제2 초기화 전압선과 접촉하는 제2 부분을 포함할 수 있다.
일 예에 따르면, 상기 그루브 또는 상기 더미홀은 상기 제1 부분과 상기 제2 부분 사이에 위치할 수 있다.
일 예에 따르면, 상기 브리지배선은 상기 그루브와 적어도 일부 중첩하고, 상기 그루브에 의해 단차를 가질 수 있다.
일 예에 따르면, 상기 기판으로부터 상기 그루브와 중첩된 상기 브리지배선의 상면까지의 수직거리는 상기 기판으로부터 상기 그루브와 중첩된 부분을 제외한 나머지 상기 브리지배선의 상면까지의 수직거리보다 낮을 수 있다.
일 예에 따르면, 상기 브리지배선과 동일 층에 배치되는 연결배선을 더 포함할 수 있다.
일 예에 따르면, 상기 브리지배선 및 상기 연결배선은 일체(一體)일 수 있다.
일 예에 따르면, 평면 상에서, 상기 연결배선은 적어도 2회 이상 절곡된 형상일 수 있다.
본 발명의 다른 관점에 따르면, 표시 영역 및 상기 표시 영역을 둘러싼 주변 영역을 포함하는 기판; 상기 기판 상에 위치하는 제1 초기화 전압선; 상기 제1 초기화 전압선 상에 위치하고, 상기 제1 초기화 전압선의 적어도 일부를 노출하는 제1 콘택홀을 갖는 제1 유기막층; 상기 제1 유기막층 상에 위치하고, 상기 제1 콘택홀에 대응하는 제3 콘택홀을 갖는 제2 유기막층; 및 상기 주변 영역에 대응하는 상기 제2 유기막층 상에 위치하고, 상기 제1 초기화 전압선과 접촉하는 브리지배선을 포함하고, 상기 주변 영역에 대응하는 상기 제2 유기막층은 상기 제1 콘택홀 및 제3 콘택홀에 인접한 제1 더미홀을 갖는 디스플레이 장치가 제공된다.
일 예에 따르면, 상기 제1 유기막층은 상기 제1 더미홀에 대응하는 제2 더미홀을 가질 수 있다.
일 예에 따르면, 상기 제1 초기화 전압선과 동일 층에 배치되는 제2 초기화 전압선을 더 포함하고, 상기 제1 유기막층은 상기 제2 초기화 전압선을 적어도 일부 노출하는 제2 콘택홀을 더 갖고, 상기 제2 유기막층은 상기 제2 콘택홀에 대응하는 제4 콘택홀을 더 갖고, 상기 브리지배선은 상기 제2 콘택홀 및 제4 콘택홀을 통해 상기 제2 초기화 전압선과 접촉할 수 있다.
일 예에 따르면, 상기 브리지배선은 제1 방향으로 각각 연장되어 상기 제1 초기화 전압선과 접촉하는 제1 부분 및 상기 제2 초기화 전압선과 접촉하는 제2 부분을 포함하고, 상기 제1 더미홀은 상기 제1 부분과 상기 제2 부분 사이에 위치할 수 있다.
일 예에 따르면, 상기 제2 유기막층은 상기 제1 더미홀과 이격되고, 상기 제1 부분과 상기 제2 부분 사이에 위치한 제3 더미홀을 더 가질 수 있다.
일 예에 따르면, 상기 브리지배선과 동일 층에 배치되는 연결배선을 더 포함할 수 있다.
일 예에 따르면, 평면 상에서, 상기 연결배선을 사이에 두고 상기 브리지배선과 이격되고, 상기 표시 영역에 대응하여 위치하는 발광 소자를 더 포함할 수 있다.
일 예에 따르면, 상기 발광 소자는, 상기 브리지배선과 동일 층에 배치되는 화소 전극; 화소 전극 상에 위치하는 중간층; 및 상기 중간층 상에 위치하는 대향 전극을 포함할 수 있다.
본 발명의 또 다른 관점에 따르면, 표시 영역 및 상기 표시 영역을 둘러싼 주변 영역을 포함하는 기판; 상기 기판 상에 위치하는 전압배선; 상기 전압배선 상에 위치하고, 상기 배선의 적어도 일부를 노출하는 제1 콘택홀을 갖는 제1 유기막층; 상기 제1 유기막층 상에 위치하고, 상기 제1 콘택홀에 대응하는 제3 콘택홀을 갖는 제2 유기막층; 및 상기 주변 영역에 대응하는 상기 제2 유기막층 상에 위치하고, 상기 전압배선과 접촉하는 브리지배선을 포함하고, 상기 주변 영역에 대응하는 상기 제2 유기막층은 상기 제1 콘택홀 및 제3 콘택홀에 인접한 더미홀을 갖는 디스플레이 장치가 제공된다.
일 예에 따르면, 상기 표시 영역 상에 배열되고, 제1 내지 제3 스캔 신호, 데이터 전압 및 초기화 전압을 각각 수신하는 복수의 화소들을 더 포함하고, 상기 복수의 화소들은, 발광 소자; 게이트-소스 전압에 따라 상기 발광 소자로 흐르는 전류의 크기를 제어하는 구동 박막트랜지스터; 전원선과 상기 구동 박막트랜지스터의 게이트 사이의 스토리지 커패시터; 상기 제2 스캔 신호에 응답하여 상기 데이터 전압을 상기 구동 박막트랜지스터의 소스에 전달하는 스캔 박막트랜지스터; 상기 제2 스캔 신호에 응답하여 상기 구동 박막트랜지스터의 드레인과 게이트 사이를 연결하는 보상 박막트랜지스터; 상기 제1 스캔 신호에 응답하여 상기 초기화 전압을 상기 구동 박막트랜지스터의 게이트에 인가하는 게이트 초기화 박막트랜지스터; 및 상기 제3 스캔 신호에 응답하여 상기 초기화 전압을 상기 발광 소자의 애노드에 인가하는 애노드 초기화 박막트랜지스터를 포함할 수 있다.
일 예에 따르면, 상기 전압배선은 각 화소에 상기 초기화 전압을 전달하는 초기화 전압선일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
본 발명의 실시예들에 의하면, 디스플레이 장치 내의 유기물의 체적(volume)을 감소시켜 유기물의 아웃개싱을 최소화할 수 있다. 따라서, 디스플레이 장치가 태양광에 장시간 노출되더라도 태양광에 의한 유기물의 분해를 방지 또는 최소화할 수 있으므로, 디스플레이 장치의 신뢰성이 향상될 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 패널의 어느 한 화소를 개략적으로 나타낸 등가 회로도이다.
도 3은 도 1의 디스플레이 장치의 일부분을 개략적으로 도시하는 확대 평면도이다.
도 4는 도 3의 디스플레이 장치의 일부분을 개략적으로 도시하는 확대 평면도이다.
도 5a 및 도 5b는 도 4의 브릿지배선을 I-I'을 따라 절취한 예시적인 단면도들이다.
도 6은 도 4의 브릿지배선 및 발광 소자를 II-II'을 따라 절취한 예시적인 단면도이다.
도 7a, 도 7b 및 도 7c는 도 4의 브릿지배선을 I-I'을 따라 절취한 예시적인 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예들에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예들에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예들에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예들에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 1을 참조하면, 디스플레이 장치(1)는 이미지를 표시하는 표시 영역(DA)과 표시 영역(DA) 주변에 배치되는 주변 영역(PA)을 포함한다. 디스플레이 장치(1)는 표시 영역(DA)에서 방출되는 빛을 이용하여 외부로 이미지를 제공할 수 있다. 물론 디스플레이 장치(1)는 기판(100)을 포함하기에, 기판(100)이 그러한 표시 영역(DA) 및 주변 영역(PA)을 갖는다고 할 수도 있다.
기판(100)은 유리, 금속 또는 플라스틱 등 다양한 소재로 구성될 수 있다. 일 실시예에 따르면, 기판(100)은 플렉서블 소재를 포함할 수 있다. 여기서, 플렉서블 소재란 잘 휘어지고 구부러지며 접거나 말 수 있는 기판을 지칭한다. 이러한 플렉서블 소재의 기판(100)은 초박형 유리, 금속 또는 플라스틱으로 구성될 수 있다.
기판(100)의 표시 영역(DA)에는 유기 발광 다이오드(organic light-emitting diode, OLED)와 같은 다양한 표시요소(display element)를 구비한 화소(PX)들이 배치될 수 있다. 화소(PX)는 복수로 구성되며, 복수의 화소(PX)는 스트라이프 배열, 펜타일 배열, 모자익 배열 등 다양한 형태로 배치되어 화상을 구현할 수 있다.
표시 영역(DA)을 평면 형상으로 볼 때, 상기 표시 영역(DA)는 도 1과 같이 직사각형 형상으로 구비될 수 있다. 또 다른 실시예로, 표시 영역(DA)은 삼각형, 오각형, 육각형 등의 다각형 형상이나 원형 형상, 타원형 형상, 비정형 형상 등으로 구비될 수 있다.
기판(100)의 주변 영역(PA)은 표시 영역(DA) 주변에 배치되는 영역으로, 화상이 표시되지 않는 영역일 수 있다. 주변 영역(PA)에는 표시 영역(DA)에 인가할 전기적 신호를 전달하는 다양한 배선들, 인쇄회로기판이나 드라이버 IC칩이 부착되는 패드들이 위치할 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 패널의 어느 한 화소를 개략적으로 나타낸 등가 회로도이다.
도 2를 참조하면, 하나의 화소(PX)는 화소 회로(PC) 및 화소 회로(PC)에 전기적으로 연결된 유기 발광 다이오드(OLED)를 포함할 수 있다.
일 예로, 화소 회로(PC)는, 도 2에 도시된 바와 같이, 제1 내지 제7 박막트랜지스터(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함한다. 제1 내지 제7 박막트랜지스터(T1 내지 T7) 및 스토리지 커패시터(Cst)는 제1 내지 제3 스캔 신호(Sn, Sn-1, Sn+1)을 각각 전달하는 제1 내지 제3 스캔 라인(SL, SL-1, SL+1), 데이터 전압(Dm)을 전달하는 데이터 라인(DL), 발광 제어 신호(En)를 전달하는 발광 제어 라인(EL), 구동 전압(ELVDD)을 전달하는 구동 전압선(PL), 초기화 전압(Vint)을 전달하는 초기화 전압선(VL) 및 공통 전압(ELVSS)이 인가되는 공통 전극에 연결된다.
제1 박막트랜지스터(T1)는 게이트-소스 전압에 따라 드레인 전류의 크기가 결정되는 구동 트랜지스터이고, 제2 내지 제7 박막트랜지스터(T2 내지 T7)는 게이트-소스 전압, 실질적으로 게이트 전압에 따라 턴 온/오프되는 스위칭 트랜지스터일 수 있다.
제1 박막트랜지스터(T1)는 구동 박막트랜지스터로 지칭되고, 제2 박막트랜지스터(T2)는 스캔 박막트랜지스터로 지칭되고, 제3 박막트랜지스터(T3)는 보상 박막트랜지스터로 지칭되고, 제4 박막트랜지스터(T4)는 게이트 초기화 박막트랜지스터로 지칭되고, 제5 박막트랜지스터(T5)는 제1 발광 제어 박막트랜지스터로 지칭되고, 제6 박막트랜지스터(T6)는 제2 발광 제어 박막트랜지스터로 지칭되고, 제7 박막트랜지스터(T7)는 애노드 초기화 박막트랜지스터로 지칭될 수 있다.
스토리지 커패시터(Cst)는 구동 전압선(PL)과 구동 박막트랜지스터(T1)의 구동 게이트(G1) 사이에 연결된다. 스토리지 커패시터(Cst)는 구동 전압선(PL)에 연결되는 상부 전극(CE2), 및 구동 박막트랜지스터(T1)의 구동 게이트(G1)에 연결되는 하부 전극(CE1)을 가질 수 있다.
구동 박막트랜지스터(T1)는 게이트-소스 전압에 따라 구동 전압선(PL)에서 유기 발광 다이오드(OLED)로 흐르는 구동 전류(IOLED)의 크기를 제어할 수 있다. 구동 박막트랜지스터(T1)는 스토리지 커패시터(Cst)의 하부 전극(CE1)에 연결되는 구동 게이트(G1), 제1 발광 제어 박막트랜지스터(T5)를 통해 구동 전압선(PL)에 연결되는 구동 소스(S1), 제2 발광 제어 박막트랜지스터(T6)를 통해 유기 발광 다이오드(OLED)에 연결되는 구동 드레인(D1)을 가질 수 있다.
구동 박막트랜지스터(T1)는 게이트-소스 전압에 따라 구동 전류(IOLED)를 유기 발광 다이오드(OLED)에 출력할 수 있다. 구동 전류(IOLED)의 크기는 구동 박막트랜지스터(T1)의 게이트-소스 전압과 문턱 전압의 차에 기초하여 결정된다. 유기 발광 다이오드(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류(IOLED)를 수신하고, 구동 전류(IOLED)의 크기에 따른 밝기로 발광할 수 있다.
스캔 박막트랜지스터(T2)는 제1 스캔 신호(Sn)에 응답하여 데이터 전압(Dm)을 구동 박막트랜지스터(T1)의 구동 소스(S1)에 전달한다. 스캔 박막트랜지스터(T2)는 제1 스캔 라인(SL)에 연결되는 스캔 게이트(G2), 데이터 라인(DL)에 연결되는 스캔 소스(S2), 및 구동 박막트랜지스터(T1)의 구동 소스(S1)에 연결되는 스캔 드레인(D2)을 가질 수 있다.
보상 박막트랜지스터(T3)는 구동 박막트랜지스터(T1)의 구동 드레인(D1)과 구동 게이트(G1) 사이에 직렬로 연결되며, 제1 스캔 신호(Sn)에 응답하여 구동 박막트랜지스터(T1)의 구동 드레인(D1)과 구동 게이트(G1)를 서로 연결한다. 보상 박막트랜지스터(T3)는 제1 스캔 라인(SL)에 연결되는 보상 게이트(G3), 구동 박막트랜지스터(T1)의 구동 드레인(D1)에 연결되는 보상 소스(S3), 및 구동 박막트랜지스터(T1)의 구동 게이트(G1)에 연결되는 보상 드레인(D3)을 가질 수 있다. 도 2에서는 보상 박막트랜지스터(T3)가 서로 직렬로 연결되는 2개의 박막트랜지스터를 포함하는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)는 한 개의 박막트랜지스터로 구성될 수 있다.
게이트 초기화 박막트랜지스터(T4)는 제2 스캔 신호(Sn-1)에 응답하여 초기화 전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트(G1)에 인가한다. 게이트 초기화 박막트랜지스터(T4)는 제2 스캔 라인(SL-1)에 연결되는 제1 초기화 게이트(G4), 구동 박막트랜지스터(T1)의 구동 게이트(G1)에 연결되는 제1 초기화 소스(S4), 및 초기화 전압선(VL)에 연결되는 제1 초기화 드레인(D4)을 가질 수 있다. 도 2에서는 게이트 초기화 박막트랜지스터(T4)가 서로 직렬로 연결되는 2개의 박막트랜지스터를 포함하는 것으로 도시하고 있으나, 게이트 초기화 박막트랜지스터(T4)는 한 개의 박막트랜지스터로 구성될 수 있다.
애노드 초기화 박막트랜지스터(T7)는 제3 스캔 신호(Sn+1)에 응답하여 초기화 전압(Vint)을 유기 발광 다이오드(OLED)의 애노드에 인가한다. 애노드 초기화 박막트랜지스터(T7)는 제3 스캔 라인(SL+1)에 연결되는 제2 초기화 게이트(G7), 유기 발광 다이오드(OLED)의 애노드에 연결되는 제2 초기화 소스(S7), 및 초기화 전압선(VL)에 연결되는 제2 초기화 드레인(D7)을 가질 수 있다.
제1 발광 제어 박막트랜지스터(T5)는 발광 제어 신호(En)에 응답하여 구동 전압선(PL)과 구동 박막트랜지스터(T1)의 구동 소스(S1)를 서로 접속할 수 있다. 제1 발광 제어 박막트랜지스터(T5)는 발광 제어 라인(EL)에 연결되는 제1 발광 제어 게이트(G5), 구동 전압선(PL)에 연결되는 제1 발광 제어 소스(S5), 및 구동 박막트랜지스터(T1)의 구동 소스(S1)에 연결되는 제1 발광 제어 드레인(D5)을 가질 수 있다.
제2 발광 제어 박막트랜지스터(T6)는 발광 제어 신호(En)에 응답하여 구동 박막트랜지스터(T1)의 구동 드레인(D1)과 유기 발광 다이오드(OLED)의 애노드를 서로 접속할 수 있다. 제2 발광 제어 박막트랜지스터(T6)는 발광 제어 라인(EL)에 연결되는 제2 발광 제어 게이트(G6), 구동 박막트랜지스터(T1)의 구동 드레인(D1)에 연결되는 제2 발광 제어 소스(S6), 및 유기 발광 다이오드(OLED)의 애노드에 연결되는 제2 발광 제어 드레인(D6)을 가질 수 있다.
제2 스캔 신호(Sn-1)는 이전 행의 제1 스캔 신호(Sn)와 실질적으로 동기화될 수 있다. 제3 스캔 신호(Sn+1)는 제1 스캔 신호(Sn)와 실질적으로 동기화될 수 있다. 다른 예에 따르면, 제3 스캔 신호(Sn+1)는 다음 행의 제1 스캔 신호(Sn)와 실질적으로 동기화될 수 있다.
본 실시예에서, 제1 내지 제7 박막트랜지스터(T1 내지 T7)는 실리콘을 포함하는 반도체층을 포함할 수 있다. 일 예로, 제1 내지 제7 박막트랜지스터(T1 내지 T7)는 저온 폴리실리콘(Low Temperature Poly-Silicon; LTPS)을 포함하는 반도체층을 포함할 수 있다. 폴리실리콘 물질은 전자이동도가 높아 (100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하다. 다른 예로, 제1 내지 제7 박막트랜지스터(T1 내지 T7)의 반도체층들은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 예를 들어, 반도체층(A)은 ITZO(InSnZnO) 반도체층, IGZO(InGaZnO) 반도체층 등일 수 있다. 또 다른 예로, 제1 내지 제7 박막트랜지스터(T1 내지 T7) 중 일부 반도체층은 저온 폴리실리콘(LTPS)으로 형성되고, 다른 일부 반도체층은 산화물 반도체(IGZO 등)로 형성될 수도 있다.
이하에서 일 실시예에 따른 디스플레이 패널(10)의 한 화소(PX)의 구체적인 동작 과정을 상세히 설명한다. 도 2에 도시된 바와 같이, 제1 내지 제7 박막트랜지스터(T1 내지 T7)는 p형 MOSFET인 것으로 가정한다.
우선, 하이 레벨의 발광 제어 신호(En)가 수신되면, 제1 발광 제어 박막트랜지스터(T5)와 제2 발광 제어 박막트랜지스터(T6)가 턴 오프되고, 구동 박막트랜지스터(T1)는 구동 전류(IOLED)의 출력을 멈추고, 유기 발광 다이오드(OLED)는 발광을 멈춘다.
이후, 로우 레벨의 제2 스캔 신호(Sn-1)가 수신되는 게이트 초기화 기간 동안, 게이트 초기화 박막트랜지스터(T4)가 턴 온되며, 초기화 전압(Vint)은 구동 박막트랜지스터(T1)의 구동 게이트(G1), 즉, 스토리지 커패시터(Cst)의 하부 전극(CE1)에 인가된다. 스토리지 커패시터(Cst)에는 구동 전압(ELVDD)과 초기화 전압(Vint)의 차(ELVDD - Vint)가 저장된다.
이후, 로우 레벨의 제1 스캔 신호(Sn)가 수신되는 데이터 기입 기간 동안, 스캔 박막트랜지스터(T2)와 보상 박막트랜지스터(T3)가 턴 온되며, 데이터 전압(Dm)은 구동 박막트랜지스터(T1)의 구동 소스(S1)에 수신된다. 보상 박막트랜지스터(T3)에 의해 구동 박막트랜지스터(T1)는 다이오드 연결되고, 순방향으로 바이어스 된다. 구동 박막트랜지스터(T1)의 게이트 전압은 초기화 전압(Vint)에서 상승한다. 구동 박막트랜지스터(T1)의 게이트 전압이 데이터 전압(Dm)에서 구동 박막트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 데이터 보상 전압(Dm - |Vth|)과 동일해지면, 구동 박막트랜지스터(T1)이 턴 오프되면서 구동 박막트랜지스터(T1)의 게이트 전압의 상승은 멈춘다. 그에 따라, 스토리지 커패시터(Cst)에는 구동 전압(ELVDD)과 데이터 보상 전압(Dm - |Vth|)의 차(ELVDD - Dm + |Vth|)가 저장된다.
또한, 로우 레벨의 제3 스캔 신호(Sn+1)가 수신되는 애노드 초기화 기간 동안, 애노드 초기화 박막트랜지스터(T7)가 턴 온되며, 초기화 전압(Vint)은 유기 발광 다이오드(OLED)의 애노드에 인가된다. 초기화 전압(Vint)을 유기 발광 다이오드(OLED)의 애노드에 인가하여 유기 발광 다이오드(OLED)를 완전히 비발광시킴으로써, 다음 프레임에 화소(PX)가 블랙 계조에 대응하는 데이터 전압(Dm)을 수신하였지만, 유기 발광 다이오드(OLED)가 미세하게 발광하는 현상을 제거할 수 있다.
제1 스캔 신호(Sn)와 제3 스캔 신호(Sn+1)는 실질적으로 동기화될 수 있으며, 이 경우 데이터 기입 기간과 애노드 초기화 기간은 동일한 기간일 수 있다.
이후, 로우 레벨의 발광 제어 신호(En)가 수신되면, 제1 발광 제어 박막트랜지스터(T5)와 제2 발광 제어 박막트랜지스터(T6)가 턴 온되고, 구동 박막트랜지스터(T1)는 스토리지 커패시터(Cst)에 저장되었던 전압, 즉, 구동 박막트랜지스터(T1)의 소스-게이트 전압(ELVDD - Dm + |Vth|)에서 구동 박막트랜지스터(T1)의 문턱 전압(|Vth|)을 감산한 전압(ELVDD - Dm)에 대응하는 구동 전류(IOLED)를 출력하고, 유기 발광 다이오드(OLED)는 구동 전류(IOLED)의 크기에 대응하는 휘도로 발광할 수 있다.
제1 내지 제7 박막트랜지스터(T1 내지 T7)가 p형 MOSFET인 경우로 가정하고 디스플레이 패널(10)의 한 화소(PX)의 동작 과정을 서술하였으나, 다른 예로, 제1 내지 제7 박막트랜지스터(T1 내지 T7) 중 일부는 p형 MOSFET으로 형성되고, 다른 일부는 n형 MOSFET으로 형성될 수도 있다.
도 3은 도 1의 디스플레이 장치의 일부분을 개략적으로 도시하는 확대 평면도이다.
구체적으로, 도 3은 도 1의 디스플레이 장치(1)의 제1 영역(AR1)을 확대한 것이고, 제1 영역(AR1)은 표시 영역(DA)과 주변 영역(PA)의 경계 부분에 해당한다.
도 3을 참조하면, 디스플레이 장치(1)는 표시 영역(DA)에 배치되는 복수의 발광 소자(200)들, 주변 영역(PA)에 배치되는 브리지(bridge)배선으로서 초기화 브리지배선(VB), 구동 브리지배선(EB), 제1 패드 연결배선(PCL1) 및 제2 패드 연결배선(PCL2) 등을 포함할 수 있다.
복수의 발광 소자(200)들은 애노드와 캐소드를 갖는 유기 발광 다이오드(OLED)일 수 있다. 복수의 발광 소자(200)들은 도 3에 도시된 것처럼, 행 방향(X) 및/또는 열 방향(Y)으로 배열될 수 있다. 일 예로, 복수의 발광 소자(200)들은 매트릭스 형태로 배열될 수 있다. 다른 예로, 복수의 발광 소자(200)들은 스트라이프(stripe) 구조, 모자익(mosaic) 배열 구조, 델타(delta) 배열 구조, 펜타일 매트릭스(Pentile Matrix) 구조 등 다양한 형상으로 배치될 수 있다. 복수의 화소(PX, 도 1 참조)들은 복수의 발광 소자(200)들을 포함하기에, 복수의 화소(PX)들이 스트라이프(stripe) 구조, 모자익(mosaic) 배열 구조, 델타(delta) 배열 구조, 펜타일 매트릭스(Pentile Matrix) 구조 등 다양한 형상으로 배치된다고 할 수도 있다.
초기화 브리지배선(VB)은 +Y방향으로 각각 연장된 복수의 부분(part)들을 포함할 수 있으며, 복수의 부분들 각각은 복수의 콘택홀(VCNT, 이하 초기화 콘택홀)들 각각을 통해 복수의 화소(PX)들에 초기화 전압(Vint, 도 2 참조)을 전달할 수 있다.
초기화 브리지배선(VB)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 초기화 브리지배선(VB)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 초기화 브리지배선(VB)은 복수의 홀(H)들을 구비할 수 있으며, 일 예로, 복수의 홀(H)들은 아웃개싱 홀(outgassing hole)일 수 있다.
초기화 브리지배선(VB)은 제1 패드 콘택홀(PCNT1)을 통해 제1 패드 연결배선(PCL1)과 연결될 수 있다. 제1 패드 연결배선(PCL1)은 제1 방향(예를 들면, Y방향)으로 연장되어 디스플레이 장치(1)의 일 측에 배치된 패드부(미도시)와 연결될 수 있다. 패드부는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(미도시)과 전기적으로 연결될 수 있다. 인쇄회로기판은 제어부(미도시)의 신호 또는 전원을 디스플레이 장치(1)로 전달할 수 있다.
예를 들면, 인쇄회로기판으로부터 전달된 제어부의 신호에 의해 초기화 전압(Vint)이 공급될 수 있다. 초기화 전압(Vint)은 패드부와 연결된 제1 패드 연결배선(PCL1)을 통해 초기화 브리지배선(VB)에 전달될 수 있다. 초기화 브리지배선(VB)은 복수의 초기화 콘택홀(VCNT)들 각각을 통해 복수의 화소(PX)들 각각에 초기화 전압(Vint)을 전달할 수 있다. 즉, 초기화 브리지배선(VB)은 제1 패드 연결배선(PCL1)을 통해 인쇄회로기판 및 패드부로부터 전달된 초기화 전압(Vint)을 복수의 화소(PX)들 각각에 전달할 수 있다. 초기화 브리지배선(VB)이 배치되는 부분은 초기화 전압(Vint)이 입력되는 부분으로 이해될 수 있다.
구동 브리지배선(EB)은 초기화 브리지배선(VB)의 좌측 및/또는 우측에 각각 배치될 수 있다. 도 3에는 구동 브리지배선(EB)이 초기화 브리지배선(VB)의 양측에 각각 배치되도록 도시하고 있으나, 초기화 브리지배선(VB)의 좌측에만 배치될 수도 있다.
구동 브리지배선(EB)은 X방향으로 연장된 구동 콘택홀(ECNT)을 통해 구동 브리지배선(EB) 하부에 배치된 구동 전압공급배선(미도시)에 구동 전압(ELVDD, 도 2 참조)을 전달할 수 있다. 구동 브리지배선(EB)은 초기화 브리지배선(VB)과 동일 물질을 포함할 수 있다. 일 예로, 구동 브리지배선(EB)은 (반)투광성 전극 또는 반사 전극일 수 있다. 또한, 구동 브리지배선(EB)은 복수의 홀(H)들을 구비할 수 있으며, 일 예로, 복수의 홀(H)들은 아웃개싱 홀일 수 있다.
구동 브리지배선(EB)은 제2 패드 콘택홀(PCNT2)을 통해 제2 패드 연결배선(PCL2)과 연결될 수 있다. 제2 패드 연결배선(PCL2)은 제1 방향으로 연장되어 디스플레이 장치(1)의 일 측에 배치된 패드부와 연결될 수 있다. 패드부는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판과 전기적으로 연결될 수 있다. 인쇄회로기판으로부터 전달된 제어부의 신호에 의해 구동 전압(ELVDD)이 공급될 수 있다. 구동 전압(ELVDD)은 패드부와 연결된 제2 패드 연결배선(PCL2)을 통해 구동 브리지배선(EB)에 전달될 수 있다. 구동 브리지배선(EB)은 구동 콘택홀(ECNT)을 통해 구동 브리지배선(EB) 하부에 배치된 구동 전압공급배선에 구동 전압(ELVDD)을 전달할 수 있다. 즉, 구동 브리지배선(EB)은 제2 패드 연결배선(PCL2)을 통해 인쇄회로기판 및 패드부로부터 전달된 구동 전압(ELVDD)을 구동 전압공급배선에 전달하고, 구동 전압공급배선으로부터 복수의 화소(PX)들 각각에 구동 전압(ELVDD)이 전달될 수 있다. 구동 브리지배선(EB)이 배치되는 부분은 구동 전압(ELVDD)이 입력되는 부분으로 이해될 수 있다.
초기화 브리지배선(VB) 및 구동 브리지배선(EB) 하부에는 게이트 구동회로, 멀티플렉서(multiplexer), 디멀티플렉서(demultiplexer, demux), 다양한 배선들 등이 배치될 수 있다.
게이트 구동회로는 스캔 라인(SL, 도 2 참조)을 통해 각 화소(PX)에 스캔 신호(Sn, 도 2 참조)를 제공할 수 있다. 또한, 게이트 구동회로는 발광제어 라인(EL, 도 2 참조)을 통해 각 화소(PX)에 발광제어 신호(En, 도 2 참조)를 제공할 수 있다. 멀티플렉서는 여러 아날로그 또는 디지털 입력 신호 중 하나를 선택하여 선택된 입력을 하나의 라인에 전달하는 장치에 해당하고, 디멀티플렉서는 하나의 입력 신호를 받아서 수많은 데이터 출력선 중 하나를 선택하는 장치에 해당한다. 다양한 배선들은 공통 전압공급배선, 데이터 연결배선, 구동 전압연결배선 등에 해당할 수 있다.
초기화 브리지배선(VB) 및 구동 브리지배선(EB)은 초기화 브리지배선(VB) 및 구동 브리지배선(EB) 하부에 배치된 게이트 구동회로, 멀티플렉서, 디멀티플렉서 등을 회피하여 초기화 전압(Vint) 및 구동 전압(ELVDD)을 각각 표시 영역(DA)에 전달하는 브리지 역할을 하는 것으로 이해할 수 있다.
도 3에서는 초기화 브리지배선(VB) 및 구동 브리지배선(EB)이 디스플레이 장치(1)의 하단부에 배치되는 것으로 도시하고 있으나, 다른 예로, 초기화 브리지배선(VB) 및 구동 브리지배선(EB)은 디스플레이 장치(1)의 측면부에도 배치될 수 있다. 또한, 초기화 브리지배선(VB) 및 구동 브리지배선(EB)은 복수개로 형성될 수 있다. 즉, 초기화 전압(Vint) 및 구동 전압(ELVDD)이 입력되는 부분은 복수일 수 있다. 일 예로, 초기화 브리지배선(VB) 및 구동 브리지배선(EB)은 디스플레이 장치(1)의 하단부에 각각 4개씩 배치될 수 있다.
도 4는 도 3의 디스플레이 장치의 일부분을 개략적으로 도시하는 확대 평면도이고, 도 5a 및 도 5b는 도 4의 브릿지배선을 I-I'을 따라 절취한 예시적인 단면도들이다. 또한, 도 6은 도 4의 브릿지배선 및 발광 소자를 II-II'을 따라 절취한 예시적인 단면도이다.
도 4를 참조하면, 디스플레이 장치(1, 도 1 참조)는 표시 영역(DA)에 배치되는 복수의 발광 소자(200)들 및 연결배선으로서 초기화 연결배선(VCL), 주변 영역(PA)에 배치되는 초기화 브리지배선(VB)을 포함할 수 있다.
복수의 발광 소자(200)들은 도 4에 도시된 것처럼, 초기화 연결배선(VCL)을 사이에 두고 초기화 브리지배선(VB)과 이격되어 배치될 수 있다. 복수의 발광 소자(200)들은 스트라이프(stripe) 구조, 모자익(mosaic) 배열 구조, 델타(delta) 배열 구조, 펜타일 매트릭스(Pentile Matrix) 구조 등 다양한 형상으로 배치될 수 있다.
초기화 연결배선(VCL)은 복수의 발광 소자(200)들과 인접하게 배치될 수 있으며, 초기화 브리지배선(VB)과 동일 물질을 포함할 수 있다. 일 예로, 초기화 연결배선(VCL)은 (반)투광성 전극 또는 반사 전극일 수 있다.
초기화 연결배선(VCL)은 +Y방향으로 각각 연장된 초기화 브리지배선(VB)의 부분들과 각각 연결될 수 있다. 예를 들면, 초기화 브리지배선(VB)의 제1 부분(P1) 및 제2 부분(P2)은 각각 +Y방향으로 연장되고, 제1 부분(P1) 및 제2 부분(P2)은 각각 초기화 연결배선(VCL)과 연결될 수 있다. 초기화 브리지배선(VB)과 일체(一體)일 수 있다. 따라서, 초기화 연결배선(VCL)은 초기화 브리지배선(VB)과 동일하게 초기화 전압(Vint, 도 2 참조)을 복수의 화소(PX, 도 1 참조)들에 각각 전달할 수 있다.
초기화 연결배선(VCL)은 도 3에 도시된 것처럼, 평면 상에서 적어도 2회 이상 절곡된 형상일 수 있으며, 복수의 발광 소자(200)들을 회피하여 배치될 수 있다. 또한, 초기화 연결배선(VCL)은 메쉬(mesh) 구조일 수 있다. 초기화 연결배선(VCL) 및 초기화 브리지배선(VB)은 복수의 초기화 콘택홀(VCNT)들 각각을 통해 초기화 연결배선(VCL) 및 초기화 브리지배선(VB) 하부에 배치된 전압배선으로서 초기화 전압선(VL)에 연결될 수 있다. 또한, 초기화 브리지배선(VB)이 복수의 부분들을 가짐으로써, 초기화 연결배선(VCL) 및 초기화 브리지배선(VB)은 서로 다른 초기화 전압선(VL)과 각각 연결될 수 있다. 예를 들면, 초기화 브리지배선(VB)의 제1 부분(P1)은 제1 초기화 콘택홀(VCNT1)을 통해 제1 초기화 전압선(VL1)과 연결되고, 초기화 브리지배선(VB)의 제2 부분(P2)은 제2 초기화 콘택홀(VCNT2)을 통해 제2 초기화 전압선(VL2)과 연결될 수 있다. 또한, 초기화 전압선(VL)은 X방향 또는 Y방향으로 연장될 수 있으며, 초기화 전압선(VL)을 통해 복수의 화소(PX)들에 초기화 전압(Vint)을 각각 전달할 수 있다
일 실시예에 있어서, 디스플레이 장치(1)는 기판(100) 상에 배치된 유기막층(117)을 포함할 수 있다. 유기막층(117) 상에는 초기화 연결배선(VCL) 및 초기화 브리지배선(VB)이 배치될 수 있으며, 유기막층(117)은 복수의 초기화 콘택홀(VCNT)들을 가질 수 있다. 이 때, 주변 영역(PA)에 대응하는 유기막층(117)은 복수의 초기화 콘택홀(VCNT)들 각각에 인접한 그루브(groove, GR) 또는 더미홀(DH)을 가질 수 있다. 다른 말로, 유기막층(117)은 복수의 초기화 콘택홀(VCNT)들 각각을 둘러싸는 주변 영역(PA)의 일부분에 대응하여 그루브(GR) 또는 더미홀(DH)을 가질 수 있다.
유기막층(117)에 형성된 그루브(GR) 또는 더미홀(DH)은 +Y방향으로 각각 연장된 초기화 브리지배선(VB)의 부분들 사이사이에 배치될 수 있다. 일 예로, 그루브(GR) 또는 더미홀(DH)은 초기화 브리지배선(VB)의 제1 부분(P1) 및 제2 부분(P2) 사이에 배치될 수 있다.
이하에서 도 5a, 도 5b 및 도 6을 참조하여 디스플레이 장치(1)에 포함된 구성을 적층 구조에 따라 보다 구체적으로 설명하며, 초기화 브리지배선(VB), 초기화 전압선(VL), 그루브(GR) 및 더미홀(DH) 등의 위치관계에 대해 설명하고자 한다.
기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등을 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(111)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(111)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
기판(100)과 버퍼층(111) 사이에는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 기판(100) 등으로부터의 불순물이 반도체층(A)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
표시 영역(DA)에 대응하는 버퍼층(111) 상에는 반도체층(A)이 배치될 수 있다. 반도체층(A)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(A)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다.
반도체층(A)은 채널영역(C)과 상기 채널영역(C)의 양 옆에 배치된 소스 영역(S) 및 드레인 영역(D)을 포함할 수 있다. 반도체층(A)은 단층 또는 다층으로 구성될 수 있다.
기판(100) 상에는 반도체층(A)을 덮도록 게이트 절연층(113)이 적층되어 배치될 수 있다. 게이트 절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
표시 영역(DA)에 대응하는 게이트 절연층(113) 상에는 반도체층(A)과 적어도 일부 중첩되도록 게이트 전극(G)이 배치될 수 있고, 주변 영역(PA)에 대응하는 게이트 절연층(113) 상에는 게이트층(GAT)이 배치될 수 있다. 게이트 전극(G) 및 게이트층(GAT)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다. 일 실시예에 있어서, 게이트층(GAT)은 공통 전압공급배선, 데이터 연결배선, 구동 전압연결배선 등과 같은 다양한 배선들에 해당할 수 있다. 도 5a에서는 게이트층(GAT)이 게이트 절연층(113)의 전면(全面)을 덮도록 도시하고 있으나, 도 6에 도시된 것처럼, 게이트층(GAT)은 게이트 전극(G)과 함께 패터닝될 수도 있다.
게이트 절연층(113) 상에는 게이트 전극(G) 및 게이트층(GAT)을 덮도록 층간 절연층(115)이 배치될 수 있다. 층간 절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
층간 절연층(115) 상부에는 소스 전극, 드레인 전극, 데이터 라인(미도시), 초기화 전압선(VL) 등이 배치될 수 있다.
소스 전극, 드레인 전극, 데이터 라인, 초기화 전압선(VL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 소스 전극, 드레인 전극, 데이터 라인, 초기화 전압선(VL)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다. 소스 전극 및 드레인 전극은 콘택홀들을 통해서 반도체층(A)의 소스 영역(S) 또는 드레인 영역(D)에 접속될 수 있다. 초기화 전압선(VL)은 도 2의 II-II'선에 따라 도시되어 단선된 것처럼 보이나, 초기화 전압선(VL)은 Y방향으로 연장되어 동일 열에 배치되는 복수의 화소(PX)들에 각각 초기화 전압(Vint)을 전달할 수 있다.
소스 전극, 드레인 전극, 데이터 라인, 초기화 전압선(VL)은 무기 보호층(미도시)으로 커버될 수 있다. 무기 보호층은 질화실리콘(SiNX)과 산화실리콘(SiOX)의 단일막 또는 다층막일 수 있다. 무기 보호층은 층간 절연층(115) 상에 배치된 일부 배선들을 커버하여 보호하기 위해 도입된 것일 수 있다.
소스 전극, 드레인 전극, 데이터 라인, 초기화 전압선(VL)을 덮도록 유기막층(117)이 배치되며, 유기막층(117)은 표시 영역(DA)에 배치되는 박막트랜지스터(TFT)와 화소 전극(210)을 연결하기 위한 애노드 콘택홀(ACNT)을 포함한다. 또한, 유기막층(117)은 주변 영역(PA)에 배치되는 초기화 브리지배선(VB)과 초기화 전압선(VL)의 일부분을 연결하기 위한 초기화 콘택홀(VCNT)을 포함한다. 구체적으로, 유기막층(117)은 +Y방향으로 각각 연장된 초기화 브리지배선(VB)의 부분들과 복수의 초기화 전압선(VL)들을 각각 연결하기 위한 복수의 초기화 콘택홀(VCNT)들을 포함한다. 예를 들면, 유기막층(117)은 초기화 브리지배선(VB)의 제1 부분(P1)과 제1 초기화 전압선(VL1)을 연결하는 제1 초기화 콘택홀(VCNT1) 및 초기화 브리지배선(VB)의 제2 부분(P2)과 제2 초기화 전압선(VL2)을 연결하는 제2 초기화 콘택홀(VCNT2)을 포함한다.
일 실시예에 있어서, 도 5a에 도시된 것처럼, 주변 영역(PA)에 대응하는 유기막층(117)은 복수의 초기화 콘택홀(VCNT)들 각각에 인접한 그루브(GR)를 가지거나 도 5b에 도시된 것처럼, 주변 영역(PA)에 대응하는 유기막층(117)은 복수의 초기화 콘택홀(VCNT)들 각각에 인접한 더미홀(DH)을 가질 수 있다. 다른 말로, 유기막층(117)은 복수의 초기화 콘택홀(VCNT)들 각각을 둘러싸는 주변 영역(PA)의 일부분에 대응하여 그루브(GR) 또는 더미홀(DH)을 가질 수 있다.
이 때, 유기막층(117)에 형성된 그루브(GR) 또는 더미홀(DH)은 +Y방향으로 각각 연장된 초기화 브리지배선(VB)의 부분들 사이사이에 배치될 수 있다. 일 예로, 그루브(GR) 또는 더미홀(DH)은 초기화 브리지배선(VB)의 제1 부분(P1) 및 제2 부분(P2) 사이에 배치될 수 있다.
주변 영역(PA)에 대응하는 유기막층(117)이 그루브(GR)를 가지는 경우, 유기막층(117)은 하프톤 마스크(half-tone mask) 또는 슬릿 마스크(slit mask)를 이용하고, 경화 건조 공정 등을 통해 형성될 수 있다.
유기막층(117)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공한다. 이러한, 유기막층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
유기막층(117) 상에는 발광 소자(200), 초기화 브리지배선(VB) 및 초기화 연결배선(VCL)이 배치된다. 발광 소자(200)는 화소 전극(210), 유기 발광층을 포함하는 중간층(220) 및 대향 전극(230)을 포함한다.
일 실시예에 있어서, 도 6에 도시된 것처럼, 초기화 브리지배선(VB)은 유기막층(117)에 형성된 그루브(GR)와 적어도 일부 중첩할 수 있으며, 그루브(GR)에 의해 단차(step, st)를 가질 수 있다. 즉, 기판(100)으로부터 그루브(GR)와 중첩된 초기화 브리지배선(VB)의 상면까지의 수직거리(d1)는 기판(100)으로부터 그루브(GR)와 중첩된 부분을 제외한 나머지 초기화 브리지배선(VB)의 상면까지의 수직거리(d2)보다 낮을 수 있다. 그루브(GR)를 예로 들어 설명하였으나, 더미홀(DH)도 층간 절연층(115) 상에 배치된 하부 금속 등과 초기화 브리지배선(VB)이 서로 접촉되지 않는 범위에서 동일하게 적용될 수 있다.
도 6에는 유기막층(117)이 초기화 브리지배선(VB)의 제1 부분(P1)으로부터 -Y방향에 위치한 그루브(GR)를 가지도록 도시하고 있으나, 다른 예로, 도 5a 및 도 5b에 도시된 것처럼, 유기막층(117)은 초기화 브리지배선(VB)의 제1 부분(P1) 및 제2 부분(P2) 사이에만 그루브(GR) 또는 더미홀(DH)을 가질 수도 있다. 즉, 초기화 브리지배선(VB)의 제1 부분(P1)으로부터 -Y방향으로 연장된 부분에 형성된 그루브(GR) 또는 더미홀(DH)은 생략될 수 있다.
화소 전극(210), 초기화 브리지배선(VB) 및 초기화 연결배선(VCL)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소 전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소 전극(210), 초기화 브리지배선(VB) 및 초기화 연결배선(VCL)은 ITO/Ag/ITO로 구비될 수 있다.
유기막층(117) 상에는 화소 정의막(119)이 배치될 수 있다. 또한, 화소 정의막(119)은 화소 전극(210)의 가장자리와 화소 전극(210) 상부의 대향 전극(230)의 사이의 거리를 증가시킴으로써 화소 전극(210)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
화소 정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
중간층(220)은 화소 정의막(119)에 의해 형성된 개구(OP) 내에 배치되며, 유기 발광층을 포함할 수 있다. 유기 발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다.
대향 전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향 전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향 전극(230)은 표시 영역(DA)에 걸쳐 배치되며, 중간층(220)과 화소 정의막(119)의 상부에 배치될 수 있다. 대향 전극(230)은 복수의 유기 발광 다이오드(OLED)들에 있어서 일체(一體)로 형성되어 복수의 화소 전극(210)에 대응할 수 있다.
이러한 유기 발광 소자는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(미도시)이 이러한 유기 발광 소자를 덮어 이들을 보호하도록 할 수 있다. 봉지층은 표시 영역(DA)을 덮으며 비표시 영역(NDA)의 적어도 일부에까지 연장될 수 있다. 이러한 봉지층은 제1 무기봉지층, 유기봉지층 및 제2 무기봉지층을 포함할 수 있다.
상술한 바와 같이 일 실시예에 있어서, 주변 영역(PA)에 대응하는 유기막층(117)은 복수의 초기화 콘택홀(VCNT)들 각각에 인접한 그루브(GR) 또는 더미홀(DH)을 가질 수 있다. 다른 말로, 유기막층(117)은 복수의 초기화 콘택홀(VCNT)들 각각을 둘러싸는 주변 영역(PA)의 일부분에 대응하여 그루브(GR) 또는 더미홀(DH)을 가질 수 있다.
비교예로, 주변 영역에 대응하는 유기막층은 그루브 또는 더미홀을 가지지 않을 수 있다. 이러한 경우, 유기물로 이루어진 유기막층으로부터 아웃개싱이 발생할 수 있고, 발생된 가스에 의해 유기 발광층이 열화되어 화소 수축(pixel shrinkage) 등과 같은 결함이 발생함으로써, 디스플레이 장치의 신뢰성이 저하될 수 있다. 특히, 유기막층의 아웃개싱에 의한 화소 수축은 초기화 전압이 입력되는 부분에 인접하여 배치된 화소들에 많이 발생하게 된다. 그 이유는 다음과 같다. 도 3에 도시된 것처럼, 초기화 전압 및 구동 전압은 각각 브리지배선들을 통해 화소들에 전달될 수 있다. 브리지배선들은 각각 콘택홀들을 통해 초기화 전압 및 구동 전압을 화소들에 전달할 수 있는데, 초기화 전압을 전달하기 위해 형성된 콘택홀들은 구동 전압을 전달하기 위해 형성된 콘택홀들보다 면적 및 부피 등이 작을 수 있다. 또한, 초기화 전압을 전달하기 위해 형성된 콘택홀들은 구동 전압을 전달하기 위해 형성된 콘택홀들보다 표시 영역에 인접하도록 배치될 수 있다. 초기화 전압을 전달하기 위해 형성된 콘택홀들은 구동 전압을 전달하기 위해 형성된 콘택홀들보다 면적 및 부피 등이 작기 때문에 초기화 전압을 전달하기 위해 형성된 콘택홀들 주변에 유기막층이 많이 분포하게 되고, 유기막층의 아웃개싱에 의한 화소 수측 등과 같은 결함이 더 많이 발생할 수 있다.
다만, 본 발명의 일 실시예와 같이 주변 영역(PA)에 대응하는 유기막층(117)이 초기화 전압(Vint)을 전달하는 초기화 브리지배선(VB)과 초기화 전압선(VL)을 연결하는 초기화 콘택홀(VCNT)에 인접하게 위치한 그루브(GR) 또는 더미홀(DH)을 가질 수 있다. 다른 말로, 유기막층(117)은 초기화 콘택홀(VCNT)을 둘러싸는 주변 영역(PA)의 일부분에 대응하여 그루브(GR) 또는 더미홀(DH)을 가질 수 있다. 이러한 경우, 표시 영역(DA)에 배치된 발광 소자(200)와 인접한 유기막층(117)이 그루브(GR) 또는 더미홀(DH)에 의해 일부 제거되므로, 디스플레이 장치(1) 내의 유기물의 체적(volume)을 감소시켜 유기물의 아웃개싱을 최소화할 수 있다. 따라서, 디스플레이 장치(1)가 태양광에 장시간 노출되더라도 태양광에 의한 유기물의 분해를 방지 또는 최소화할 수 있으므로, 아웃개싱에 의한 화소 수축 등과 같은 결함이 방지될 수 있다. 디스플레이 장치(1)의 신뢰성이 향상될 수 있다.
도 7a, 도 7b 및 도 7c는 도 4의 브릿지배선을 I-I'을 따라 절취한 예시적인 단면도들이다. 도 7a, 도 7b 및 도 7c에 있어서, 도 5a 및 도 5b와 동일한 참조부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 7a, 도 7b 및 도 7c를 참조하면, 유기막층(117)은 순차적으로 배치된 제1 유기막층(117a) 및 제2 유기막층(117b)을 포함할 수 있다. 제1 유기막층(117a)은 도 5a, 도 5b 및 도 6에 도시된 유기막층(117)에 대응할 수 있으며, 제2 유기막층(117b)은 제1 유기막층(117a)과 별도로 제1 유기막층(117a) 상에 배치된 것으로 이해될 수 있다.
이처럼, 제1 유기막층(117a) 및 제2 유기막층(117b)이 순차적으로 배치되어 유기막층(117)이 이중층을 이루는 경우, 유기막층(117)의 평탄도가 증가할 수 있다. 따라서, 유기막층(117) 상에 배치되는 화소 전극(210)은 유기막층(117)에 의한 단차 등이 형성되지 않게 된다. 외부 광이 화소 전극의 표면에서 반사될 때 단차 등에 의해 한 방향으로 편이 되어 진행할 수 있는데, 이러한 경우 발광 영역이 형성되는 위치에 따라 특정색이 강조되어 보이는 색 분리 현상이 일어날 수 있다. 다만, 유기막층(117)이 이중층을 이루는 경우, 유기막층(117)의 평탄도가 증가하게 되고, 화소 전극(210)은 유기막층(117)에 의한 단차 등이 형성되지 않게 된다. 따라서, 외부 광에 의한 색 분리 현상이 감소될 수 있다.
제1 유기막층(117a) 및 제2 유기막층(117b)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공한다. 이러한, 유기막층(117)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제1 유기막층(117a)은 주변 영역(PA)에 배치되는 초기화 브리지배선(VB)의 제1 부분(P1)과 제1 초기화 전압선(VL1)을 연결하는 제1 초기화 콘택홀(VCNT1) 및 초기화 브리지배선(VB)의 제2 부분(P2)과 제2 초기화 전압선(VL2)을 연결하는 제2 초기화 콘택홀(VCNT2)을 포함한다. 제2 유기막층(117b)은 제1 초기화 콘택홀(VCNT1)에 대응하는 제3 초기화 콘택홀(VCNT3), 및 제2 초기화 콘택홀(VCNT2)에 대응하는 제4 초기화 콘택홀(VCNT4)을 포함한다.
일 실시예에 있어서, 도 7a에 도시된 것처럼, 주변 영역(PA)에 대응하는 제2 유기막층(117b)은 제3 초기화 콘택홀(VCNT3) 및 제4 초기화 콘택홀(VCNT4)에 각각 인접한 제1 더미홀(DH1)을 가질 수 있다. 다른 말로, 제2 유기막층(117b)은 제3 초기화 콘택홀(VCNT3) 및 제4 초기화 콘택홀(VCNT4)을 각각 둘러싸는 주변 영역(PA)의 일부분에 대응하여 제1 더미홀(DH1)을 가질 수 있다.
이 때, 제2 유기막층(117b)에 형성된 제1 더미홀(DH1)은 +Y방향으로 각각 연장된 초기화 브리지배선(VB)의 부분들 사이사이에 배치될 수 있다. 일 예로, 제1 더미홀(DH1)은 초기화 브리지배선(VB)의 제1 부분(P1) 및 제2 부분(P2) 사이에 배치될 수 있다. 이처럼, 디스플레이 장치(1) 내의 유기물의 체적을 감소시켜 유기물의 아웃개싱을 최소화할 수 있다.
일 실시예에 있어서, 도 7b에 도시된 것처럼, 제1 유기막층(117a)은 제2 유기막층(117b)에 형성된 제1 더미홀(DH1)에 대응하는 제2 더미홀(DH2)을 가질 수 있다. 이러한 경우, 제2 유기막층(117b)만 제1 더미홀(DH1)을 가질 때보다 디스플레이 장치(1) 내의 유기물의 체적이 더 감소하게 되고, 유기물의 아웃개싱을 더욱 최소화할 수 있다.
일 실시예에 있어서, 도 7c에 도시된 것처럼, 주변 영역(PA)에 대응하는 제2 유기막층(117b)은 제3 초기화 콘택홀(VCNT3) 및 제4 초기화 콘택홀(VCNT4)에 각각 인접한 제3 더미홀(DH3) 및 제4 더미홀(DH4)을 가질 수 있다. 다른 말로, 제2 유기막층(117b)은 제3 초기화 콘택홀(VCNT3) 및 제4 초기화 콘택홀(VCNT4)을 각각 둘러싸는 주변 영역(PA)의 일부분에 대응하여 제3 더미홀(DH3) 및 제4 더미홀(DH4)을 가질 수 있다.
이 때, 제2 유기막층(117b)에 형성된 제3 더미홀(DH3) 및 제4 더미홀(DH4)은 +Y방향으로 각각 연장된 초기화 브리지배선(VB)의 부분들 사이사이에 배치될 수 있다. 일 예로, 제3 더미홀(DH3) 및 제4 더미홀(DH4)은 초기화 브리지배선(VB)의 제1 부분(P1) 및 제2 부분(P2) 사이에 배치될 수 있다. 도 7c에서는 초기화 브리지배선(VB)의 제1 부분(P1) 및 제2 부분(P2) 사이에 총 2개의 더미홀들이 형성되는 것으로 도시하고 있으나, 더미홀들의 개수는 가변할 수 있다. 일 예로, 제2 유기막층(117b)에 형성된 더미홀들의 개수는 총 4개일 수 있다. 또한, 도 7b에서 상술한 바와 같이 제1 유기막층(117a)은 제2 유기막층(117b)에 형성된 더미홀들에 각각 대응하는 더미홀들을 가질 수 있다.
본 발명의 다양한 일 실시예들을 통해 디스플레이 장치(1) 내의 유기물의 체적을 감소시킬 수 있으며, 유기물의 아웃개싱을 최소화하여 아웃개싱에 의한 화소 수축 등과 같은 결함이 방지될 수 있다. 더불어 디스플레이 장치(1)의 신뢰성이 향상될 수 있다.
지금까지는 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 디스플레이 장치를 제조하기 위한 디스플레이 장치 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 디스플레이 장치
100: 기판
200: 발광 소자
DA: 표시 영역
PA: 주변 영역
PX: 화소
PC: 화소 회로
VB: 초기화 브리지배선
EB: 구동 브리지배선
VCNT: 초기화 콘택홀
ECNT: 구동 콘택홀
PCNT: 패드 콘택홀
ACNT: 애노드 콘택홀
VL: 초기화 전압선
VCL: 초기화 연결배선
GR: 그루브
DH: 더미홀

Claims (20)

  1. 표시 영역 및 상기 표시 영역을 둘러싼 주변 영역을 포함하는 기판;
    상기 기판 상에 위치하는 제1 초기화 전압선;
    상기 제1 초기화 전압선 상에 위치하고, 상기 제1 초기화 전압선을 적어도 일부 노출하는 제1 콘택홀을 갖는 유기막층; 및
    상기 주변 영역에 대응하는 상기 유기막층 상에 위치하고, 상기 제1 콘택홀을 통해 상기 제1 초기화 전압선과 접촉하는 브리지(bridge)배선을 포함하고,
    상기 주변 영역에 대응하는 상기 유기막층은 상기 제1 콘택홀에 인접한 그루브(groove) 또는 더미홀을 갖는 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 제1 초기화 전압선과 동일 층에 배치되는 제2 초기화 전압선을 더 포함하고,
    상기 유기막층은 상기 제2 초기화 전압선을 적어도 일부 노출하는 제2 콘택홀을 더 갖고,
    상기 브리지배선은 상기 제2 콘택홀을 통해 상기 제2 초기화 전압선과 접촉하는 디스플레이 장치.
  3. 제2 항에 있어서,
    상기 브리지배선은 제1 방향으로 각각 연장되어 상기 제1 초기화 전압선과 접촉하는 제1 부분 및 상기 제2 초기화 전압선과 접촉하는 제2 부분을 포함하는 디스플레이 장치.
  4. 제3 항에 있어서,
    상기 그루브 또는 상기 더미홀은 상기 제1 부분과 상기 제2 부분 사이에 위치한 디스플레이 장치.
  5. 제1 항에 있어서,
    상기 브리지배선은 상기 그루브와 적어도 일부 중첩하고, 상기 그루브에 의해 단차를 갖는 디스플레이 장치.
  6. 제5 항에 있어서,
    상기 기판으로부터 상기 그루브와 중첩된 상기 브리지배선의 상면까지의 수직거리는 상기 기판으로부터 상기 그루브와 중첩된 부분을 제외한 나머지 상기 브리지배선의 상면까지의 수직거리보다 낮은 디스플레이 장치.
  7. 제1 항에 있어서,
    상기 브리지배선과 동일 층에 배치되는 연결배선을 더 포함하는 디스플레이 장치.
  8. 제7 항에 있어서,
    상기 브리지배선 및 상기 연결배선은 일체(一體)인 디스플레이 장치.
  9. 제7 항에 있어서,
    평면 상에서, 상기 연결배선은 적어도 2회 이상 절곡된 형상인 디스플레이 장치.
  10. 표시 영역 및 상기 표시 영역을 둘러싼 주변 영역을 포함하는 기판;
    상기 기판 상에 위치하는 제1 초기화 전압선;
    상기 제1 초기화 전압선 상에 위치하고, 상기 제1 초기화 전압선의 적어도 일부를 노출하는 제1 콘택홀을 갖는 제1 유기막층;
    상기 제1 유기막층 상에 위치하고, 상기 제1 콘택홀에 대응하는 제3 콘택홀을 갖는 제2 유기막층; 및
    상기 주변 영역에 대응하는 상기 제2 유기막층 상에 위치하고, 상기 제1 초기화 전압선과 접촉하는 브리지배선을 포함하고,
    상기 주변 영역에 대응하는 상기 제2 유기막층은 상기 제1 콘택홀 및 제3 콘택홀에 인접한 제1 더미홀을 갖는 디스플레이 장치.
  11. 제10 항에 있어서,
    상기 제1 유기막층은 상기 제1 더미홀에 대응하는 제2 더미홀을 갖는 디스플레이 장치.
  12. 제10 항에 있어서,
    상기 제1 초기화 전압선과 동일 층에 배치되는 제2 초기화 전압선을 더 포함하고,
    상기 제1 유기막층은 상기 제2 초기화 전압선을 적어도 일부 노출하는 제2 콘택홀을 더 갖고,
    상기 제2 유기막층은 상기 제2 콘택홀에 대응하는 제4 콘택홀을 더 갖고,
    상기 브리지배선은 상기 제2 콘택홀 및 제4 콘택홀을 통해 상기 제2 초기화 전압선과 접촉하는 디스플레이 장치.
  13. 제12 항에 있어서,
    상기 브리지배선은 제1 방향으로 각각 연장되어 상기 제1 초기화 전압선과 접촉하는 제1 부분 및 상기 제2 초기화 전압선과 접촉하는 제2 부분을 포함하고,
    상기 제1 더미홀은 상기 제1 부분과 상기 제2 부분 사이에 위치한 디스플레이 장치.
  14. 제13 항에 있어서,
    상기 제2 유기막층은 상기 제1 더미홀과 이격되고, 상기 제1 부분과 상기 제2 부분 사이에 위치한 제3 더미홀을 더 갖는 디스플레이 장치.
  15. 제10 항에 있어서,
    상기 브리지배선과 동일 층에 배치되는 연결배선을 더 포함하는 디스플레이 장치.
  16. 제15 항에 있어서,
    평면 상에서, 상기 연결배선을 사이에 두고 상기 브리지배선과 이격되고, 상기 표시 영역에 대응하여 위치하는 발광 소자를 더 포함하는 디스플레이 장치.
  17. 제16 항에 있어서,
    상기 발광 소자는,
    상기 브리지배선과 동일 층에 배치되는 화소 전극;
    화소 전극 상에 위치하는 중간층; 및
    상기 중간층 상에 위치하는 대향 전극을 포함하는 디스플레이 장치.
  18. 표시 영역 및 상기 표시 영역을 둘러싼 주변 영역을 포함하는 기판;
    상기 기판 상에 위치하는 전압배선;
    상기 전압배선 상에 위치하고, 상기 전압배선의 적어도 일부를 노출하는 제1 콘택홀을 갖는 제1 유기막층;
    상기 제1 유기막층 상에 위치하고, 상기 제1 콘택홀에 대응하는 제3 콘택홀을 갖는 제2 유기막층; 및
    상기 주변 영역에 대응하는 상기 제2 유기막층 상에 위치하고, 상기 전압배선과 접촉하는 브리지배선을 포함하고,
    상기 주변 영역에 대응하는 상기 제2 유기막층은 상기 제1 콘택홀 및 제3 콘택홀에 인접한 더미홀을 갖는 디스플레이 장치.
  19. 제18 항에 있어서,
    상기 표시 영역 상에 배열되고, 제1 내지 제3 스캔 신호, 데이터 전압 및 초기화 전압을 각각 수신하는 복수의 화소들을 더 포함하고,
    상기 복수의 화소들은,
    발광 소자;
    게이트-소스 전압에 따라 상기 발광 소자로 흐르는 전류의 크기를 제어하는 구동 박막트랜지스터;
    전원선과 상기 구동 박막트랜지스터의 게이트 사이의 스토리지 커패시터;
    상기 제2 스캔 신호에 응답하여 상기 데이터 전압을 상기 구동 박막트랜지스터의 소스에 전달하는 스캔 박막트랜지스터;
    상기 제2 스캔 신호에 응답하여 상기 구동 박막트랜지스터의 드레인과 게이트 사이를 연결하는 보상 박막트랜지스터;
    상기 제1 스캔 신호에 응답하여 상기 초기화 전압을 상기 구동 박막트랜지스터의 게이트에 인가하는 게이트 초기화 박막트랜지스터; 및
    상기 제3 스캔 신호에 응답하여 상기 초기화 전압을 상기 발광 소자의 애노드에 인가하는 애노드 초기화 박막트랜지스터를 포함하는 디스플레이 장치.
  20. 제19 항에 있어서,
    상기 전압배선은 각 화소에 상기 초기화 전압을 전달하는 초기화 전압선인 디스플레이 장치.
KR1020200057189A 2020-05-13 2020-05-13 디스플레이 장치 KR20210141821A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200057189A KR20210141821A (ko) 2020-05-13 2020-05-13 디스플레이 장치
US17/098,145 US11705546B2 (en) 2020-05-13 2020-11-13 Display apparatus
CN202110346932.1A CN113675351A (zh) 2020-05-13 2021-03-31 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200057189A KR20210141821A (ko) 2020-05-13 2020-05-13 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210141821A true KR20210141821A (ko) 2021-11-23

Family

ID=78511847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200057189A KR20210141821A (ko) 2020-05-13 2020-05-13 디스플레이 장치

Country Status (3)

Country Link
US (1) US11705546B2 (ko)
KR (1) KR20210141821A (ko)
CN (1) CN113675351A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683791B1 (ko) 2005-07-30 2007-02-20 삼성에스디아이 주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치
US9589903B2 (en) 2015-03-16 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate sawing-induced peeling through forming trenches
KR102441560B1 (ko) 2015-04-07 2022-09-08 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 유기 발광 표시 장치
KR102354977B1 (ko) * 2017-07-03 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR102393377B1 (ko) 2017-08-07 2022-05-03 삼성디스플레이 주식회사 디스플레이 장치
KR102360094B1 (ko) * 2017-09-15 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR102552266B1 (ko) 2018-01-31 2023-07-07 삼성디스플레이 주식회사 표시 장치
KR102569929B1 (ko) 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20210359181A1 (en) 2021-11-18
CN113675351A (zh) 2021-11-19
US11705546B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
US9887256B2 (en) Display device
KR20200090299A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR20200108146A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
EP3706107A1 (en) Display panel
KR20210052730A (ko) 디스플레이 장치
KR20210034158A (ko) 디스플레이 장치
US11688350B2 (en) Display apparatus
US10797121B2 (en) Display apparatus with a reduced peripheral area
US20210408292A1 (en) Thin-film transistor substrate and display apparatus comprising the same
KR102627224B1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US11100862B2 (en) Display panel having a bottom layer below a transistor that receives different voltages in different periods
CN113809122A (zh) 显示装置
US11705546B2 (en) Display apparatus
US11910648B2 (en) Thin film transistor substrate, display apparatus, and method of manufacturing the thin film transistor substrate
US20240099082A1 (en) Display apparatus
US11765953B2 (en) Display apparatus including overlapping elements
US20220320253A1 (en) Display apparatus
US20240074298A1 (en) Display apparatus
US20220367586A1 (en) Display apparatus
KR20230006740A (ko) 표시 장치
KR20230172084A (ko) 표시장치
KR20240022033A (ko) 표시 장치
KR20220095400A (ko) 표시 패널 및 이를 구비하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination