CN113809122A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113809122A
CN113809122A CN202110256812.2A CN202110256812A CN113809122A CN 113809122 A CN113809122 A CN 113809122A CN 202110256812 A CN202110256812 A CN 202110256812A CN 113809122 A CN113809122 A CN 113809122A
Authority
CN
China
Prior art keywords
line
dummy
voltage
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110256812.2A
Other languages
English (en)
Inventor
李海衍
方铉喆
姜哲圭
金守真
李凤源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113809122A publication Critical patent/CN113809122A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示装置包括：包括显示区域和在显示区域外部的外围区域的基板，显示区域包括第一区域和第二区域；在显示区域处的数据线；在外围区域处的焊盘区域；连接线，在第一区域处并且连接到数据线以将从焊盘区域供应的数据信号传输到数据线；在基板上的电压线；以及在第二区域处并且连接到电压线的虚设线，虚设线包括彼此交替地连接的多个水平虚设图案和多个垂直虚设图案。

Description

显示装置
相关申请的交叉引用
本申请要求于2020年6月15日在韩国知识产权局提交的韩国专利申请第10-2020-0072608号的优先权和权益，该申请的公开通过引用整体并入本文。
技术领域
一个或多个示例实施例的方面涉及显示装置。
背景技术
显示装置可视地显示数据。显示装置可以用作诸如移动电话的小型产品中的显示器或者诸如电视的大型产品中的显示器。
显示装置包括通过接收电信号而发光以便在外部显示图像的多个像素。像素中的每一个包括发光元件。例如，有机发光显示装置包括作为发光元件的有机发光二极管。通常，在有机发光显示装置中，薄膜晶体管和有机发光二极管被布置在基板上，并且有机发光二极管是自发射元件(例如，通过自身发光)。
近来，显示装置的使用已经增加，并且已经尝试了用于改善显示装置的质量的各种设计。特别地，已经引入了具有诸如薄、重量轻和具有低功耗的优异特性的各种显示装置。另外，近年来，显示装置的无效区减少了，并且显示装置的显示区域的尺寸正在扩大。
在本背景技术部分中公开的上述信息用于增强对本公开的背景的理解，并且因此它可能包含不构成现有技术的信息。
发明内容
本公开的一个或多个示例实施例致力于用于减小无效区并且用于防止或减少在显示区域处(例如，在显示区域中或在显示区域上)的图案可见性的显示装置。
然而，本公开的方面和特征不限于以上那些，并且本领域技术人员从本公开的描述中可以清楚地理解其他方面和特征。
附加的方面和特征部分地将在下面的描述中阐述，并且部分地从该描述中将是显而易见的，或者可以通过实践本公开所呈现的实施例中的一个或多个而获悉。
根据本公开的一个或多个示例实施例，一种显示装置包括：包括显示区域和在显示区域外部的外围区域的基板，显示区域包括第一区域和第二区域；在显示区域处的数据线；在外围区域处的焊盘区域；连接线，在第一区域处并且连接到数据线以将从焊盘区域供应的数据信号传输到数据线；在基板上的电压线；以及在第二区域处并且连接到电压线的虚设线，虚设线包括彼此交替地连接的多个水平虚设图案和多个垂直虚设图案。
在示例实施例中，多个水平虚设图案和多个垂直虚设图案可以在彼此不同的层处。
在示例实施例中，连接线可以包括彼此交替地连接的多个水平连接图案和多个垂直连接图案。
在示例实施例中，来自多个水平连接图案当中的第一水平连接图案的一侧可以连接到来自多个垂直连接图案当中的在第一方向上延伸的第一垂直连接图案，并且第一水平连接图案的另一侧可以连接到来自多个垂直连接图案当中的在与第一方向相反的第二方向上延伸的第二垂直连接图案。
在示例实施例中，多个水平连接图案和多个垂直连接图案可以在彼此不同的层处。
在示例实施例中，多个水平虚设图案和多个水平连接图案可以在彼此相同的层处，并且多个垂直虚设图案和多个垂直连接图案可以在彼此相同的层处。
在示例实施例中，电压线可以包括第一电压线和与第一电压线交叉的第二电压线，并且虚设线可以连接到第一电压线和第二电压线中的至少一个。
在示例实施例中，虚设线可以通过彼此隔开的至少两个接触孔连接到电压线。
在示例实施例中，第一电压线和第二电压线可以在彼此不同的层处。
在示例实施例中，显示装置可以进一步包括在虚设线和第一电压线之间的绝缘层，并且虚设线可以通过在绝缘层中限定的接触孔连接到第一电压线。
在示例实施例中，虚设线可以包括朝向第二电压线延伸并且接触第二电压线的延伸线。
在示例实施例中，显示装置可以进一步包括第一薄膜晶体管，第一薄膜晶体管包括第一半导体层和与第一半导体层至少部分地重叠的第一栅电极，并且电压线可以电连接到第一薄膜晶体管。
在示例实施例中，显示装置可以进一步包括第二薄膜晶体管，第二薄膜晶体管包括第二半导体层和与第二半导体层至少部分地重叠的第二栅电极，并且第二半导体层可以包括氧化物半导体材料。
根据本公开的一个或多个示例实施例，一种显示装置包括：包括显示区域和在显示区域外部的外围区域的基板，显示区域包括第一区域和第二区域；在显示区域处的数据线；在外围区域处的焊盘区域；连接线，在第一区域处并且连接到数据线以将从焊盘区域供应的数据信号传输到数据线，连接线包括彼此交替地连接的多个水平连接图案和多个垂直连接图案；在基板上的电压线；以及在第二区域处并且连接到电压线的虚设线。
在示例实施例中，多个水平连接图案和多个垂直连接图案可以在彼此不同的层处。
在示例实施例中，虚设线可以具有在平面图中至少弯曲两次的形状。
在示例实施例中，虚设线可以包括彼此交替地连接的多个水平虚设图案和多个垂直虚设图案。
在示例实施例中，电压线可以包括第一电压线和第二电压线，第二电压线可以在与第一电压线的层不同的层处并且与第一电压线交叉，并且虚设线可以连接到第一电压线和第二电压线中的至少一个。
在示例实施例中，显示装置可以进一步包括在虚设线和第一电压线之间的绝缘层，并且虚设线可以通过在绝缘层中限定的接触孔连接到第一电压线。
在示例实施例中，虚设线可以包括朝向第二电压线延伸并且接触第二电压线的延伸线。
附图说明
从以下参考附图对说明性、非限制性示例实施例的详细描述中，将更清楚地理解本公开的上述以及其他方面和特征，附图中：
图1是示出根据实施例的显示面板的示例的示意性平面图；
图2是示出图1的部分A的放大平面图；
图3是示出图1的部分B的放大平面图；
图4是示出根据实施例的显示面板的示例的示意性平面图；
图5是根据实施例的布置在显示面板中的像素的等效电路图；
图6是根据实施例的布置在显示面板中的像素的等效电路图；
图7是示出图4的部分C的放大平面图；
图8A和图8B是沿图7的线I-I′和线II-II′截取的显示面板的截面图；
图9是示出图4的部分D的放大平面图；
图10是示出图4的部分C的放大平面图；
图11是沿图10的线III-III'截取的显示面板的截面图；并且
图12是示出图4的部分D的放大平面图。
具体实施方式
下文中，将参照附图更详细地描述示例实施例，在附图中，相同的附图标记始终指代相同的元件。然而，本公开可以以各种不同的形式实施，并且不应该被解释为仅限于本文中所图示的实施例。相反，提供这些实施例作为示例，使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达本公开的方面和特征。所以，可能没有描述对于本领域普通技术人员完全理解本公开的方面和特征来说不必要的过程、元件和技术。除非另有说明，否则在整个附图和书面描述中相同的附图标记表示相同的元件，并且因此，可能不重复其描述。
在图中，为了清楚起见，可能夸大和/或简化了元件、层和区域的相对尺寸。为了便于说明，本文中可能使用诸如“在…下面”、“在…下方”、“较低的”、“在…底下”、“在…上方”和“较高的”等的空间相对术语，以描述如图中所示的一个元件或特征与另一(另外多个)元件或特征的关系。将要理解，除了图中所示的方位之外，空间相对术语旨在包括装置在使用或操作中的不同方位。例如，如果图中装置被翻转，则被描述为在其他元件或特征“下方”、“下面”或“底下”的元件将随之被定向在其他元件或特征“上方”。因此，示例术语“下方”和“底下”可以包含上方和下方两个方位。装置可以以其他方式定向(例如，旋转90度或以其他方位)，并且应当对本文中使用的空间相对描述符进行相应地解释。x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以在更广泛的意义上进行解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
将理解，尽管术语“第一”、“第二”、“第三”等可以在本文中用于描述各种元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、第一部件、第一区域、第一层或第一部分可以被称为第二元件、第二部件、第二区域、第二层或第二部分。
将理解，当元件或层被称为在另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，该元件或层可以直接在另一元件或层上、连接到或耦接到另一元件或层，或者可以存在一个或多个中间元件或层。类似地，当层、区域或部件被称为“形成在”另一层、区域或部件“上”时，它可以直接形成在另一层、区域或部件上，或者可以存在一个或多个中间层、区域或部件。此外，还将理解，当元件或层被称为在两个元件或层“之间”时，它可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或多个中间元件或层。
当可以不同地实现某个实施例时，特定过程可以以与所描述的顺序不同的顺序进行。例如，两个连续地描述的过程可以基本上同时进行或者以与所描述的顺序相反的顺序进行。
本文中使用的术语用于描述特定实施例的目的，而不是旨在限制本公开。如本文中使用的，单数形式“一”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解，当在本说明书中使用时，术语“包括”和“具有”及其变体指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。如本文中所使用的，术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。例如，短语“A和/或B”表示A、B或者A和B。诸如“中的至少一个”的表达，当在元件列表之后时，修饰整个元件列表而不修饰该列表中的个别元件。例如，表达“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c全部或其变体。
如本文中所使用的，术语“基本上”、“大约”以及类似术语被用作近似术语而不是程度术语，并且旨在考虑本领域普通技术人员将认识到的测量值或计算值中的固有偏差。此外，当描述本公开的实施例时，“可以”的使用是指“本公开的一个或多个实施例”。如本文中所使用的，术语“使用”、“正使用”和“被使用”可以被认为分别与术语“利用”、“正利用”和“被利用”同义。而且，术语“示例性”旨在意指示例或例示。
除非另有定义，否则本文中使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如在通常使用的字典中定义的那些术语的术语应被解释为具有与其在相关领域和/或本说明书的情境中的含义一致的含义，并且，除非在本文中明确地如此定义，否则不应该在理想化或过度正式的意义上解释。
图1是示出根据实施例的显示面板的示例的示意性平面图。图2是示出图1的部分A的放大平面图，并且图3是示出图1的部分B的放大平面图。
参见图1，显示装置可以包括显示面板10，显示面板10包括基板100。显示面板10可以具有显示区域DA和位于显示区域DA外部的外围区域PA。例如，外围区域PA可以环绕或者可以部分环绕显示区域DA(例如，围绕显示区域DA的外围)。基板100可以具有分别与显示面板10的显示区域DA和外围区域PA相对应的显示区域DA和外围区域PA。
基板100可以包括例如诸如玻璃、金属和塑料的各种合适材料中的至少一种。根据实施例，基板100可以包括柔性材料。柔性材料是指可以容易地翘曲、弯曲、折叠或卷起的基板。包括柔性材料的基板100可以包括例如超薄玻璃、金属或塑料。
包括例如诸如有机发光二极管(OLED)的各种显示元件的多个像素PX可以布置在基板100的显示区域DA处(例如，在显示区域DA中或在显示区域DA上)。多个像素PX可以被提供在显示区域DA处(例如，在显示区域DA中或在显示区域DA上)，并且可以以例如诸如条纹布置、五格型(pentile)布置和/或马赛克布置等的各种合适的形式被布置以实现图像。
如图1中所示，当在与显示面板10的顶表面平行或基本平行的平面上(例如，在平面图中)查看显示区域DA时，显示区域DA可以具有矩形形状。在另一实施例中，显示区域DA可以具有例如诸如三角形、五边形和/或六边形等的任何合适的多边形形状，或者可以具有圆形、椭圆形和/或不规则形状等。
外围区域PA可以环绕显示区域DA(例如，围绕显示区域DA的外围)。外围区域PA是其中未布置像素PX的区域。传递将要施加到显示区域DA的电信号的各种布线和包括印刷电路板或驱动器集成电路(IC)芯片附接至的多个焊盘的焊盘单元(例如，焊盘区域)PU可以位于外围区域PA处(例如，在外围区域PA中或在外围区域PA上)。多个焊盘可以电连接到数据驱动器。在实施例中，供应数据信号的数据驱动器可以以膜上芯片(COF)方法被布置在电连接到焊盘单元PU的焊盘的膜上。根据另一实施例，数据驱动器可以以玻璃上芯片(COG)或塑料上芯片(COP)方法直接布置在基板100上。
图1图示了示出基板100在制造显示装置的过程期间的状态的平面图。在诸如最终显示装置或包括显示装置的智能电话的电子装置中，基板100的一部分可以被弯曲以减小可以被用户(或观看者)识别的外围区域PA的面积。
如图1中所示，外围区域PA可以包括弯曲区域BA，并且弯曲区域BA可以位于焊盘单元PU和显示区域DA之间。在这种情况下，基板100可以在弯曲区域BA中被弯曲，并且因此，焊盘单元PU的至少一部分可以(例如，在显示面板10的后表面处)与显示区域DA重叠。换句话说，焊盘单元PU可以不覆盖显示区域DA，并且弯曲方向被设置使得当弯曲区域BA被弯曲时，焊盘单元PU位于显示区域DA的后面(例如，在显示区域DA的后表面处)。于是，用户识别到显示区域DA占据了显示装置的大部分(例如，显示装置的大半)。
多个像素PX和能够将电信号施加到多个像素PX的各种信号线可以位于显示区域DA处(例如，在显示区域DA中或在显示区域DA上)。
多个像素PX中的每一个可以包括显示元件和用于驱动显示元件的像素电路。作为示例，显示元件可以是OLED，并且像素电路可以包括多个薄膜晶体管和存储电容器等。多个像素PX可以包括用于发射第一颜色的光的第一像素、用于发射第二颜色的光的第二像素和用于发射第三颜色的光的第三像素。例如，第一像素可以是红色像素(R)，第二像素可以是绿色像素(G)，并且第三像素可以是蓝色像素(B)，但是本公开不限于此。
可以能够将电信号施加到多个像素PX的信号线可以包括多条扫描线SL和多条数据线DL等。多条数据线DL中的每一条可以在第一方向(例如，y方向)上延伸，并且多条扫描线SL中的每一条可以在第二方向(例如，x方向)上延伸。多条扫描线SL可以例如布置在多行中(例如，沿y方向)以将扫描信号传输到像素PX，并且多条数据线DL可以例如布置在多列中(例如，沿x方向)以将数据信号传输到像素PX。多个像素PX中的每一个可以连接到多条扫描线SL中的至少一条对应的扫描线SL和多条数据线DL中的对应的数据线DL。
如图2和图3中所示，多条数据线DL可以包括多条第一数据线DL1和多条第二数据线DL2。多条第二数据线DL2可以是分别连接到将在下面更详细地描述的多条连接线CL的数据线DL。多条第一数据线DL1可以是除多条第二数据线DL2之外的数据线DL。
在显示区域DA处(例如，在显示区域DA中或在显示区域DA上)，多条连接线CL可以被布置。多条连接线CL可以将从焊盘单元PU供应的电信号传输到连接至像素PX的信号线。例如，多条连接线CL可以分别连接到多条第二数据线DL2，以将从焊盘单元PU的焊盘供应的数据信号传输到多条第二数据线DL2。在这种情况下，与扇出布线位于外围区域PA处(例如，在外围区域PA中或在外围区域PA上)的情况相比，可以减小外围区域PA的面积，并且因此，可以减小显示面板10的无效区。
如图1中所示，布置于穿过或近似穿过显示面板10的在第二方向(例如，x方向)上的中心的第一线l(例如，虚拟的线)的左侧的多条连接线CL和布置于第一线l的右侧的多条连接线CL可以相对于第一线l彼此对称或基本对称(例如，近似左右对称)。
下文中，布置在第一线l的右侧的多条连接线CL可以被更详细地描述，并且其描述可以等同地或基本上等同地应用于布置在第一线l的左侧的多条连接线CL。
多条连接线CL中的每一条可以包括第一部分CLa和第二部分CLb。
例如，如图2中所示，多条连接线CL中的每一条的第一部分CLa可以具有至少弯曲两次的形状。第一部分CLa可以包括彼此交替地连接的多个水平连接图案HCL和多个垂直连接图案VCL。多个水平连接图案HCL可以彼此间隔开至少一个行间距。多个垂直连接图案VCL可以彼此间隔开至少一个列间距。多个水平连接图案HCL和多个垂直连接图案VCL可以布置在彼此不同的层上。
如上所述，当多条连接线CL中的每一条的第一部分CLa具有至少弯曲两次的阶梯形状时，可以减少或防止在驱动显示面板10时出现在第一部分CLa和第二部分CLb之间的边界处的污迹(smudge)。换句话说，可以减少或防止其中第一部分CLa和第二部分CLb之间的边界变得模糊(例如，或者不均匀)的现象。
多条连接线CL中的每一条的第二部分CLb可以布置在第一线l的一侧。第二部分CLb可以在第一方向(例如，y方向)上延伸离开焊盘单元PU。参见图2，连接线CL中的每一条的第二部分CLb可以平行于或基本平行于第一数据线DL1，并且可以与第一数据线DL1相邻。连接线CL中的每一条的第二部分CLb可以平行于或基本平行于布置在多列中的一列的第一数据线DL1延伸。彼此相邻的一对连接线CL的第二部分CLb可以彼此间隔开至少一个列间距。
连接线CL中的每一条可以具有连接到第二数据线DL2的一端和连接到焊盘单元PU的对应焊盘的另一端。连接线CL中的每一条的该另一端可以通过单独的桥接布线连接到焊盘单元PU的对应焊盘。在实施例中，桥接布线可以是其中连接线CL的第二部分CLb延伸到外围区域PA的部分。在另一实施例中，桥接布线可以是布置在与连接线CL的层不同的层上的单独的布线，并且可以在外围区域PA处(例如，在外围区域PA中或在外围区域PA上)电连接到连接线CL的第二部分CLb。
连接线CL的在第一方向(例如，y方向)上延伸的第二部分CLb可以在第一节点N1处连接到连接线CL的第一部分CLa。更详细地，第二部分CLb可以在第一节点N1处连接到第一部分CLa的水平连接图案HCL。
当多个水平连接图案HCL和多个垂直连接图案VCL以阶梯方式彼此连接时，第一部分CLa可以朝向外围区域PA延伸。朝向外围区域PA延伸的第一部分CLa可以在第二节点N2处连接到第二数据线DL2。于是，多条连接线CL可以分别连接到多条第二数据线DL2，并且多条连接线CL可以将从焊盘单元PU的焊盘供应的数据信号传输到多条第二数据线DL2。
根据布置连接线CL的位置，显示区域DA可以被划分为多个区域。例如，显示区域DA可以包括在其处(例如，在其中或在其上)布置连接线CL的第一区域AR1和第四区域AR4以及不在其处(例如，在其中或在其上)设置连接线CL的第二区域AR2和第三区域AR3。例如，连接线CL的第一部分CLa中的每一个可以连接到延伸穿过第三区域AR3的对应的第二数据线DL2，并且因此，第三区域AR3可以不包括连接线CL的第二部分CLb。
第一区域AR1和第四区域AR4可以是通过根据连接线CL延伸的方向划分显示面板10而获得的区域。例如，第一区域AR1可以是在其处(例如，在其中或在其上)布置连接线CL的第一部分CLa的区域，并且第四区域AR4可以是在其处(例如，在其中或在其上)布置连接线CL的第二部分CLb的区域。位于第一线l的左侧的第一区域AR1和第四区域AR4可以分别与位于第一线l的右侧的第一区域AR1和第四区域AR4对称或基本对称(例如，近似对称)。
图4是示出根据实施例的显示面板的示例的示意性平面图。在图4中，与图1中那些附图标记相同的附图标记表示与图1中那些元件相同或基本相同的元件，并且因此，可以不重复其冗余描述。
参见图4，多条虚设线DML可以布置在显示面板10的显示区域DA的第二区域AR2处(例如，在第二区域AR2中或在第二区域AR2上)。尽管未在图4中示出，但是多条虚设线DML也可以布置在显示区域DA的第三区域AR3处(例如，在第三区域AR3中或在第三区域AR3上)。
多条虚设线DML可以具有与布置在显示区域DA的第一区域AR1处(例如，在第一区域AR1中或在第一区域AR1上)的多条连接线CL的形状相同或基本相同的形状。多条虚设线DML中的每一条可以具有至少弯曲两次的形状。虚设线DML中的每一条可以包括多个水平虚设图案和多个垂直虚设图案。多个水平虚设图案可以彼此间隔开至少一个行间距，并且多个垂直虚设图案可以彼此间隔开至少一个列间距。多个水平虚设图案和多个垂直虚设图案可以布置在彼此不同的层上。这将参见图7更详细地描述。
图4示出了其中多条虚设线DML都被连接而没有断开部分的示例。换句话说，虚设线DML在图4中示出为在第二方向(例如，x方向)上跨显示面板10延伸而没有断开部分。然而，多条虚设线DML可以包括部分地断开的部分。例如，多条虚设线DML可以在与第一线l相对应的部分处断开。作为另一示例，多条虚设线DML可以在显示面板10的左边缘处和在第一线l的中央部分处断开。
图5是根据实施例的布置在显示面板中的像素的等效电路图。
参见图5，像素(例如，一个像素)PX可以包括像素电路PC和电连接到像素电路PC的有机发光二极管OLED。
作为示例，如图5中所示，像素电路PC包括第一薄膜晶体管T1至第七薄膜晶体管T7和存储电容器Cst。第一薄膜晶体管T1至第七薄膜晶体管T7和存储电容器Cst连接到被配置为分别传输第一至第三扫描信号Sn、Sn-1和Sn+1的第一至第三扫描线SL、SL-1和SL+1、被配置为传输数据电压Dm的数据线DL、被配置为传输发射控制信号En的发射控制线EL、被配置为传输驱动电压ELVDD的驱动电压线PL、被配置为传输初始化电压Vint的初始化电压线VL和施加有公共电压ELVSS的公共电极。
第一薄膜晶体管T1可以是其中根据栅极-源极电压确定漏极电流的大小的驱动晶体管。第二薄膜晶体管T2至第七薄膜晶体管T7可以是根据栅极-源极电压导通/截止的开关晶体管，栅极-源极电压可以对应于或基本对应于栅极电压。
第一薄膜晶体管T1可以被称为驱动薄膜晶体管，第二薄膜晶体管T2可以被称为扫描薄膜晶体管，第三薄膜晶体管T3可以被称为补偿薄膜晶体管，第四薄膜晶体管T4可以被称为栅极初始化薄膜晶体管，第五薄膜晶体管T5可以被称为第一发射控制薄膜晶体管，第六薄膜晶体管T6可以被称为第二发射控制薄膜晶体管，并且第七薄膜晶体管T7可以被称为阳极初始化薄膜晶体管。
存储电容器Cst连接在驱动电压线PL和驱动薄膜晶体管T1的驱动栅极G1之间。存储电容器Cst可以具有连接到驱动电压线PL的第二电极CE2和连接到驱动薄膜晶体管T1的驱动栅极G1的第一电极CE1。
驱动薄膜晶体管T1可以根据栅极-源极电压来控制从驱动电压线PL流到有机发光二极管OLED的驱动电流IOLED的大小。驱动薄膜晶体管T1可以包括连接到存储电容器Cst的第一电极CE1的驱动栅极G1、通过第一发射控制薄膜晶体管T5连接到驱动电压线PL的驱动源极S1和通过第二发射控制薄膜晶体管T6连接到有机发光二极管OLED的驱动漏极D1。
驱动薄膜晶体管T1可以根据栅极-源极电压将驱动电流IOLED输出到有机发光二极管OLED。驱动电流IOLED的大小基于栅极-源极电压与驱动薄膜晶体管T1的阈值电压之间的差来确定。有机发光二极管OLED可以从驱动薄膜晶体管T1接收驱动电流IOLED，并且可以以与驱动电流IOLED的大小相对应的亮度发光。
扫描薄膜晶体管T2可以响应于第一扫描信号Sn将数据电压Dm传输到驱动薄膜晶体管T1的驱动源极S1。扫描薄膜晶体管T2可以包括连接到第一扫描线SL的扫描栅极G2、连接到数据线DL的扫描源极S2和连接到驱动薄膜晶体管T1的驱动源极S1的扫描漏极D2。
补偿薄膜晶体管T3连接(例如，串联连接)在驱动薄膜晶体管T1的驱动漏极D1和驱动栅极G1之间，并且响应于第一扫描信号Sn将驱动薄膜晶体管T1的驱动漏极D1连接到驱动栅极G1。换句话说，当补偿薄膜晶体管T3导通时，补偿薄膜晶体管T3可以将驱动薄膜晶体管T1二极管连接。补偿薄膜晶体管T3可以包括连接到第一扫描线SL的补偿栅极G3、连接到驱动薄膜晶体管T1的驱动漏极D1的补偿源极S3和连接到驱动薄膜晶体管T1的驱动栅极G1的补偿漏极D3。尽管图5示出了补偿薄膜晶体管T3包括彼此串联连接的两个薄膜晶体管，但是本公开不限于此，并且在另一实施例中，例如，补偿薄膜晶体管T3可以由一个薄膜晶体管组成。
栅极初始化薄膜晶体管T4响应于第二扫描信号Sn-1将初始化电压Vint施加到驱动薄膜晶体管T1的驱动栅极G1。栅极初始化薄膜晶体管T4可以包括连接到第二扫描线SL-1的第一初始化栅极G4、连接到驱动薄膜晶体管T1的驱动栅极G1的第一初始化源极S4和连接到初始化电压线VL的第一初始化漏极D4。在图5中，栅极初始化薄膜晶体管T4被图示为包括彼此串联连接的两个薄膜晶体管，但是本公开不限于此，并且在另一实施例中，例如，栅极初始化薄膜晶体管T4可以由一个薄膜晶体管组成。
阳极初始化薄膜晶体管T7响应于第三扫描信号Sn+1将初始化电压Vint施加到有机发光二极管OLED的阳极。阳极初始化薄膜晶体管T7可以包括连接到第三扫描线SL+1的第二初始化栅极G7、连接到有机发光二极管OLED的阳极的第二初始化源极S7和连接到初始化电压线VL的第二初始化漏极D7。
第一发射控制薄膜晶体管T5可以响应于发射控制信号En将驱动电压线PL连接到驱动薄膜晶体管T1的驱动源极S1。第一发射控制薄膜晶体管T5可以包括连接到发射控制线EL的第一发射控制栅极G5、连接到驱动电压线PL的第一发射控制源极S5和连接到驱动源极S1的第一发射控制漏极D5。
第二发射控制薄膜晶体管T6可以响应于发射控制信号En将驱动薄膜晶体管T1的驱动漏极D1连接到有机发光二极管OLED的阳极。第二发射控制薄膜晶体管T6可以包括连接到发射控制线EL的第二发射控制栅极G6、连接到驱动薄膜晶体管T1的驱动漏极D1的第二发射控制源极S6和连接到有机发光二极管OLED的阳极的第二发射控制漏极D6。
第二扫描信号Sn-1可以与前一行的第一扫描信号Sn同步或基本同步。第三扫描信号Sn+1可以与第一扫描信号Sn同步或基本同步。根据另一示例，第三扫描信号Sn+1可以与下一行(例如，随后的行)的第一扫描信号Sn同步或基本同步。
在实施例中，第一薄膜晶体管T1至第七薄膜晶体管T7可以包括包含(例如，含有)硅的半导体层。例如，第一薄膜晶体管T1至第七薄膜晶体管T7可以包括包含低温多晶硅(LTPS)的半导体层。多晶硅材料具有高的电子迁移率(例如，超过100cm2/Vs)、低的能耗和优异的可靠性。作为另一示例，第一薄膜晶体管T1至第七薄膜晶体管T7的半导体层可以包括从由铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)组成的组中选择的至少一种材料的氧化物。例如，半导体层可以是InSnZnO(ITZO)半导体层或InGaZnO(IGZO)半导体层等。作为另一示例，第一薄膜晶体管T1至第七薄膜晶体管T7的一些半导体层可以包括低温多晶硅(LTPS)，并且第一薄膜晶体管T1至第七薄膜晶体管T7的其他一些半导体层可以包括氧化物半导体(例如，IGZO)。
下文中，将更详细地描述根据实施例的显示面板10的像素(例如，一个像素)PX的操作过程。为了便于描述，假设第一薄膜晶体管T1至第七薄膜晶体管T7是如图5中所示的P型金属氧化物硅场效应晶体管(MOSFET)来在下文中描述像素PX的操作过程，但是本公开不限于此。
首先，当接收到高电平的发射控制信号En时，第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6截止，驱动薄膜晶体管T1停止输出(或不输出)驱动电流IOLED，并且有机发光二极管OLED停止发射(或不发射)光。
此后，在其中接收到低电平的第二扫描信号Sn-1的栅极初始化时段期间，栅极初始化薄膜晶体管T4导通，并且初始化电压Vint被施加到驱动薄膜晶体管T1的驱动栅极G1，或者换句话说，被施加到存储电容器Cst的第一电极CE1。驱动电压ELVDD和初始化电压Vint之间的差(例如，ELVDD-Vint)被存储在存储电容器Cst中。
此后，在其中接收到低电平的第一扫描信号Sn的数据写入时段期间，扫描薄膜晶体管T2和补偿薄膜晶体管T3导通，并且驱动薄膜晶体管T1的驱动源极S1接收数据电压Dm。驱动薄膜晶体管T1通过补偿薄膜晶体管T3被二极管连接，并且因此，在正向偏置方向上被补偿。驱动薄膜晶体管T1的栅极电压在初始化电压Vint处上升(例如，根据初始化电压Vint增大)。当驱动薄膜晶体管T1的栅极电压变得等于或基本等于通过从数据电压Dm减去驱动薄膜晶体管T1的阈值电压(Vth)获得的数据补偿电压(例如，Dm-|Vth|)时，驱动薄膜晶体管T1截止，并且驱动薄膜晶体管T1的栅极电压的上升(例如，增大)停止。于是，存储电容器Cst存储驱动电压ELVDD和数据补偿电压(例如，Dm-|Vth|)之间的差(例如，ELVDD-Dm+|Vth|)。
另外，在当接收到低电平的第三扫描信号Sn+1时的阳极初始化时段期间，阳极初始化薄膜晶体管T7导通，并且初始化电压Vint被施加到有机发光二极管OLED的阳极。通过将初始化电压Vint施加到有机发光二极管OLED的阳极，使得有机发光二极管OLED完全不发射，即使在下一帧中，像素PX接收与黑色等级(例如，黑色灰度或黑色灰度级)相对应的数据电压Dm，也可以减少或消除其中有机发光二极管OLED发光(例如，微小地发光)的现象。
第一扫描信号Sn和第三扫描信号Sn+1可以彼此同步或基本同步，并且在这种情况下，数据写入时段和阳极初始化时段可以是彼此相同或基本相同的时段。
然后，当接收到低电平的发射控制信号En时，第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6导通，驱动薄膜晶体管T1可以输出与存储在存储电容器Cst中的电压(即，从驱动薄膜晶体管T1的源极-栅极电压(例如，ELVDD-Dm+|Vth|)减去驱动薄膜晶体管T1的阈值电压(|Vth|)而获得的电压(例如，ELVDD-Dm))相对应的驱动电流IOLED，并且有机发光二极管OLED可以发射具有与驱动电流IOLED的大小相对应的亮度的光。
图6是根据实施例的布置在显示面板中的像素的等效电路图。
参见图6，像素(例如，一个像素)PX可以包括像素电路PC和电连接到像素电路PC的有机发光二极管OLED。
作为示例，如图6中所示，像素电路PC包括第一薄膜晶体管T1至第七薄膜晶体管T7和存储电容器Cst。第一薄膜晶体管T1至第七薄膜晶体管T7和存储电容器Cst可以连接到信号线SL1、SL2、SLp、SLn、EL和DL、初始化电压线VL以及驱动电压线PL。在一些实施例中，信号线SL1、SL2、SLp、SLn、EL和DL中的至少一条、初始化电压线VL和/或驱动电压线PL可以由相邻像素(例如，由一个或多个相邻像素)PX共享。
第一薄膜晶体管T1可以被称为驱动薄膜晶体管，第二薄膜晶体管T2可以被称为扫描薄膜晶体管，第三薄膜晶体管T3可以被称为补偿薄膜晶体管，第四薄膜晶体管T4可以被称为栅极初始化薄膜晶体管，第五薄膜晶体管T5可以被称为第一发射控制薄膜晶体管，第六薄膜晶体管T6可以被称为第二发射控制薄膜晶体管，并且第七薄膜晶体管T7可以被称为阳极初始化薄膜晶体管。
第一薄膜晶体管T1至第七薄膜晶体管T7中的一些薄膜晶体管可以是N沟道MOSFET，而第一薄膜晶体管T1至第七薄膜晶体管T7中的其他薄膜晶体管可以是P沟道MOSFET。
例如，如图6中所示，补偿薄膜晶体管T3和栅极初始化薄膜晶体管T4中的每一个可以是N沟道MOSFET，并且驱动薄膜晶体管T1、扫描薄膜晶体管T2、第一发射控制薄膜晶体管T5、第二发射控制薄膜晶体管T6和阳极初始化薄膜晶体管T7中的每一个可以是P沟道MOSFET。
在另一实施例中，补偿薄膜晶体管T3、栅极初始化薄膜晶体管T4和阳极初始化薄膜晶体管T7中的每一个可以是N沟道MOSFET，并且驱动薄膜晶体管T1、扫描薄膜晶体管T2、第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6中的每一个可以是P沟道MOSFET。在另一实施例中，第一薄膜晶体管T1至第七薄膜晶体管T7中的仅一个可以是N沟道MOSFET，并且第一薄膜晶体管T1至第七薄膜晶体管T7中的其他薄膜晶体管中的每一个(例如，第一薄膜晶体管T1至第七薄膜晶体管T7中的其余晶体管中的每一个)可以是P沟道MOSFET。在另一实施例中，第一薄膜晶体管T1至第七薄膜晶体管T7中的每一个可以是N沟道MOSFET。
信号线SL1、SL2、SLp、SLn、EL和DL包括被配置为传输第一扫描信号Sn'的第一扫描线SL1、被配置为传输第二扫描信号Sn”的第二扫描线SL2、被配置为将前一扫描信号Sn-1'传输到栅极初始化薄膜晶体管T4的前一扫描线SLp、被配置为将发射控制信号En传输到第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6的发射控制线EL、被配置为将下一扫描信号Sn+1'传输到阳极初始化薄膜晶体管T7的下一扫描线SLn以及与第一扫描线SL1交叉并且被配置为传输数据电压Dm的数据线DL。
驱动电压线PL被配置为将驱动电压ELVDD传输到驱动薄膜晶体管T1，并且初始化电压线VL被配置为传输用于初始化驱动薄膜晶体管T1和有机发光二极管OLED的阳极的初始化电压Vint。
驱动薄膜晶体管T1的驱动栅极连接到存储电容器Cst，并且驱动薄膜晶体管T1的驱动源极经由第一发射控制薄膜晶体管T5连接到驱动电压线PL。驱动薄膜晶体管T1的驱动漏极经由第二发射控制薄膜晶体管T6电连接到有机发光二极管OLED的阳极。驱动薄膜晶体管T1根据扫描薄膜晶体管T2的开关操作接收数据电压Dm，并且将驱动电流IOLED供应给有机发光二极管OLED。
扫描薄膜晶体管T2的扫描栅极连接到第一扫描线SL1，扫描薄膜晶体管T2的扫描源极连接到数据线DL，并且扫描薄膜晶体管T2的扫描漏极连接到驱动薄膜晶体管T1的驱动源极并且经由第一发射控制薄膜晶体管T5连接到驱动电压线PL。扫描薄膜晶体管T2根据通过第一扫描线SL1接收的第一扫描信号Sn'而导通，并进行用于将传输到数据线DL的数据电压Dm传送到驱动薄膜晶体管T1的驱动源极的开关操作。
补偿薄膜晶体管T3的补偿栅极连接到第二扫描线SL2。补偿薄膜晶体管T3的补偿漏极连接到驱动薄膜晶体管T1的驱动漏极并且经由第二发射控制薄膜晶体管T6连接到有机发光二极管OLED的阳极。补偿薄膜晶体管T3的补偿源极连接到存储电容器Cst的第一电极CE1和驱动薄膜晶体管T1的驱动栅极。另外，补偿源极连接到栅极初始化薄膜晶体管T4的第一初始化漏极。
补偿薄膜晶体管T3根据通过第二扫描线SL2接收的第二扫描信号Sn”导通，以将驱动薄膜晶体管T1的驱动栅极和驱动漏极电连接，并且因此，当补偿薄膜晶体管T3导通时，驱动薄膜晶体管T1被二极管连接。
栅极初始化薄膜晶体管T4的第一初始化栅极连接到前一扫描线SLp。栅极初始化薄膜晶体管T4的第一初始化源极连接到阳极初始化薄膜晶体管T7的第二初始化源极和初始化电压线VL。栅极初始化薄膜晶体管T4的第一初始化漏极连接到存储电容器Cst的第一电极CE1、补偿薄膜晶体管T3的补偿源极和驱动薄膜晶体管T1的驱动栅极。栅极初始化薄膜晶体管T4根据通过前一扫描线SLp接收的前一扫描信号Sn-1'导通，以将初始化电压Vint传输到驱动薄膜晶体管T1的驱动栅极，并且因此，进行用于初始化驱动薄膜晶体管T1的驱动栅极的电压的初始化操作。
第一发射控制薄膜晶体管T5的第一发射控制栅极连接到发射控制线EL，第一发射控制薄膜晶体管T5的第一发射控制源极连接到驱动电压线PL，并且第一发射控制薄膜晶体管T5的第一发射控制漏极连接到驱动薄膜晶体管T1的驱动源极和扫描薄膜晶体管T2的扫描漏极。
第二发射控制薄膜晶体管T6的第二发射控制栅极连接到发射控制线EL，第二发射控制薄膜晶体管T6的第二发射控制源极连接到驱动薄膜晶体管T1的驱动漏极和补偿薄膜晶体管T3的补偿漏极，并且第二发射控制薄膜晶体管T6的第二发射控制漏极电连接到阳极初始化薄膜晶体管T7的第二初始化漏极和有机发光二极管OLED的阳极。
第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6根据通过发射控制线EL传输的发射控制信号En并发地(例如，同时地)导通，并且因此，驱动电压ELVDD被传输到有机发光二极管OLED，使得驱动电流IOLED在有机发光二极管OLED中流动。
阳极初始化薄膜晶体管T7的第二初始化栅极连接到下一扫描线SLn，阳极初始化薄膜晶体管T7的第二初始化漏极连接到第二发射控制薄膜晶体管T6的第二发射控制漏极和有机发光二极管OLED的阳极，并且阳极初始化薄膜晶体管T7的第二初始化源极连接到栅极初始化薄膜晶体管T4的第一初始化源极和初始化电压线VL。阳极初始化薄膜晶体管T7根据通过下一扫描线SLn传输的下一扫描信号Sn+1'导通，并且初始化有机发光二极管OLED的阳极。
如图6中所示，阳极初始化薄膜晶体管T7可以连接到下一扫描线SLn。在另一实施例中，阳极初始化薄膜晶体管T7可以连接到发射控制线EL，并且根据发射控制信号En被驱动。晶体管的源极和漏极的位置可以取决于晶体管的类型(例如，P型或N型)来修改。
存储电容器Cst包括第一电极CE1和第二电极CE2。存储电容器Cst的第一电极CE1连接到驱动薄膜晶体管T1的驱动栅极，并且存储电容器Cst的第二电极CE2连接到驱动电压线PL。存储电容器Cst可以存储与驱动薄膜晶体管T1的驱动栅极的电压和驱动电压ELVDD之间的差相对应的电荷。
下文中描述根据实施例的像素(例如，每个像素)PX的详细操作。
在初始化时段期间，当前一扫描信号Sn-1'通过前一扫描线SLp被供应时，栅极初始化薄膜晶体管T4响应于前一扫描信号Sn-1'而导通，并且驱动薄膜晶体管T1通过从初始化电压线VL供应的初始化电压Vint被初始化。
在数据编程时段期间，当第一扫描信号Sn'和第二扫描信号Sn”分别通过第一扫描线SL1和第二扫描线SL2被供应时，扫描薄膜晶体管T2和补偿薄膜晶体管T3分别响应于第一扫描信号Sn'和第二扫描信号Sn”而导通。在这种情况下，驱动薄膜晶体管T1通过导通的补偿薄膜晶体管T3被二极管连接并且在正向方向上被偏置。
然后，通过从由数据线DL供应的数据电压Dm减去驱动薄膜晶体管T1的阈值电压(Vth)而获得的补偿电压(例如，Dm+Vth，其中Vth具有负值)被施加到驱动薄膜晶体管T1的驱动栅极。
驱动电压ELVDD和补偿电压(例如，Dm+Vth)被分别施加到存储电容器Cst的端部(例如，两端)，并且与存储电容器Cst的端部之间的电压差相对应的电荷被存储在存储电容器Cst中。
在发射时段期间，第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6通过从发射控制线EL供应的发射控制信号En而导通。根据驱动薄膜晶体管T1的驱动栅极的电压与驱动电压ELVDD之间的电压差的驱动电流IOLED被生成，并且驱动电流IOLED通过第二发射控制薄膜晶体管T6被供应给有机发光二极管OLED。
在本实施例中，第一薄膜晶体管T1至第七薄膜晶体管T7中的至少一个包括包含氧化物的半导体层，并且第一薄膜晶体管T1至第七薄膜晶体管T7中的其他薄膜晶体管包括包含硅的半导体层。更详细地，直接影响显示装置的亮度的驱动薄膜晶体管T1可以包括由具有高可靠性的多晶硅制成的半导体层，从而实现高分辨率显示装置。
氧化物半导体具有高的载流子迁移率和低的泄漏电流，并且因此，即使驱动薄膜晶体管T1的驱动时间长，驱动薄膜晶体管T1中的电压降也可以不大。换句话说，因为即使在低频驱动期间，由于电压降引起的图像的颜色变化也可以不大，所以可以进行低频驱动。
如上所述，因为氧化物半导体具有小的泄漏电流，所以连接到驱动薄膜晶体管T1的驱动栅极的补偿薄膜晶体管T3、栅极初始化薄膜晶体管T4和阳极初始化薄膜晶体管T7中的至少一个可以采用氧化物半导体以减少或防止可能流到驱动栅极的泄漏电流并且降低功耗。
图7是示出图4的部分C的放大平面图，并且图8A是沿图7的线I-I'和线II-II'截取的显示面板的截面图。
图7是显示区域DA的第一区域AR1和第二区域AR2的部分放大图，并且与布置在多行和多列处(例如，在多行和多列中或在多行和多列上)的多个像素电路PC中的一些像素电路PC相对应。另外，图7部分地图示出构成多个像素电路PC的多个层中的一些层。
参见图7，显示面板10(例如，参见图4)可以包括多个像素电路PC，并且像素电路PC中的每一个可以包括数据线DL、连接线CL、虚设线DML、第一电压线PL1和第二电压线PL2。
多个像素电路PC中的每一个可以包括图5的像素电路PC或图6的像素电路PC。在实施例中，如图7中所示，像素电路PC可以被布置为形成与邻近该像素电路PC的像素电路PC对称或基本对称的形状。作为另一示例，布置在多行和多列中的多个像素电路PC可以具有彼此相同或基本相同的形状。
在显示区域DA的第一区域AR1和第二区域AR2处(例如，在显示区域DA的第一区域AR1和第二区域AR2中或在显示区域DA的第一区域AR1和第二区域AR2上)，数据线DL可以跨多个像素电路PC设置。数据线DL可以在第一方向(例如，y方向)上延伸。
在显示区域DA的第一区域AR1处(例如，在显示区域DA的第一区域AR1上或在显示区域DA的第一区域AR1中)，连接线CL可以跨多个像素电路PC设置。
如图7中所示，连接线CL可以具有至少弯曲两次的形状。连接线CL可以包括彼此交替地连接的多个水平连接图案HCL和多个垂直连接图案VCL。多个水平连接图案HCL可以彼此间隔开至少一个行间距。多个垂直连接图案VCL可以彼此间隔开至少一个列间距。
多个水平连接图案HCL和多个垂直连接图案VCL可以布置在彼此不同的层上。例如，多个垂直连接图案VCL可以布置在多个水平连接图案HCL上，并且多个垂直连接图案VCL可以通过在绝缘层IL中限定的第一接触孔CNT1和第二接触孔CNT2分别连接到多个水平连接图案HCL。
为多个水平连接图案HCL中之一的第一水平连接图案HCL1的一侧可以连接到来自多个垂直连接图案VCL当中的在第一方向的第三方向(例如，+y方向)上延伸的第一垂直连接图案VCL1，并且第一水平连接图案HCL1的另一侧可以连接到来自多个垂直连接图案VCL当中的在第一方向的与第三方向相反的第四方向(例如，-y方向)上延伸的第二垂直连接图案VCL2。
多个垂直连接图案VCL中的每一个可以包括第一分支115，每个第一分支115在第三方向(例如，+y方向)和/或第四方向(例如，-y方向)上突出。
在显示区域DA的第二区域AR2处(例如，在显示区域DA的第二区域AR2中或在显示区域DA的第二区域AR2上)，虚设线DML可以跨多个像素电路PC设置。
如图7中所示，虚设线DML可以具有至少弯曲两次的形状。虚设线DML可以包括彼此交替地连接的多个水平虚设图案HDML和多个垂直虚设图案VDML。多个水平虚设图案HDML可以彼此间隔开至少一个行间距。多个垂直虚设图案VDML可以彼此间隔开至少一个列间距。
多个水平虚设图案HDML和多个垂直虚设图案VDML可以布置在彼此不同的层上。例如，多个垂直虚设图案VDML可以布置在多个水平虚设图案HDML上，并且多个垂直虚设图案VDML可以通过在绝缘层IL中限定的第三接触孔CNT3和第四接触孔CNT4分别连接到多个水平虚设图案HDML。
为多个水平虚设图案HDML中之一的第一水平虚设图案HDML1的一侧可以连接到来自多个垂直虚设图案VDML当中的在第三方向(例如，+y方向)上延伸的第一垂直虚设图案VDML1，并且第一水平虚设图案HDML1的另一侧可以连接到来自多个垂直虚设图案VDML当中的在第四方向(例如，-y方向)上延伸的第二垂直虚设图案VDML2。
多个垂直虚设图案VDML中的每一个可以包括第二分支117，每个第二分支117在第三方向(例如，+y方向)和/或第四方向(例如，-y方向)上突出。
多个水平虚设图案HDML和多个水平连接图案HCL可以被布置在彼此相同的层处(例如，在彼此相同的层中或在彼此相同的层上)，并且多个垂直虚设图案VDML和多个垂直连接图案VCL可以被布置在彼此相同的层处(例如，在彼此相同的层中或在彼此相同的层上)。表述“图案被布置在彼此相同的层处(例如，在彼此相同的层中或在彼此相同的层上)”可以表示图案被布置在彼此相同的绝缘层处(例如，在彼此相同的绝缘层中或在彼此相同的绝缘层上)。
第一电压线PL1可以在第二方向(例如，x方向)上延伸，并且第二电压线PL2可以在与第二方向交叉的第一方向(例如，y方向)上延伸。第一电压线PL1和第二电压线PL2可以布置在彼此不同的层上，并且第一电压线PL1和第二电压线PL2可以通过在绝缘层IL中限定的第五接触孔CNT5彼此连接。如图7中所示，可以提供多条第一电压线PL1和多条第二电压线PL2。多条第一电压线PL1和多条第二电压线PL2可以形成网状结构。
第一电压线PL1和第二电压线PL2可以连接到布置在显示面板10的上端部和/或下端部处的电压供应线以接收电压。例如，供应给第一电压线PL1和第二电压线PL2的电压可以是驱动电压ELVDD(例如，参见图5和图6)。
虚设线DML可以连接到第一电压线PL1和第二电压线PL2中的至少一个。例如，如图7中所示，虚设线DML可以通过在绝缘层IL中限定的第六接触孔CNT6连接到第一电压线PL1。
因为虚设线DML通过第六接触孔CNT6连接到第一电压线PL1，所以虚设线DML可以与至少一个第六接触孔CNT6重叠。尽管图7图示出虚设线DML与三个或更多个第六接触孔CNT6重叠的情况，但是该图示仅是示例，并且可以省略三个或更多个第六接触孔CNT6中的一些第六接触孔CNT6。
作为比较示例，多条虚设线可以以网状结构形成，在该网状结构中，多条虚设线均被连接而没有断开部分。在这种情况下，多条虚设线中的每一条可以不需要连接到电压线，并且可以连接到布置在显示面板的上端部和/或下端部处的电压供应线，以防止或基本防止浮置状态。然而，用于将数据信号施加到布置在显示面板的左侧和右侧的数据线的连接线以阶梯方式形成，并且在连接线中，可以存在与本示例中的虚设线不同的各种断开部分。因此，在布置有连接线的区域处(例如，在布置有连接线的区域中或在布置有连接线的区域上)的像素电路的形状可以与在布置有虚设线的区域处(例如，在布置有虚设线的区域中或在布置有虚设线的区域上)的像素电路的形状不同。另外，在布置有连接线的区域处(例如，在布置有连接线的区域中或在布置有连接线的区域上)的金属材料的量可以与在布置有虚设线的区域处(例如，在布置有虚设线的区域中或在布置有虚设线的区域上)的金属材料的量不同。在本示例中，在显示面板的非驱动状态下，取决于两个区域之间的金属材料的量中的差异，在布置有连接线的区域和布置有虚设线的区域之间可能出现可见性差异。
然而，在本实施例中，当虚设线DML具有与连接线CL相似的断开部分并且具有至少弯曲两次的形状时(例如，当虚设线DML的形状与连接线CL的形状相同或基本相同时)，在布置有连接线CL的第一区域AR1与布置有虚设线DML的第二区域AR2之间，金属材料的量可以没有差异。因此，在显示面板的非驱动状态下，可以减小在布置有连接线CL的第一区域AR1与布置有虚设线DML的第二区域AR2之间可能出现的可见性差异。
另外，虚设线DML可以连接到布置在多行中的多条第一电压线PL1中的至少一条。在这种情况下，虚设线DML可以连接到第一电压线PL1，第一电压线PL1可以连接到电压供应线以接收电压。因此，可以防止或基本上防止虚设线DML被保持在浮置状态下。
虚设线DML可以通过彼此间隔开的至少两个第六接触孔CNT6连接到第一电压线PL1。在这种情况下，可以减小由于供应给以网状结构布置的第一电压线PL1和第二电压线PL2的驱动电压ELVDD的电压降而引起的供应网络的总电阻。
下文中，参见图8A，将根据虚设线DML与第一电压线PL1和第二电压线PL2之间的堆叠顺序和位置关系，更详细地描述显示元件和电连接到显示元件的各种元件。
基板100可以包括玻璃或聚合物树脂。聚合物树脂可以包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素等。包括聚合物树脂的基板100可以是柔性的、可卷曲的和/或可弯曲的。基板100可以具有多层结构，该多层结构包括包含上述聚合物树脂中的一种或多种的层和无机层。
缓冲层111可以布置在基板100上。缓冲层111可以减少或阻止异物、湿气和/或外部空气从基板100的底部渗透，并且可以提供基板100上的平坦或基本平坦的表面。缓冲层111可以包括例如诸如氧化物或氮化物的无机材料、有机材料或有机-无机复合物，并且可以具有包括无机材料和有机材料的单层结构或多层结构。
在一些实施例中，阻挡层可以进一步包括在基板100和缓冲层111之间。在本示例中，阻挡层可以防止或减少来自基板100的杂质和/或类似物渗透到第一至第三半导体层A1、A2和A3中。阻挡层可以包括例如诸如氧化物或氮化物的无机材料、有机材料或有机-无机复合物，并且可以包括无机材料和有机材料的单层结构或多层结构。
第一至第三半导体层A1、A2和A3可以布置在缓冲层111上。第一至第三半导体层A1、A2和A3可以包括非晶硅或多晶硅。在另一实施例中，第一至第三半导体层A1、A2和A3中的每一个可以包括从由铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)组成的组中选择的至少一种材料的氧化物。
第一至第三半导体层A1、A2和A3中的每一个可以包括沟道区以及布置在沟道区的相对侧(例如，两侧)的源区和漏区。第一至第三半导体层A1、A2和A3中的每一个可以包括单层或多层。
第一栅绝缘层GI1和第二栅绝缘层GI2可以被堆叠并且被布置在基板100上以覆盖第一至第三半导体层A1、A2和A3。第一栅绝缘层GI1和第二栅绝缘层GI2可以各自包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)等。
第一栅电极G1可以布置在第一栅绝缘层GI1上以与第一半导体层A1至少部分地重叠，第二栅电极G2可以布置在第一栅绝缘层GI1上以与第二半导体层A2至少部分地重叠，并且第三栅电极G3可以布置在第一栅绝缘层GI1上以与第三半导体层A3至少部分地重叠。
在实施例中，如图8A中所示，存储电容器Cst可以包括第一电极CE1和第二电极CE2，并且可以与第二薄膜晶体管TFT2重叠。例如，第二薄膜晶体管TFT2的第二栅电极G2可以用作存储电容器Cst的第一电极CE1。在另一实施例中，存储电容器Cst可以不与第二薄膜晶体管TFT2重叠，并且可以分开形成。
存储电容器Cst的第二电极CE2与第一电极CE1重叠，第二栅绝缘层GI2在第二电极CE2与第一电极CE1之间，以形成电容。在这种情况下，第二栅绝缘层GI2可以用作存储电容器Cst的介电层。
第一绝缘层IL1可以布置在第二栅绝缘层GI2上以覆盖存储电容器Cst的第二电极CE2。第一绝缘层IL1可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO2等。
第一电压线PL1可以布置在第一绝缘层IL1上。第一电压线PL1可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)等的导电材料，并且可以包括包含上述材料中的一种或多种的多层或单层。例如，第一电压线PL1可以具有Ti/Al/Ti的多层结构。第一电压线PL1可以通过在第一栅绝缘层GI1、第二栅绝缘层GI2和第一绝缘层IL1中限定的接触孔连接到第一半导体层A1。
第二绝缘层IL2和第三绝缘层IL3可以被堆叠并且被布置来覆盖第一电压线PL1。
第二绝缘层IL2和第三绝缘层IL3中的每一个可以包括包含有机材料的单层或多层，并且可以提供平坦或基本平坦的顶表面。第二绝缘层IL2和第三绝缘层IL3中的每一个可以包括例如诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的商业聚合物、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、丙烯酸醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其混合物等。
数据线DL、虚设线DML、电极层113和第二电压线PL2可以布置在第二绝缘层IL2上。第二电压线PL2可以通过在第二绝缘层IL2中限定的第五接触孔CNT5连接到第一电压线PL1。虚设线DML可以通过在第二绝缘层IL2中限定的第六接触孔CNT6连接到第一电压线PL1。电极层113可以通过在第二绝缘层IL2中限定的接触孔连接到第三半导体层A3。
显示元件200可以布置在第三绝缘层IL3上。显示元件200可以包括像素电极210、包括有机发射层的中间层220和对电极230。像素电极210可以通过电极层113和在第三绝缘层IL3中限定的接触孔连接到第三薄膜晶体管TFT3。
像素电极210可以是(半)透射电极或反射电极。在一些实施例中，像素电极210可以包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr和/或其化合物的反射层以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括从由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)组成的组中选择的至少一种。在一些实施例中，像素电极210可以包括ITO/Ag/ITO的多层结构。
在基板100的显示区域DA处(例如，在基板100的显示区域DA中或在基板100的显示区域DA上)，像素限定层PDL可以布置在第三绝缘层IL3上。像素限定层PDL可以通过增大像素电极210的边缘与像素电极210上方的对电极230之间的距离来防止或基本上防止在像素电极210的边缘处出现电弧。
像素限定层PDL可以包括从由聚酰亚胺、聚酰胺、丙烯酸树脂、BCB和酚醛树脂组成的组中选择的一种或多种有机绝缘材料，并且可以通过旋涂等形成。
中间层220可以布置在由像素限定层PDL形成的开口中，并且可以包括有机发射层。有机发射层可以包括包含例如发射红色、绿色、蓝色或白色光的荧光材料或磷光材料的有机材料。有机发射层可以包括低分子有机材料或高分子有机材料。在有机发射层的下方和/或上方，可以根据需要或期望选择性地布置一个或多个功能层，例如，空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)和/或电子注入层(EIL)。
对电极230可以是透射电极或反射电极。在一些实施例中，对电极230可以是透明或半透明电极，并且可以包括具有小的功函数的金属薄膜，包括例如Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg和/或其化合物。另外，可以在金属薄膜上进一步布置包括ITO、IZO、ZnO或In2O3的透明导电氧化物(TCO)膜。对电极230可以布置在显示区域DA上方，并且可以布置在中间层220和像素限定层PDL上。对电极230可以相对于多个OLED一体形成，并且可以与多个像素电极210相对应。
因为有机发光元件可能被来自外部的湿气或氧气损坏(例如，可能易于被来自外部的湿气或氧气损坏)，所以封装层可以进一步覆盖有机发光元件以保护有机发光元件。封装层可以覆盖显示区域DA，并且可以延伸到外围区域PA的至少一部分。封装层可以包括第一无机封装层、有机封装层和第二无机封装层。
图8A中所示的第一至第三薄膜晶体管TFT1、TFT2和TFT3中的每一个可以与图5的薄膜晶体管中的任何一个相对应。例如，第一薄膜晶体管TFT1可以是连接到驱动电压线PL的第一发射控制薄膜晶体管T5，第二薄膜晶体管TFT2可以是驱动薄膜晶体管T1，而第三薄膜晶体管TFT3可以是第二发射控制薄膜晶体管T6。然而，本公开不限于此，并且可以不同地修改沿图7的线I-I′和线II-II′所示的薄膜晶体管的数量和/或类型。
图8B是沿图7的线I-I′和线II-II′截取的显示面板的截面图。在图8B中，与图7和图8A中的那些附图标记相同的附图标记表示与图7和图8A中的那些元件相同或基本相同的元件，并且因此，可以不重复其冗余描述。
参见图8B，不同于图8A中所示的第一薄膜晶体管TFT1、第二薄膜晶体管TFT2和第三薄膜晶体管TFT3，显示面板10(参见图4)可以包括包含不同材料的半导体层的第一薄膜晶体管TFT1、第三薄膜晶体管TFT3和第四薄膜晶体管TFT4。
下文中，将参见图8B根据堆叠顺序更详细地描述显示元件和电连接到显示元件的各种元件。
基板100可以包括玻璃材料、陶瓷材料、金属材料或具有柔性或可弯曲特性的材料。缓冲层111可以布置在基板100上，并且阻挡层可以进一步包括在基板100和缓冲层111之间。
第一半导体层A1和第三半导体层A3可以布置在缓冲层111上。第一半导体层A1和第三半导体层A3中的每一个可以包括非晶硅或多晶硅。
第一栅绝缘层GI1和第二栅绝缘层GI2可以被堆叠并且被布置在基板100上以覆盖第一半导体层A1和第三半导体层A3。第一栅绝缘层GI1和第二栅绝缘层GI2可以各自包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO2等。
第一栅电极G1可以布置在第一栅绝缘层GI1上以与第一半导体层A1至少部分地重叠，并且第三栅电极G3可以布置在第一栅绝缘层GI1上以与第三半导体层A3至少部分地重叠。在图8B中，第一栅电极G1和第三栅电极G3布置在第一栅绝缘层GI1上。然而，在另一实施例中，第一栅电极G1和第三栅电极G3可以布置在第二栅绝缘层GI2的上表面上。
第四绝缘层IL4和第五绝缘层IL5可以被堆叠并且被布置在第二栅绝缘层GI2上。第四绝缘层IL4和第五绝缘层IL5中的每一个可以包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2或ZnO2等。
第四半导体层A4可以布置在第四绝缘层IL4上。第四半导体层A4可以包括氧化物半导体材料。第四半导体层A4可以包括例如从由In、Ga、Sn、Zr、V、Hf、Cd、Ge、Cr、Ti、Al、Cs、Ce和Zn组成的组中选择的至少一种材料的氧化物。例如，第四半导体层A4可以是InSnZnO(ITZO)半导体层或InGaZnO(IGZO)半导体层等。
第三栅绝缘层GI3可以布置在第四半导体层A4上。在实施例中，如图8B中所示，第三栅绝缘层GI3可以被图案化为与第四半导体层A4的一部分重叠。在另一实施例中，第三栅绝缘层GI3可以不被图案化为与第四半导体层A4的一部分重叠，而是可以被布置在基板100的整个表面上以覆盖第四半导体层A4。
第四栅电极G4可以布置在第三栅绝缘层GI3上以与第四半导体层A4至少部分地重叠。第四栅电极G4可以包括包含从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选择的一种或多种金属的单层或多层。
第一电压线PL1可以布置在第五绝缘层IL5上。第一电压线PL1可以通过在第一栅绝缘层Gl1、第二栅绝缘层GI2、第四绝缘层IL4和第五绝缘层IL5中限定的接触孔连接到第一半导体层A1。
第六绝缘层IL6和第七绝缘层IL7可以被堆叠并且被布置在第五绝缘层IL5上以覆盖第一电压线PL1。第六绝缘层IL6和第七绝缘层IL7中的每一个可以包括包含有机材料的单层或多层，并且可以提供平坦或基本平坦的顶表面。第六绝缘层IL6和第七绝缘层IL7中的每一个可以包括例如诸如BCB、HMDSO、PMMA或PS的商业聚合物、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、丙烯酸醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其混合物等。
数据线DL、虚设线DML、电极层113和第二电压线PL2可以布置在第六绝缘层IL6上。第二电压线PL2可以通过在第六绝缘层IL6中限定的第五接触孔CNT5连接到第一电压线PL1。虚设线DML可以通过在第六绝缘层IL6中限定的第六接触孔CNT6连接到第一电压线PL1。电极层113可以通过在第六绝缘层IL6中限定的接触孔连接到第三半导体层A3。
显示元件200可以布置在第七绝缘层IL7上。显示元件200可以包括像素电极210、中间层220和对电极230。而且，像素限定层PDL可以布置在第七绝缘层IL7上。像素限定层PDL可以通过增大像素电极210的边缘与像素电极210上方的对电极230之间的距离来防止或基本上防止在像素电极210的边缘处出现电弧。
图8B中所示的第一薄膜晶体管TFT1、第三薄膜晶体管TFT3和第四薄膜晶体管TFT4中的每一个可以与图5的薄膜晶体管中的任何一个相对应。例如，第一薄膜晶体管TFT1可以是连接到驱动电压线PL的第一发射控制薄膜晶体管T5，第三薄膜晶体管TFT3可以是第二发射控制薄膜晶体管T6，而第四薄膜晶体管TFT4可以是补偿薄膜晶体管T3或栅极初始化薄膜晶体管T4。然而，本公开不限于此，并且可以不同地修改沿图7的线I-I′和线II-II′所示的薄膜晶体管的数量和/或类型。
在实施例中，虚设线DML可以通过第六接触孔CNT6连接到第一电压线PL1。在这种情况下，虚设线DML可以连接到第一电压线PL1，第一电压线PL1连接到电压供应线以接收电压。因此，可以防止或基本上防止虚设线DML被保持在浮置状态下。
图9是示出图4的部分D的放大平面图。在图9中，与图7中那些附图标记相同的附图标记表示与图7中那些元件相同或基本相同的元件，并且因此，可以不重复其冗余描述。
图9是显示区域DA的第三区域AR3的部分放大图，并且与布置在多行和多列中的多个像素电路PC中的一些相对应。另外，图9部分地图示出构成多个像素电路PC的多个层中的一些层。
参见图9，显示区域DA的第三区域AR3可以包括多个像素电路PC，并且像素电路PC中的每一个可以包括数据线DL、虚设线DML、第一电压线PL1和第二电压线PL2。更详细地，显示区域DA的第三区域AR3与多条第二数据线DL2(例如，参见图1)和多条虚设线DML彼此部分地重叠的区域相对应。
在显示区域DA的第三区域AR3处(例如，在显示区域DA的第三区域AR3中或在显示区域DA的第三区域AR3上)，数据线DL可以跨多个像素电路PC设置。数据线DL可以在第一方向(例如，y方向)上延伸。
在显示区域DA的第三区域AR3处(例如，在显示区域DA的第三区域AR3中或在显示区域DA的第三区域AR3上)，虚设线DML可以跨多个像素电路PC设置。
如图9中所示，虚设线DML可以具有至少弯曲两次的形状。虚设线DML可以包括彼此交替地连接的多个水平虚设图案HDML和多个垂直虚设图案VDML。多个水平虚设图案HDML可以彼此间隔开至少一个行间距。多个垂直虚设图案VDML可以彼此间隔开至少一个列间距。
多个水平虚设图案HDML和多个垂直虚设图案VDML可以布置在彼此不同的层上。例如，多个垂直虚设图案VDML可以布置在多个水平虚设图案HDML上，并且多个垂直虚设图案VDML可以通过在绝缘层IL中限定的第三接触孔CNT3和第四接触孔CNT4分别连接到多个水平虚设图案HDML。
为多个水平虚设图案HDML中之一的第一水平虚设图案HDML1的一侧可以连接到来自多个垂直虚设图案VDML当中的在第三方向(例如，+y方向)上延伸的第一垂直虚设图案VDML1，并且第一水平虚设图案HDML1的另一侧可以连接到来自多个垂直虚设图案VDML当中的在第四方向(例如，-y方向)上延伸的第二垂直虚设图案VDML2。
多个垂直虚设图案VDML中的每一个可以包括第二分支117，每个第二分支117在第三方向(例如，+y方向)和/或第四方向(例如，-y方向)上突出。
第一电压线PL1可以在第二方向(例如，x方向)上延伸，并且第二电压线PL2可以在与第二方向交叉的第一方向(例如y方向)上延伸。第一电压线PL1和第二电压线PL2可以布置在彼此不同的层上，并且第一电压线PL1和第二电压线PL2可以通过在绝缘层IL中限定的第五接触孔CNT5彼此连接。如图9中所示，可以提供多条第一电压线PL1和多条第二电压线PL2。多条第一电压线PL1和多条第二电压线PL2可以形成网状结构。
第一电压线PL1和第二电压线PL2可以连接到布置在显示面板10的上端部和/或下端部处的电压供应线以接收电压。例如，供应给第一电压线PL1和第二电压线PL2的电压可以是驱动电压ELVDD(例如，参见图5和图6)。
虚设线DML可以连接到第一电压线PL1和第二电压线PL2中的至少一个。例如，如图9中所示，虚设线DML可以通过在绝缘层IL中限定的第六接触孔CNT6连接到第一电压线PL1。
如在本实施例中那样，当虚设线DML具有与连接线CL相似的断开部分并且具有至少弯曲两次的形状时(例如，当虚设线DML的形状与连接线CL的形状相同或基本相同时)，在布置有连接线CL的第一区域AR1与布置有虚设线DML的第三区域AR3之间，金属材料的量可以没有差异。因此，在显示面板的非驱动状态下，可以减小在布置有连接线CL的第一区域AR1与布置有虚设线DML的第三区域AR3之间出现的可见性差异。
另外，虚设线DML可以连接到布置在多行中的多条第一电压线PL1中的至少一条。在这种情况下，虚设线DML可以连接到第一电压线PL1，第一电压线PL1连接到电压供应线以接收电压。因此，可以防止或基本上防止虚设线DML被保持在浮置状态下。
图10是示出图4的部分C的放大平面图，并且图11是沿图10的线III-III'截取的显示面板的截面图。图10与图7的实施例的修改相对应。在图10和图11中，与图7和图8A中的那些附图标记相同的附图标记表示与图7和图8A中的那些元件相同或基本相同的元件，并且因此，可以不重复其冗余描述。
图10是显示区域DA的第一区域AR1和第二区域AR2的部分放大图，并且与布置在多行和多列中的多个像素电路PC中的一些像素电路PC相对应。
参见图10，显示面板10(例如，参见图4)可以包括多个像素电路PC，并且像素电路PC中的每一个可以包括数据线DL、连接线CL、虚设线DML、第一电压线PL1和第二电压线PL2。
多个像素电路PC中的每一个可以包括图5的像素电路PC或图6的像素电路PC。在实施例中，如图10中所示，像素电路PC可以被布置为形成与邻近该像素电路PC的像素电路PC对称或基本对称的形状。作为另一示例，布置在多行和多列中的多个像素电路PC可以具有彼此相同或基本相同的形状。
在显示区域DA的第一区域AR1和第二区域AR2处(例如，在显示区域DA的第一区域AR1和第二区域AR2中或在显示区域DA的第一区域AR1和第二区域AR2上)，数据线DL可以跨多个像素电路PC设置。数据线DL可以在第一方向(例如，y方向)上延伸。
在显示区域DA的第一区域AR1处(例如，在显示区域DA的第一区域AR1中或在显示区域DA的第一区域AR1上)，连接线CL可以跨多个像素电路PC设置。在显示区域DA的第二区域AR2处(例如，在显示区域DA的第二区域AR2中或在显示区域DA的第二区域AR2上)，虚设线DML可以跨多个像素电路PC设置。
如图10中所示，连接线CL和虚设线DML可以各自具有至少弯曲两次的形状。连接线CL可以包括彼此交替地连接的多个水平连接图案HCL和多个垂直连接图案VCL，并且虚设线DML可以包括彼此交替地连接的多个水平虚设图案HDML和多个垂直虚设图案VDML。
多个垂直连接图案VCL中的每一个可以包括第一分支115，每个第一分支115在第三方向(例如，+y方向)和/或第四方向(例如，-y方向)上突出。多个垂直虚设图案VDML中的每一个可以包括第二分支117，每个第二分支117在第三方向(例如，+y方向)和/或第四方向(例如，-y方向)上突出。
第一电压线PL1可以在第二方向(例如，x方向)上延伸，并且第二电压线PL2可以在与第二方向交叉的第一方向(例如，y方向)上延伸。多条第一电压线PL1和多条第二电压线PL2可以被提供，并且可以形成网状结构。
第一电压线PL1和第二电压线PL2可以连接到布置在显示面板10的上端部和/或下端部处的电压供应线以接收电压。例如，供应给第一电压线PL1和第二电压线PL2的电压可以是驱动电压ELVDD(例如，参见图5和图6)。
虚设线DML可以连接到第一电压线PL1和第二电压线PL2中的至少一个。例如，如图10中所示，虚设线DML可以通过延伸线EP连接到第二电压线PL2。
延伸线EP可以是虚设线DML的一部分，并且可以从虚设线DML延伸到第二电压线PL2。作为另一示例，延伸线EP可以是第二电压线PL2的一部分，并且可以从第二电压线PL2延伸到虚设线DML。
如在本实施例中那样，当虚设线DML具有与连接线CL相似的断开部分并且具有至少弯曲两次的形状时(例如，当虚设线DML的形状与连接线CL的形状相同或基本相同时)，在布置有连接线CL的第一区域AR1与布置有虚设线DML的第二区域AR2之间，金属材料的量可以没有差异。因此，在显示面板的非驱动状态下，可以减小在布置有连接线CL的第一区域AR1与布置有虚设线DML的第二区域AR2之间可能出现的可见性差异。
另外，虚设线DML可以连接到布置在多行中的多条第二电压线PL2中的至少一条。在这种情况下，虚设线DML可以连接到第二电压线PL2，第二电压线PL2连接到电压供应线以接收电压。因此，可以防止或基本上防止虚设线DML被保持在浮置状态下。
虚设线DML可以通过彼此间隔开的至少两条延伸线EP连接到第二电压线PL2。在这种情况下，可以减小由于供应给以网状结构布置的第一电压线PL1和第二电压线PL2的驱动电压ELVDD的电压降而引起的供应网络的总电阻。
下文中，将参见图11更详细地描述虚设线DML与第一电压线PL1和第二电压线PL2之间的位置关系。
基板100可以包括玻璃或聚合物树脂。缓冲层111可以布置在基板100上，并且可以减少或阻止异物、湿气和/或外部空气从基板100的底部渗透。缓冲层111可以提供基板100上的平坦或基本平坦的表面。阻挡层可以进一步包括在基板100和缓冲层111之间。
第一半导体层A1可以布置在缓冲层111上。第一半导体层A1可以包括沟道区以及布置在沟道区的相对侧(例如，两侧)的源区和漏区。第一半导体层A1可以包括单层或多层。
第一栅绝缘层GI1和第二栅绝缘层GI2可以被堆叠并且被布置在基板100上以覆盖第一半导体层A1。第一栅电极G1可以布置在第一栅绝缘层GI1上以与第一半导体层A1至少部分地重叠。
第一至第三绝缘层IL1、IL2和IL3可以被堆叠并且被布置在第二栅绝缘层GI2上。
第一电压线PL1可以布置在第一绝缘层IL1上。第一电压线PL1可以包括包含Mo、Al、Cu或Ti等的导电材料，并且可以包括包含上述材料中的一种或多种的多层或单层。例如，第一电压线PL1可以具有Ti/Al/Ti的多层结构。第一电压线PL1可以通过在第一栅绝缘层GI1、第二栅绝缘层GI2和第一绝缘层IL1中限定的接触孔连接到第一半导体层A1。
数据线DL、虚设线DML和第二电压线PL2可以布置在第二绝缘层IL2上。第二电压线PL2可以通过在第二绝缘层IL2中限定的第五接触孔CNT5连接到第一电压线PL1。虚设线DML可以包括朝向第二电压线PL2延伸的延伸线EP，并且可以通过延伸线EP连接到第二电压线PL2。
显示元件200可以布置在第三绝缘层IL3上。显示元件200可以包括像素电极210、包括有机发射层的中间层220和对电极230。在基板100的显示区域DA处(例如，在基板100的显示区域DA中或在基板100的显示区域DA上)，像素限定层PDL可以布置在第三绝缘层IL3上。另外，像素限定层PDL可以通过增大像素电极210的边缘与像素电极210上方的对电极230之间的距离来防止或基本上防止在像素电极210的边缘处出现电弧。
图12是示出图4的部分D的放大平面图。在图12中，与图7中那些附图标记相同的附图标记表示与图7中那些元件相同或基本相同的元件，并且因此，可以不重复其冗余描述。
图12是显示区域DA的第三区域AR3的部分放大图，并且与布置在多行和多列中的多个像素电路PC中的一些像素电路PC相对应。另外，图12部分地图示出构成多个像素电路PC的多个层中的一些层。
参见图12，显示区域DA的第三区域AR3可以包括多个像素电路PC，并且像素电路PC中的每一个可以包括数据线DL、虚设线DML、第一电压线PL1和第二电压线PL2。更详细地，显示区域DA的第三区域AR3与多条第二数据线DL2(例如，参见图1)和多条虚设线DML彼此部分地重叠的区域相对应。
在显示区域DA的第三区域AR3处(例如，在显示区域DA的第三区域AR3中或在显示区域DA的第三区域AR3上)，数据线DL可以跨多个像素电路PC设置，并且虚设线DML可以跨多个像素电路PC设置。
如图12中所示，多条虚设线DML中的每一条可以具有至少弯曲两次的形状。多条虚设线DML中的每一条可以包括彼此交替地连接的多个水平虚设图案HDML和多个垂直虚设图案VDML。多个水平虚设图案HDML可以彼此间隔开至少一个行间距。多个垂直虚设图案VDML可以彼此间隔开至少一个列间距。多个垂直虚设图案VDML中的每一个可以包括第二分支117，每个第二分支117在第三方向(例如，+y方向)和/或第四方向(例如，-y方向)上突出。
第一电压线PL1可以在第二方向(例如，x方向)上延伸，并且第二电压线PL2可以在与第二方向交叉的第一方向(例如y方向)上延伸。第一电压线PL1和第二电压线PL2可以布置在彼此不同的层上，并且第一电压线PL1和第二电压线PL2可以通过在绝缘层IL中限定的第五接触孔CNT5彼此连接。如图12中所示，可以提供多条第一电压线PL1和多条第二电压线PL2。多条第一电压线PL1和多条第二电压线PL2可以形成网状结构。
第一电压线PL1和第二电压线PL2可以连接到布置在显示面板10的上端部和/或下端部处的电压供应线以接收电压。例如，供应给第一电压线PL1和第二电压线PL2的电压可以是驱动电压ELVDD(例如，参见图5和图6)。
虚设线DML可以连接到第一电压线PL1和第二电压线PL2中的至少一个。例如，如图12中所示，虚设线DML可以通过延伸线EP连接到第二电压线PL2。
延伸线EP可以是虚设线DML的一部分，并且可以从虚设线DML延伸到第二电压线PL2。作为另一示例，延伸线EP可以是第二电压线PL2的一部分，并且可以从第二电压线PL2延伸到虚设线DML。
如在本实施例中那样，当虚设线DML具有与连接线CL相似的断开部分并且具有至少弯曲两次的形状时(例如，当虚设线DML的形状与连接线CL的形状相同或基本相同时)，在布置有连接线CL的第一区域AR1与布置有虚设线DML的第三区域AR3之间，金属材料的量可以没有差异。因此，在显示面板的非驱动状态下，可以减小在布置有连接线CL的第一区域AR1与布置有虚设线DML的第三区域AR3之间可能出现的可见性差异。
另外，虚设线DML可以连接到布置在多行中的多条第二电压线PL2中的至少一条。在这种情况下，虚设线DML可以连接到第二电压线PL2，第二电压线PL2连接到电压供应线以接收电压。因此，可以防止或基本上防止虚设线DML被保持在浮置状态下。
虚设线DML可以通过彼此间隔开的至少两条延伸线EP连接到第二电压线PL2。在这种情况下，可以减小由于供应给以网状结构布置的第一电压线PL1和第二电压线PL2的驱动电压ELVDD的电压降而引起的供应网络的总电阻。
尽管已经主要描述了显示装置的结构，但是本公开不限于此。例如，本领域普通技术人员将理解，制造显示装置的方法也可以落入本公开的范围内。
根据本公开的一个或多个实施例，由于用于将数据信号传输到数据线的连接线布置在显示区域处(例如，在显示区域中或在显示区域上)，因此可以减小显示装置的无效区。另外，因为除了连接线以外的虚设线具有与连接线的形状相同或基本相同的形状，所以可以减小在布置有连接线的区域和布置有虚设线的区域之间可能出现的可见性差异。然而，本公开的精神和范围不受这些方面和特征的限制。
尽管已经描述了一些示例实施例，但是本领域技术人员将容易理解，在不脱离本公开的精神和范围的情况下，可以对示例实施例进行各种修改。将理解，除非另外描述，否则每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。因此，对于本领域普通技术人员将显而易见的是，除非另外特别指出，否则结合特定实施例描述的特征、特性和/或元件可以单独使用，或者与结合其他实施例描述的特征、特性和/或元件组合使用。因此，应当理解，前述内容是对各种示例实施例的说明，并且不应被解释为限于本文中公开的特定示例实施例，并且，对所公开的示例实施例以及其他示例实施例的各种修改旨在被包括在如所附权利要求及其等同物所限定的本公开的精神和范围之内。

Claims (20)

1.一种显示装置，包括：
包括显示区域和在所述显示区域外部的外围区域的基板，所述显示区域包括第一区域和第二区域；
在所述显示区域处的数据线；
在所述外围区域处的焊盘区域；
连接线，在所述第一区域处并且连接到所述数据线以将从所述焊盘区域供应的数据信号传输到所述数据线；
在所述基板上的电压线；以及
在所述第二区域处并且连接到所述电压线的虚设线，所述虚设线包括彼此交替地连接的多个水平虚设图案和多个垂直虚设图案。
2.根据权利要求1所述的显示装置，其中，所述多个水平虚设图案和所述多个垂直虚设图案在彼此不同的层处。
3.根据权利要求1所述的显示装置，其中，所述连接线包括彼此交替地连接的多个水平连接图案和多个垂直连接图案。
4.根据权利要求3所述的显示装置，其中，来自所述多个水平连接图案当中的第一水平连接图案的一侧连接到来自所述多个垂直连接图案当中的在第一方向上延伸的第一垂直连接图案，并且所述第一水平连接图案的另一侧连接到来自所述多个垂直连接图案当中的在与所述第一方向相反的第二方向上延伸的第二垂直连接图案。
5.根据权利要求3所述的显示装置，其中，所述多个水平连接图案和所述多个垂直连接图案在彼此不同的层处。
6.根据权利要求3所述的显示装置，其中，所述多个水平虚设图案和所述多个水平连接图案在彼此相同的层处，并且
所述多个垂直虚设图案和所述多个垂直连接图案在彼此相同的层处。
7.根据权利要求1所述的显示装置，其中，所述电压线包括第一电压线和与所述第一电压线交叉的第二电压线，并且
所述虚设线连接到所述第一电压线和所述第二电压线中的至少一个。
8.根据权利要求7所述的显示装置，其中，所述虚设线通过彼此隔开的至少两个接触孔连接到所述电压线。
9.根据权利要求7所述的显示装置，其中，所述第一电压线和所述第二电压线在彼此不同的层处。
10.根据权利要求7所述的显示装置，进一步包括：在所述虚设线和所述第一电压线之间的绝缘层，
其中，所述虚设线通过在所述绝缘层中限定的接触孔连接到所述第一电压线。
11.根据权利要求7所述的显示装置，其中，所述虚设线包括朝向所述第二电压线延伸并且接触所述第二电压线的延伸线。
12.根据权利要求1所述的显示装置，进一步包括：
第一薄膜晶体管，包括第一半导体层和与所述第一半导体层至少部分地重叠的第一栅电极，
其中，所述电压线电连接到所述第一薄膜晶体管。
13.根据权利要求12所述的显示装置，进一步包括：
第二薄膜晶体管，包括第二半导体层和与所述第二半导体层至少部分地重叠的第二栅电极，
其中，所述第二半导体层包括氧化物半导体材料。
14.一种显示装置，包括：
包括显示区域和在所述显示区域外部的外围区域的基板，所述显示区域包括第一区域和第二区域；
在所述显示区域处的数据线；
在所述外围区域处的焊盘区域；
连接线，在所述第一区域处并且连接到所述数据线以将从所述焊盘区域供应的数据信号传输到所述数据线，所述连接线包括彼此交替地连接的多个水平连接图案和多个垂直连接图案；
在所述基板上的电压线；以及
在所述第二区域处并且连接到所述电压线的虚设线。
15.根据权利要求14所述的显示装置，其中，所述多个水平连接图案和所述多个垂直连接图案在彼此不同的层处。
16.根据权利要求14所述的显示装置，其中，所述虚设线具有在平面图中至少弯曲两次的形状。
17.根据权利要求14所述的显示装置，其中，所述虚设线包括彼此交替地连接的多个水平虚设图案和多个垂直虚设图案。
18.根据权利要求14所述的显示装置，其中，所述电压线包括第一电压线和第二电压线，所述第二电压线在与所述第一电压线的层不同的层处并且与所述第一电压线交叉，
其中，所述虚设线连接到所述第一电压线和所述第二电压线中的至少一个。
19.根据权利要求18所述的显示装置，进一步包括：在所述虚设线和所述第一电压线之间的绝缘层，
其中，所述虚设线通过在所述绝缘层中限定的接触孔连接到所述第一电压线。
20.根据权利要求18所述的显示装置，其中，所述虚设线包括朝向所述第二电压线延伸并且接触所述第二电压线的延伸线。
CN202110256812.2A 2020-06-15 2021-03-09 显示装置 Pending CN113809122A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200072608A KR20210155444A (ko) 2020-06-15 2020-06-15 디스플레이 장치
KR10-2020-0072608 2020-06-15

Publications (1)

Publication Number Publication Date
CN113809122A true CN113809122A (zh) 2021-12-17

Family

ID=78824091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110256812.2A Pending CN113809122A (zh) 2020-06-15 2021-03-09 显示装置

Country Status (3)

Country Link
US (2) US11545537B2 (zh)
KR (1) KR20210155444A (zh)
CN (1) CN113809122A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210155444A (ko) * 2020-06-15 2021-12-23 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101764272B1 (ko) 2010-12-02 2017-08-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR101830611B1 (ko) 2011-09-20 2018-02-22 엘지디스플레이 주식회사 터치 스크린 및 이를 적용한 표시 장치
KR20140068421A (ko) 2012-11-28 2014-06-09 삼성디스플레이 주식회사 표시 기판
JP6130721B2 (ja) * 2013-04-26 2017-05-17 株式会社ジャパンディスプレイ 平面表示装置
CN115458571A (zh) 2016-01-21 2022-12-09 苹果公司 有机发光二极管显示器的电源和数据路由结构
KR102561709B1 (ko) 2016-07-25 2023-07-31 삼성디스플레이 주식회사 표시 장치
KR102509413B1 (ko) * 2017-12-12 2023-03-10 엘지디스플레이 주식회사 표시 장치
KR20210155444A (ko) * 2020-06-15 2021-12-23 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US11545537B2 (en) 2023-01-03
US20210391405A1 (en) 2021-12-16
US20230140561A1 (en) 2023-05-04
KR20210155444A (ko) 2021-12-23
US11825715B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
KR20210131509A (ko) 화소 및 이를 포함하는 표시장치
US12016225B2 (en) Display device including a fan-out unit and test line in the peripheral area
CN111668260A (zh) 显示面板
US11688350B2 (en) Display apparatus
KR20210086813A (ko) 박막트랜지스터 기판 및 이를 구비한 표시 장치
US11950460B2 (en) Display device
US20230413620A1 (en) Display apparatus
CN113299691A (zh) 显示面板
US11825715B2 (en) Display device
US20220059637A1 (en) Display apparatus
US20240206229A1 (en) Display apparatus
US20240324371A1 (en) Display device
US11765953B2 (en) Display apparatus including overlapping elements
US20240196676A1 (en) Display apparatus
US20240099082A1 (en) Display apparatus
US20240040863A1 (en) Display apparatus
US20210359181A1 (en) Display apparatus
CN114695463A (zh) 显示装置
CN118695668A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination