CN113299691A - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN113299691A
CN113299691A CN202011536013.2A CN202011536013A CN113299691A CN 113299691 A CN113299691 A CN 113299691A CN 202011536013 A CN202011536013 A CN 202011536013A CN 113299691 A CN113299691 A CN 113299691A
Authority
CN
China
Prior art keywords
gate electrode
semiconductor layer
line
transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011536013.2A
Other languages
English (en)
Inventor
孙世完
高武恂
成硕济
李圣俊
李廷洙
李知嬗
李昌澔
曹惠梨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113299691A publication Critical patent/CN113299691A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

一种显示面板包括：基板；第一薄膜晶体管，包括第一半导体层和第一栅电极；数据线，在第一方向上延伸；扫描线，在第二方向上延伸；第二薄膜晶体管，电连接到数据线并包括第二半导体层和第二栅电极；第三薄膜晶体管，包括第三半导体层以及被布置在第三半导体层上的第一上栅电极；节点连接线，电连接第一薄膜晶体管和第三薄膜晶体管；以及屏蔽线，在平面图中位于数据线与节点连接线之间，并与第三薄膜晶体管的第一上栅电极包括相同材料。第一半导体层包括硅半导体，并且第三半导体层包括氧化物半导体。

Description

显示面板
相关申请的交叉引用
本申请要求于2020年2月24日在韩国知识产权局提交的韩国专利申请第10-2020-0022373号的优先权和权益，其全部内容通过引用并入本文。
技术领域
本公开涉及一种显示面板，并且更具体地，涉及由包括硅半导体的薄膜晶体管和包括氧化物半导体的薄膜晶体管驱动的显示面板。
背景技术
显示装置可视地显示数据。显示装置可以包括显示区域和外围区域。显示区域可以包括多个像素以及彼此绝缘的扫描线和数据线。显示区域可以进一步包括与像素中的每个相对应的像素电路，像素电路包括一个或多个薄膜晶体管以及存储电容器。外围区域可以包括被配置成将电信号传输到显示区域的像素电路的各种信号线、扫描驱动器、数据驱动器和控制器等。
显示装置已经用于各种应用。由于显示装置变得更薄和更轻，因此显示装置的使用和应用范围变宽。因此，用于提供高质量图像的高度集成的显示装置的像素电路的设计已经多样化。
发明内容
本公开的一个或多个实施例包括一种具有高分辨率并且能够提供高质量图像的显示面板。显示面板可以由包括硅半导体的薄膜晶体管和包括氧化物半导体的薄膜晶体管驱动。然而，这些实施例仅是示例，并且本公开的范围不限于此。
本公开的附加方面部分地将在下面的描述中阐述，并且部分地根据该描述是明显的，或者可以通过本文所公开的实施例的实践而获知。
根据一个实施例，一种显示面板包括：基板；第一薄膜晶体管，被布置在基板上并包括第一半导体层和第一栅电极；数据线，被布置在基板上并在第一方向上延伸；扫描线，被布置在基板上并在与第一方向交叉的第二方向上延伸；第二薄膜晶体管，电连接到数据线并包括第二半导体层和第二栅电极；第三薄膜晶体管，包括第三半导体层以及被布置在第三半导体层上的第一上栅电极；节点连接线，电连接第一薄膜晶体管和第三薄膜晶体管；以及屏蔽线，在平面图中位于数据线与节点连接线之间，并与第三薄膜晶体管的第一上栅电极包括相同材料。第一半导体层包括硅半导体，并且第三半导体层包括氧化物半导体。
根据本实施例，显示面板可以进一步包括：驱动电压线，在第一方向上延伸；以及水平驱动电压线，在第二方向上延伸，与驱动电压线部分交叉，并电连接到驱动电压线，其中，水平驱动电压线和屏蔽线可以在同一层中彼此连接。
根据本实施例，屏蔽线可以在第一方向上延伸。
根据本实施例，屏蔽线可以在平面图中与扫描线交叉。
根据本实施例，节点连接线可以在第一方向上延伸并且可以与扫描线交叉。
根据本实施例，节点连接线可以通过在平面图中比扫描线更靠近第一薄膜晶体管的接触孔而电连接到第三半导体层。
根据本实施例，第一上栅电极可以具有孤立形状，并可以通过穿过位于第一上栅电极与扫描线之间的至少一个绝缘层的接触孔而电连接到扫描线。
根据本实施例，第三薄膜晶体管可以进一步包括被布置在第三半导体层下方并与第一上栅电极重叠的第一下栅电极，并且第一下栅电极和扫描线可以在同一层中彼此连接。
根据本实施例，第一下栅电极和第一上栅电极可以包括不同的材料。
根据本实施例，显示面板可以进一步包括：第四薄膜晶体管，包括第四半导体层和第四栅电极，其中第四半导体层包括氧化物半导体，其中，第四栅电极可以包括：第二下栅电极，被布置在第四半导体层与基板之间；以及第二上栅电极，被布置在第四半导体层上，并且其中，第二上栅电极可以通过穿过位于第二上栅电极与第二下栅电极之间的至少一个绝缘层的第二接触孔而电连接到第二下栅电极。
除本文所描述的之外的方面、特征和优点将至少根据以下具体实施方式、所附权利要求书和附图变得明显。
附图说明
根据以下结合附图进行的描述，本公开的某些实施例的上述和其他方面、特征及优点将变得更加明显，其中：
图1是示意性地图示出了根据实施例的显示面板的平面图；
图2是根据实施例的包括在显示面板中的像素电路的等效电路图；
图3是根据实施例的包括像素电路的显示面板的示意图；
图4、图5、图6、图7、图8以及图9是图示出了图3中所示的显示面板的逐层配置的示意图；
图10是沿着图3的线A-A'和B-B'截取的显示面板的截面图；
图11是沿着图3的线C-C'截取的显示面板的截面图；
图12是选择性地图示出了图3中所图示的数据线、屏蔽线和节点连接线周围的一些配置的示意图；以及
图13是根据另一实施例的包括像素电路的显示面板的示意图。
具体实施方式
现在将详细参考实施例，在附图中图示出实施例的示例。在这方面，本实施例可以具有不同的形式，并且不应该被解释为限于本文所阐述的描述。因此，实施例仅是下面参考附图描述的示例，以解释本说明书的各方面。如本文所使用的，术语“和/或”包括相关联列出的项目中的一个或多个的任何和所有组合。在整个本公开中，表述“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或其任何变体。
在下文中，将参考附图详细描述实施例，并且在以下描述中，除非上下文另外明确指出，否则相同的附图标记将表示相同的元件，并且可以省略其重复描述。
将理解的是，尽管诸如“第一”和“第二”的术语在本文中可用于描述各种部件，但是这些部件不应受到这些术语的限制，并且这些术语仅用于将一个部件与另一部件区分开。
如本文所使用的，除非上下文另外明确指示，否则诸如“一”和“该(所述)”的单数形式也旨在包括复数形式。
将理解的是，本文中使用的诸如“包含”、“包括”和“具有”的术语指定所陈述的特征或部件的存在，但是不排除一个或多个其他特征或部件的存在或添加。
将理解的是，当层、区或部件被称为在另一层、区或部件“上”时，其可以“直接”在另一层、区或部件“上”，或者可以“间接”在另一层、区或部件“上”，其间具有一个或多个中间层、区或部件。
为了便于描述，附图中的部件的尺寸可能被放大。换句话说，因为为了便于描述而任意地图示出了附图中的部件的尺寸和厚度，所以本公开不限于此。
当某个实施例可以以不同方式实现时，可以与所描述的顺序不同的顺序执行特定工艺。例如，两个连续描述的工艺可以基本上同时执行或以与所描述的顺序相反的顺序执行。
如本文中所使用的，“A和/或B”可以涵盖A、B、或A和B的情况。另外，“A和B中的至少一个”可以涵盖A、B、或A和B的情况。
将理解的是，当层、区或部件被称为“连接到”另一层、区或部件时，其可以“直接连接到”另一层、区或部件，或者可以“间接连接到”另一层、区或部件，其间具有一个或多个中间层、区或部件。例如，将理解的是，当层、区或部件被称为“电连接到”另一层、区或部件时，其可以“直接电连接到”另一层、区或部件，或者可以“间接电连接到”另一层、区或部件，其间具有一个或多个中间层、区或部件。
x轴、y轴和z轴或参考附图示出的对应方向不限于直角坐标系的三个轴，并且可以以更广泛的意义进行解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
图1是示意性地图示出了根据实施例的显示面板10的平面图。
参考图1，显示面板10可以包括显示区域DA以及位于显示区域DA外部的外围区域PA。显示面板10可以通过在第一方向DR1和第二方向DR2上延伸的、以二维方式布置在显示区域DA中的像素PX的阵列来显示图像。外围区域PA可以与不提供任何图像的区域相对应，并且可以完全或部分地围绕显示区域DA。用于将电信号或电力提供到像素PX的驱动器等可以被布置在外围区域PA中。外围区域PA可以包括焊盘，电子设备或印刷电路板等可以电连接到焊盘。
在下文中，显示面板10将被描述为包括有机发光二极管(OLED)作为显示元件；然而，本公开的显示面板10不限于此。在其他实施例中，显示面板10可以是诸如微型LED的包括无机材料的无机发光显示装置(或无机电致发光(EL)显示装置)或可以是量子点发光显示装置。例如，包括在显示面板10中的显示元件的发射层可以包括有机材料、无机材料、量子点、有机材料和量子点、或者无机材料和量子点。
图2是根据实施例的包括在显示面板10中的像素电路PC的等效电路图。
参考图2，有机发光二极管OLED可以基于通过像素电路PC接收的驱动电压来发光。像素电路PC可以包括信号线SL1、SL2、SLp、SLn、EL和DL、连接到信号线的多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cap、升压电容器Cbt、初始化电压线VIL以及驱动电压线PL。
尽管图2图示出了每个像素电路PC包括信号线SL1、SL2、SLp、SLn、EL和DL、初始化电压线VIL以及驱动电压线PL，但是本公开不限于此。例如，信号线SL1、SL2、SLp、SLn、EL和DL中的至少一条、驱动电压线PL和/或初始化电压线VIL可以由一个或多个邻近的像素电路PC共享。
参考图2，多个薄膜晶体管可以包括驱动晶体管T1、开关晶体管T2、补偿晶体管T3、第一初始化晶体管T4、操作控制晶体管T5、发射控制晶体管T6以及第二初始化晶体管T7。
薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的一些可以被提供为n沟道金属氧化物半导体场效应晶体管(MOSFET)(NMOS)，并且其他薄膜晶体管可以被提供为p沟道MOSFET(PMOS)。例如，如图2中所图示，在薄膜晶体管T1、T2、T3、T4、T5、T6和T7中，补偿晶体管T3和第一初始化晶体管T4可以被提供为NMOS，并且其他晶体管可以被提供为PMOS。
在实施例中，在薄膜晶体管T1、T2、T3、T4、T5、T6和T7中，补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7可以被提供为NMOS，并且其他晶体管可以被提供为PMOS。可替代地，薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的一个可以被提供为NMOS，并且其他晶体管可以被提供为PMOS。可替代地，薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的全部都可以被提供为NMOS。
信号线可以包括被配置成传输第一扫描信号Sn的第一扫描线SL1、被配置成传输第二扫描信号Sn'的第二扫描线SL2、被配置成将先前扫描信号Sn-1传输到第一初始化晶体管T4的先前扫描线SLp、被配置成将发射控制信号En传输到操作控制晶体管T5和发射控制晶体管T6的发射控制线EL、被配置成将下一扫描信号Sn+1传输到第二初始化晶体管T7的下一扫描线SLn以及被配置成传输数据信号Dm的数据线DL。
驱动电压线PL可以被配置成将驱动电压ELVDD传输到驱动晶体管T1，并且初始化电压线VIL可以被配置成传输用于初始化驱动晶体管T1以及有机发光二极管OLED的像素电极的初始化电压Vint。
驱动晶体管T1的驱动栅电极可以连接到存储电容器Cap的第一电极CE1，驱动晶体管T1的驱动源区可以经由操作控制晶体管T5连接到驱动电压线PL，并且驱动晶体管T1的驱动漏区可以经由发射控制晶体管T6电连接到有机发光二极管OLED的像素电极。驱动晶体管T1可以根据开关晶体管T2的开关操作来接收数据信号Dm，并且驱动电流IOLED流过有机发光二极管OLED。
开关晶体管T2的开关栅电极可以连接到第一扫描线SL1，开关晶体管T2的开关源区可以连接到数据线DL，并且开关晶体管T2的开关漏区可以连接到驱动晶体管T1的驱动源区，并且可以经由操作控制晶体管T5连接到驱动电压线PL。开关晶体管T2可以根据通过第一扫描线SL1接收的第一扫描信号Sn而导通，并且执行将传输到数据线DL的数据信号Dm传输到驱动晶体管T1的驱动源区的开关操作。
补偿晶体管T3的补偿栅电极可以连接到第二扫描线SL2。补偿晶体管T3的补偿漏区可以连接到驱动晶体管T1的驱动漏区并且经由发射控制晶体管T6连接到有机发光二极管OLED的像素电极。补偿晶体管T3的补偿源区可以经由节点连接线161连接到存储电容器Cap的第一电极CE1和驱动晶体管T1的驱动栅电极。此外，补偿源区可以连接到第一初始化晶体管T4的第一初始化漏区。
补偿晶体管T3可以根据通过第二扫描线SL2接收的第二扫描信号Sn'而导通，并且将驱动晶体管T1的驱动栅电极和驱动漏区电连接，从而使驱动晶体管T1二极管连接。
第一初始化晶体管T4的第一初始化栅电极可以连接到先前扫描线SLp。第一初始化晶体管T4的第一初始化源区可以连接到初始化电压线VIL。第一初始化晶体管T4的第一初始化漏区可以连接到存储电容器Cap的第一电极CE1、补偿晶体管T3的补偿源区以及驱动晶体管T1的驱动栅电极。第一初始化晶体管T4可以根据通过先前扫描线SLp接收的先前扫描信号Sn-1而导通，并且通过经由初始化电压线VIL将初始化电压Vint传输到驱动晶体管T1的驱动栅电极，来执行初始化驱动晶体管T1的驱动栅电极的电压的初始化操作。
操作控制晶体管T5的操作控制栅电极可以连接到发射控制线EL，操作控制晶体管T5的操作控制源区可以连接到驱动电压线PL，并且操作控制晶体管T5的操作控制漏区可以连接到驱动晶体管T1的驱动源区和开关晶体管T2的开关漏区。
发射控制晶体管T6的发射控制栅电极可以连接到发射控制线EL，发射控制晶体管T6的发射控制源区可以连接到驱动晶体管T1的驱动漏区和补偿晶体管T3的补偿漏区，并且发射控制晶体管T6的发射控制漏区可以电连接到第二初始化晶体管T7的第二初始化漏区以及有机发光二极管OLED的像素电极。
操作控制晶体管T5和发射控制晶体管T6可以根据通过发射控制线EL接收的发射控制信号En而同时导通，并且驱动电压ELVDD可以被施加到有机发光二极管OLED的像素电极，以允许驱动电流IOLED流过有机发光二极管OLED。
第二初始化晶体管T7的第二初始化栅电极可以连接至下一扫描线SLn，并且第二初始化晶体管T7的第二初始化漏区可以连接到发射控制晶体管T6的发射控制漏区以及有机发光二极管OLED的像素电极，并且第二初始化晶体管T7的第二初始化源区可以连接到初始化电压线VIL。第二初始化晶体管T7可以根据通过下一扫描线SLn接收的下一扫描信号Sn+1而导通，并且利用初始化电压Vint来初始化有机发光二极管OLED的像素电极。
图2图示出了第二初始化晶体管T7连接到下一扫描线SLn。在其他实施例中，第二初始化晶体管T7可以连接到其他信号线。例如，第二初始化晶体管T7可以连接到发射控制线EL并且根据发射控制信号En被驱动。
存储电容器Cap可以包括第一电极CE1和第二电极CE2。存储电容器Cap的第一电极CE1可以连接到驱动晶体管T1的驱动栅电极，并且存储电容器Cap的第二电极CE2可以连接到驱动电压线PL。存储电容器Cap可以存储与驱动电压ELVDD和驱动晶体管T1的驱动栅电极电压之间的差相对应的电荷。有机发光二极管OLED的对电极可以连接到供给公共电压ELVSS的线。因此，驱动电流IOLED可以流过有机发光二极管OLED，并且有机发光二极管OLED可以发光，以显示图像。
升压电容器Cbt可以包括第三电极CE3和第四电极CE4。第三电极CE3可以连接到开关晶体管T2的开关栅电极和第一扫描线SL1，并且第四电极CE4可以在第一节点N1处连接到补偿晶体管T3的补偿源区和节点连接线161。当经由第一扫描线SL1提供的第一扫描信号Sn截止时，升压电容器Cbt可以提高第一节点N1的电压。这样，当第一节点N1的电压提高时，可以清楚地表现出黑色灰度(black gradation)。
第一节点N1可以连接驱动晶体管T1的驱动栅电极、补偿晶体管T3的补偿源区、第一初始化晶体管T4的第一初始化漏区、存储电容器Cap的第一电极CE1以及升压电容器Cbt的第四电极CE4。
根据实施例的每个像素PX的示例性操作可以描述如下。
在初始化时段期间，第一初始化晶体管T4可以响应于通过先前扫描线SLp提供的先前扫描信号Sn-1而导通，并且驱动晶体管T1可以利用经由初始化电压线VIL提供的初始化电压Vint而被初始化。
在数据编程时段期间，开关晶体管T2和补偿晶体管T3可以分别响应于经由第一扫描线SL1提供的第一扫描信号Sn和经由第二扫描线SL2提供的第二扫描信号Sn'而导通。在这种情况下，驱动晶体管T1可以通过导通的补偿晶体管T3被二极管连接并且被正向偏置。
当驱动晶体管T1被二极管被连接时，补偿电压可以被施加到驱动晶体管T1的驱动栅电极。补偿电压可以通过从经由数据线DL提供的数据信号Dm中减去驱动晶体管T1的阈值电压Vth来获得，并由Dm+Vth表示，其中Vth是负值。
可以将补偿电压Dm+Vth和驱动电压ELVDD分别施加到存储电容器Cap的第一电极CE1和第二电极CE2，并且可以将与上述两个电压之间的电压差相对应的电荷存储在存储电容器Cap中。
在发光时段期间，操作控制晶体管T5和发射控制晶体管T6可以通过经由发射控制线EL提供的发射控制信号En而导通。根据通过发射控制晶体管T6施加到有机发光二极管OLED的像素电极的、驱动电压ELVDD与驱动晶体管T1的驱动栅电极的电压之间的电压差，驱动电流IOLED可以流过有机发光二极管OLED。
同时，图2的源区和漏区的位置可以根据晶体管T1至T7的类型(p型或n型)互换。
在本实施例中，晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个可以包括包含氧化物的半导体层，并且其他晶体管可以包括包含硅的半导体层。
例如，可以直接影响显示装置的亮度的驱动晶体管T1可以包括包含赋予高可靠性的多晶硅的半导体层，并且因此，可以实现高分辨率显示装置。
同时，因为氧化物半导体可以具有高的载流子迁移率和低的漏电流，所以即使当包括氧化物半导体的晶体管的驱动时间长时，该晶体管的电压降也可能不大。即，因为由于电压降而引起的图像的颜色变化可能不大，因此包括氧化物半导体的这种晶体管可适合于低频驱动。
在一个实施例中，连接到驱动晶体管T1的驱动栅电极的补偿晶体管T3、第一初始化晶体管T4和第二初始化晶体管T7中的至少一个可以包括具有小的漏电流的氧化物半导体，以减少功耗，同时减少可能流到驱动晶体管T1的驱动栅电极的漏电流。在一个实施例中，补偿晶体管T3可以包括氧化物半导体。在其他实施例中，补偿晶体管T3和第一初始化晶体管T4可以包括氧化物半导体。
尽管图2图示出了包括七个薄膜晶体管T1至T7以及两个电容器Cap和Cbt的像素电路PC，但是本公开不限于此。包括在像素电路PC中的薄膜晶体管的数量和电容器的数量可以根据像素电路PC的设计进行各种修改。根据一些实施例，可以省略升压电容器Cbt。
图3是根据实施例的包括像素电路PC的显示面板10的示意图，并且图4至图9是图示出了图3中所示的显示面板10的逐层配置的示意图。
显示面板10可以包括多个绝缘层。在一个实施例中，第一栅绝缘层112(参见图10)可以位于图4中所图示的层与图5中所图示的层之间，第一层间绝缘层113(参见图10)可以位于图5中所图示的层与图6中所图示的层之间，第二层间绝缘层114(参见图10)可以位于图6中所图示的层与图7中所图示的层之间，第二栅绝缘层115(参见图10)可以位于图7中所图示的层与图8中所图示的层之间，并且第三层间绝缘层116(参见图10)可以位于图8中所图示的层与图9中所图示的层之间。可以在绝缘层中形成接触孔等，并且图4至图9中所图示的显示面板10的层叠结构可以垂直地彼此电连接。
在下文中，将参考图3至图9描述薄膜晶体管T1至T7、信号线SL1、SL2、SLp、SLn、EL、DL、PL、VIL和水平驱动电压线151、屏蔽线152、节点连接线161以及第一连接电极162和第二连接电极163的结构和布置。
参考图3，像素电路PC可以包括驱动晶体管T1、开关晶体管T2、补偿晶体管T3、第一初始化晶体管T4、操作控制晶体管T5、发射控制晶体管T6、第二初始化晶体管T7、存储电容器Cap以及升压电容器Cbt。
像素电路PC可以进一步包括：基本上在第一方向DR1上延伸的数据线DL和驱动电压线PL；基本上在与第一方向DR1交叉的第二方向DR2上延伸的第一扫描线SL1、第二扫描线SL2、先前扫描线SLp、发射控制线EL、水平驱动电压线151和初始化电压线VIL；以及屏蔽线152、节点连接线161、第一连接电极162和第二连接电极163。
驱动晶体管T1可以包括驱动半导体层A1和驱动栅电极G1，开关晶体管T2可以包括开关半导体层A2和开关栅电极G2，补偿晶体管T3可以包括补偿半导体层A3和补偿栅电极G3，第一初始化晶体管T4可以包括第一初始化半导体层A4和第一初始化栅电极G4，操作控制晶体管T5可以包括操作控制半导体层A5和操作控制栅电极G5，发射控制晶体管T6可以包括发射控制半导体层A6和发射控制栅电极G6，并且第二初始化晶体管T7可以包括第二初始化半导体层A7和第二初始化栅电极G7。
在一个实施例中，驱动晶体管T1的驱动半导体层A1、开关晶体管T2的开关半导体层A2、操作控制晶体管T5的操作控制半导体层A5、发射控制晶体管T6的发射控制半导体层A6以及第二初始化晶体管T7的第二初始化半导体层A7可以是包括硅半导体的硅半导体层，并且补偿晶体管T3的补偿半导体层A3和第一初始化晶体管T4的第一初始化半导体层A4可以是包括氧化物半导体的氧化物半导体层。
在其他实施例中，驱动晶体管T1的驱动半导体层A1、开关晶体管T2的开关半导体层A2、第一初始化晶体管T4的第一初始化半导体层A4、操作控制晶体管T5的操作控制半导体层A5、发射控制晶体管T6的发射控制半导体层A6以及第二初始化晶体管T7的第二初始化半导体层A7可以是包括硅半导体的硅半导体层，并且补偿晶体管T3的补偿半导体层A3可以是包括氧化物半导体的氧化物半导体层。
在下文中，将描述补偿晶体管T3的补偿半导体层A3和第一初始化晶体管T4的第一初始化半导体层A4包括氧化物半导体并且其他薄膜晶体管T1、T2、T5、T6和T7的半导体层A1、A2、A5、A6和A7包括硅半导体的实施例；然而，应当理解，本公开不限于此。
参考图3和图4，硅半导体层121可以包括驱动半导体层A1、开关半导体层A2、操作控制半导体层A5、发射控制半导体层A6和第二初始化半导体层A7。硅半导体层121可以由多晶硅或非晶硅形成。驱动半导体层A1、开关半导体层A2、操作控制半导体层A5、发射控制半导体层A6以及第二初始化半导体层A7可以被布置在同一层上并且包括相同材料。
驱动半导体层A1、开关半导体层A2、操作控制半导体层A5、发射控制半导体层A6以及第二初始化半导体层A7中的至少一个可以弯曲成各种形状。
驱动半导体层A1、开关半导体层A2、操作控制半导体层A5、发射控制半导体层A6以及第二初始化半导体层A7可以彼此连接。图4图示出了包括在第n行的像素电路PC中的硅半导体层121，并且第二初始化半导体层A7可以连接到包括在第n-1行的像素电路PC中的硅半导体层121。
驱动半导体层A1、开关半导体层A2、操作控制半导体层A5、发射控制半导体层A6以及第二初始化半导体层A7中的每一个可以包括沟道区以及在沟道区的两侧的源区和漏区。例如，源区和漏区可以掺杂有掺杂剂，并且掺杂剂可以包括N型掺杂剂或P型掺杂剂。沟道区可以是与下面参考图5描述的对应的薄膜晶体管的栅电极重叠的区域，并且可以不掺杂有掺杂剂或者可以包括少量掺杂剂。源区和漏区可以分别与薄膜晶体管的源电极和漏电极相对应。源区和漏区可以根据晶体管的特性而互换。在下文中，可以使用术语“源区”和“漏区”代替源电极和漏电极。
驱动半导体层A1可以包括驱动沟道区以及在驱动沟道区的两侧的驱动源区和驱动漏区。驱动半导体层A1的一端可以连接到开关半导体层A2和操作控制半导体层A5，并且驱动半导体层A1的另一端可以通过第一连接电极162(参见图9)连接到补偿半导体层A3并且连接到发射控制半导体层A6。
驱动半导体层A1(例如，驱动半导体层A1的沟道区)可以具有弯曲形状，并且可以形成得比其他半导体层A2至A7更长。例如，当驱动半导体层A1具有弯曲多次的形状(例如欧米加(Ω)形状或字母“S”形状)时，驱动半导体层A1的沟道区可以在狭窄的空间中具有长的沟道长度。因为驱动半导体层A1形成得长，所以施加到驱动栅电极G1的栅电压的驱动范围可以变宽，并且因此从有机发光二极管OLED发射的光的灰度可以被更精细地控制，并且因此可以提高显示面板10的显示质量。
开关半导体层A2可以包括开关沟道区以及在开关沟道区的两侧的开关源区和开关漏区。开关源区和开关漏区中的一个可以连接到驱动半导体层A1的驱动源区或驱动漏区，并且另一个可以通过第九接触孔CNT9(参见图9)连接到数据线DL。
操作控制半导体层A5可以包括操作控制沟道区以及在操作控制沟道区的两侧的操作控制源区和操作控制漏区。操作控制源区和操作控制漏区中的一个可以连接到驱动半导体层A1的驱动源区和驱动漏区中的一个，并且另一个可以通过第八接触孔CNT8(参见图9)连接到驱动电压线PL。
发射控制半导体层A6可以包括发射控制沟道区以及在发射控制沟道区的两侧的发射控制源区和发射控制漏区。发射控制源区和发射控制漏区中的一个可以连接到驱动半导体层A1的驱动漏区和驱动源区中的一个，并且另一个可以通过第六接触孔CNT6(参见图9)连接到有机发光二极管OLED的像素电极210。
第二初始化半导体层A7可以包括第二初始化沟道区以及在第二初始化沟道区的两侧的第二初始化源区和第二初始化漏区。第二初始化源区和第二初始化漏区中的一个可以连接到发射控制半导体层A6。第二初始化源区和第二初始化漏区中的另一个可以通过第二连接电极163(参见图9)连接到初始化电压线VIL。
参考图3和图5，驱动栅电极G1、开关栅电极G2、操作控制栅电极G5、发射控制栅电极G6、第二初始化栅电极G7、第一扫描线SL1以及发射控制线EL可以形成在硅半导体层121上。
驱动栅电极G1、开关栅电极G2、操作控制栅电极G5、发射控制栅电极G6、第二初始化栅电极G7、第一扫描线SL1以及发射控制线EL可以被布置在同一层上并且可以包括相同材料。例如，栅电极G1、G2、G5、G6和G7可以被布置在硅半导体层121上方，其中第一栅绝缘层112(参见图10)位于栅电极G1、G2、G5、G6和G7与硅半导体层121之间。栅电极G1、G2、G5、G6和G7可以包括钼(Mo)或钛(Ti)等，并且可以包括单层或多层。
驱动栅电极G1可以被布置成与驱动半导体层A1的沟道区重叠，并且可以与存储电容器Cap的第一电极CE1相对应。
存储电容器Cap可以被形成为与驱动晶体管T1重叠，并且存储电容器Cap可以包括第一电极CE1和第二电极CE2，在第一电极CE1与第二电极CE2之间布置有第一层间绝缘层113(参见图10)。这里，驱动栅电极G1可以同时用作第一电极CE1以及驱动晶体管T1的驱动栅电极G1。即，驱动栅电极G1可以与第一电极CE1一体地形成。第一层间绝缘层113(参见图10)可以用作存储电容器Cap的介电层，并且存储电容器Cap的存储电容可以由第一电极CE1与第二电极CE2之间的、存储在存储电容器Cap中的电荷来确定。第一电极CE1可以具有孤立形状或岛形状。在下文中，岛形状和孤立形状的表述可以互换使用。
开关栅电极G2可以被布置成与开关半导体层A2的沟道区重叠，并且可以延伸以连接到第一扫描线SL1。
操作控制栅电极G5可以被布置成与操作控制半导体层A5的沟道区重叠，并且可以延伸以连接到发射控制线EL。
发射控制栅电极G6可以被布置成与发射控制半导体层A6的沟道区重叠，并且可以延伸以连接到发射控制线EL。操作控制栅电极G5、发射控制栅电极G6和发射控制线EL可以一体地形成。
第二初始化栅电极G7可以被布置成与第二初始化半导体层A7的沟道区重叠，并且可以延伸以连接到下一扫描线SLn。图5图示出了第n行的像素电路PC，并且第二初始化栅电极G7可以包括在第n-1行的像素电路PC中，因此，第n-1行的像素电路PC中的下一扫描线SLn可以与第n行的像素电路PC的第一扫描线SL1相对应。
同时，在一个实施例中，像素电路PC可以包括升压电容器Cbt。升压电容器Cbt可以包括第三电极CE3和第四电极CE4。在第三电极CE3与第四电极CE4之间可以布置有一个或多个绝缘层。第三电极CE3可以与第一扫描线SL1一体地形成，并且可以连接到开关栅电极G2。
参考图3和图6，第二扫描线SL2、存储电容器Cap的第二电极CE2、补偿晶体管T3的第一下栅电极G3a以及第一初始化晶体管T4的第二下栅电极G4a可以形成在图5中所示的包括栅电极G1、G2、G5、G6和G7、第一扫描线SL1和发射控制线EL的层上。
第二扫描线SL2、第二电极CE2、第一下栅电极G3a以及第二下栅电极G4a可以被布置在同一层上并且可以包括相同材料。例如，第二扫描线SL2、第二电极CE2、第一下栅电极G3a以及第二下栅电极G4a可以被布置在第一层间绝缘层113(参见图10)上。
第二电极CE2可以被布置成与第一电极CE1重叠，并且在这种情况下，第一层间绝缘层113可以用作存储电容器Cap的介电层。
第二电极CE2可以包括存储开口SOP。存储开口SOP可以被布置成与第一电极CE1重叠。存储开口SOP可以具有在第二电极CE2内的闭合形状。这里，闭合形状可以指当在直线或曲线(例如，多边形或圆形)上绘制点时具有同一起点和终点的形状。第二电极CE2可以通过第五接触孔CNT5连接到驱动电压线PL，以接收驱动电压ELVDD(参见图2和图10)。
第一下栅电极G3a可以延伸以连接到第二扫描线SL2，并且第二下栅电极G4a可以形成为岛形状。
参考图3和图7，氧化物半导体层141可以被布置在图6中所示的包括第二扫描线SL2、第二电极CE2、第一下栅电极G3a以及第二下栅电极G4a的层上。氧化物半导体层141可以包括补偿半导体层A3和第一初始化半导体层A4。补偿半导体层A3和第一初始化半导体层A4彼此一体地形成并且可以具有孤立形状。例如，氧化物半导体层141可以包括氧化物半导体材料，氧化物半导体材料包括铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)中的至少一种的氧化物。在一些实施例中，氧化物半导体材料可以是在ZnO中包括诸如铟(In)和镓(Ga)的金属的In-Ga-Zn-O(IGZO)半导体材料。
氧化物半导体层141可以包括沟道区以及在沟道区的两侧的源区和漏区。例如，源区和漏区可以与其中载流子浓度通过等离子体处理而增加的区域相对应。源区和漏区可以分别与源电极和漏电极相对应。源区和漏区可以根据晶体管的特性而互换。在下文中，可以使用术语“源区”和“漏区”代替源电极和漏电极。
补偿半导体层A3可以包括补偿沟道区以及在补偿沟道区的两侧的补偿源区和补偿漏区。补偿源区和补偿漏区中的一个可以通过节点连接线161桥接到存储电容器Cap的第一电极CE1，并且另一个可以通过第一连接电极162桥接到硅半导体层121。补偿半导体层A3可以通过第一连接电极162连接到驱动晶体管T1的驱动半导体层A1和发射控制晶体管T6的发射控制半导体层A6。此外，补偿半导体层A3可以连接到被布置在同一层上的第一初始化半导体层A4。
第一初始化半导体层A4可以包括第一初始化沟道区以及在第一初始化沟道区的两侧的第一初始化源区和第一初始化漏区。第一初始化源区和第一初始化漏区中的一个可以通过节点连接线161桥接到存储电容器Cap的第一电极CE1，并且另一个可以通过第十四接触孔CNT14连接到硅半导体层121。第一初始化半导体层A4可以通过第十四接触孔CNT14连接到第二初始化晶体管T7的第二初始化半导体层A7。
升压电容器Cbt的第四电极CE4可以延伸以连接到氧化物半导体层141，并且可以与补偿半导体层A3和第一初始化半导体层A4一体地形成。第四电极CE4可以与第一初始化半导体层A4与补偿半导体层A3之间的区域相对应。可替代地，第四电极CE4可以与从第一初始化半导体层A4或补偿半导体层A3延伸的一部分相对应。第四电极CE4可以被布置成与第三电极CE3重叠。
参考图3和图8，初始化电压线VIL、先前扫描线SLp、水平驱动电压线151、屏蔽线152、补偿晶体管T3的第一上栅电极G3b以及第一初始化晶体管T4的第二上栅电极G4b可以被布置在图7中所示的氧化物半导体层141上。初始化电压线VIL、先前扫描线SLp、水平驱动电压线151、屏蔽线152、第一上栅电极G3b以及第二上栅电极G4b可以被布置在同一层上并且可以包括相同材料。例如，初始化电压线VIL、先前扫描线SLp、水平驱动电压线151、屏蔽线152、第一上栅电极G3b以及第二上栅电极G4b可以被布置在第二栅绝缘层115(参见图10)上。
初始化电压线VIL可以在第二方向DR2上延伸，并且可以通过第二连接电极163桥接到第二初始化半导体层A7。
水平驱动电压线151也可以在第二方向DR2上延伸。水平驱动电压线151可以通过第七接触孔CNT7连接到在第一方向DR1上延伸的驱动电压线PL(参见图9)。因此，水平驱动电压线151和驱动电压线PL可以形成网格结构并且可以具有相同的恒定电压。
屏蔽线152可以从水平驱动电压线151起在第一方向DR1上延伸。屏蔽线152可以与水平驱动电压线151一体地形成，并且可以接收通过水平驱动电压线151和驱动电压线PL施加的驱动电压ELVDD。
在一个实施例中，补偿晶体管T3可具有双栅结构，并且补偿晶体管T3的补偿栅电极G3可以包括与补偿半导体层A3的一部分重叠的第一下栅电极G3a和第一上栅电极G3b。
补偿晶体管T3的第一下栅电极G3a可以被布置在补偿半导体层A3下方，并且可以延伸以连接到第二扫描线SL2。补偿晶体管T3的第一上栅电极G3b可以被布置在补偿半导体层A3上方并且可以形成为岛形状。第一上栅电极G3b可以与初始化电压线VIL、先前扫描线SLp、水平驱动电压线151以及屏蔽线152形成在同一层上，并且可以包括相同材料。
在如图10中所示的截面图中，第一下栅电极G3a和第一上栅电极G3b可以位于补偿半导体层A3的相对侧。此外，第一下栅电极G3a和第一上栅电极G3b可以包括不同的材料，并且可以通过第一接触孔CNT1彼此电连接。
在一个实施例中，第一初始化晶体管T4可具有双栅结构，并且第一初始化晶体管T4的第一初始化栅电极G4可以包括与第一初始化半导体层A4的一部分重叠的第二下栅电极G4a和第二上栅电极G4b。
第一初始化晶体管T4的第二下栅电极G4a可以被布置在第一初始化半导体层A4下方并且可以形成为孤立形状。第二下栅电极G4a可以与存储电容器Cap的第二电极CE2和补偿晶体管T3的第一下栅电极G3a形成在同一层上，并且可以包括相同材料。第一初始化晶体管T4的第二上栅电极G4b可以被布置在第一初始化半导体层A4上方，并且可以延伸以连接到先前扫描线SLp。第二上栅电极G4b可以与第一上栅电极G3b形成在同一层上，并且可以包括相同材料。
第二下栅电极G4a和第二上栅电极G4b可以位于第一初始化半导体层A4的相对侧。此外，第二下栅电极G4a和第二上栅电极G4b可以包括不同的材料，并且可以通过第二接触孔CNT2彼此电连接。
在其他实施例中，第一初始化晶体管T4可以具有单栅结构，并且可以仅包括第二上栅电极G4b。
参考图3和图9，数据线DL、驱动电压线PL、节点连接线161、第一连接电极162以及第二连接电极163可以被布置在图8中所示的包括初始化电压线VIL、先前扫描线SLp、水平驱动电压线151、屏蔽线152、第一上栅电极G3b以及第二上栅电极G4b的层上。数据线DL、驱动电压线PL、节点连接线161、第一连接电极162以及第二连接电极163可以被布置在同一层上并且可以包括相同材料。例如，数据线DL、驱动电压线PL、节点连接线161、第一连接电极162以及第二连接电极163可以被布置在第三层间绝缘层116(参见图10)上。例如，数据线DL和驱动电压线PL可以包括包含铝(Al)、铜(Cu)、钛(Ti)或钼(Mo)等的导电材料，并且可以包括包含以上材料中的一种或多种的单层或多层。例如，数据线DL和驱动电压线PL可以具有Ti/Al/Ti的多层结构。
数据线DL可以在第一方向DR1上延伸，并且可以通过第九接触孔CNT9连接到开关晶体管T2的开关半导体层A2，并且因此，开关晶体管T2可以经由数据线DL接收数据信号Dm(参见图2)。
驱动电压线PL也可以在第一方向DR1上延伸，可以通过第八接触孔CNT8连接到操作控制半导体层A5，并且可以通过第五接触孔CNT5连接到存储电容器Cap的第二电极CE2。因此，操作控制晶体管T5和第二电极CE2可以经由驱动电压线PL接收驱动电压ELVDD(参见图2)。
节点连接线161可以在第一方向DR1上延伸，并且可以将存储电容器Cap的第一电极CE1连接到补偿晶体管T3和第一初始化晶体管T4。节点连接线161的一端可以通过第三接触孔CNT3连接到包括补偿半导体层A3、第一初始化半导体层A4和第四电极CE4的氧化物半导体层141。节点连接线161的另一端可以通过第四接触孔CNT4连接到第一电极CE1。
第一连接电极162可以将硅半导体层121连接到氧化物半导体层141。第一连接电极162的一端可以通过第十二接触孔CNT12连接到硅半导体层121的驱动半导体层A1。第一连接电极162的另一端可以通过第十三接触孔CNT13连接到氧化物半导体层141的补偿半导体层A3。
第二连接电极163可以将第二初始化晶体管T7连接到初始化电压线VIL。第二连接电极163的一部分可以通过第十接触孔CNT10连接到第二初始化晶体管T7的第二初始化半导体层A7。第二连接电极163的另一部分可以通过第十一接触孔CNT11连接到初始化电压线VIL。第二连接电极163可以包括在第一方向DR1上延伸的一部分。
在一个实施例中，有机发光二极管OLED的像素电极210可以与数据线DL和驱动电压线PL布置在同一层上。像素电极210可以通过第六接触孔CNT6直接连接到发射控制晶体管T6的发射控制半导体层A6，以接收通过发射控制晶体管T6施加的电压信号。
图10是沿着图3的线A-A'和B-B'截取的显示面板10的截面图，并且图11是沿着图3的线C-C'截取的显示面板10的截面图。
参考图10和图11，以上描述的各种信号线、连接线、电极和层可以形成在基板100上。基板100可以包括玻璃或聚合物树脂。例如，基板100的聚合物树脂可以包括聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯和/或醋酸丙酸纤维素。包括聚合物树脂的基板100可以是柔性的、可卷曲的和/或可弯曲的。基板100可以具有多层结构，该多层结构包括无机层(未图示出)并且包括包含以上描述的聚合物树脂的示例中的至少一种的层。
缓冲层111可以形成在基板100上。缓冲层111可以减少或阻止异物、湿气或外部空气从基板100的底部渗透，并且可以在基板100上提供平坦的表面。缓冲层111可以包括诸如氧化硅、氧氮化硅或氮化硅的无机绝缘材料，并且可以形成为包括无机绝缘材料中的一种或多种的单层或多层结构。
如图4中所图示的包括驱动半导体层A1、开关半导体层A2、操作控制半导体层A5、发射控制半导体层A6以及第二初始化半导体层A7的硅半导体层121可以形成在缓冲层111上。第一栅绝缘层112可以形成在硅半导体层121上。
图5中所图示的驱动栅电极G1、开关栅电极G2、操作控制栅电极G5、发射控制栅电极G6、第二初始化栅电极G7、第一扫描线SL1、发射控制线EL、存储电容器Cap的第一电极CE1以及升压电容器Cbt的第三电极CE3可以形成在第一栅绝缘层112上。第一层间绝缘层113可以形成在栅电极G1、G2、G5、G6和G7上。
图6中所图示的第二扫描线SL2、补偿晶体管T3的第一下栅电极G3a、第一初始化晶体管T4的第二下栅电极G4a以及存储电容器Cap的第二电极CE2可以形成在第一层间绝缘层113上，并且覆盖图6中所图示的这些层的第二层间绝缘层114可以形成在这些层上。
图7中所图示的包括补偿晶体管T3的补偿半导体层A3、第一初始化晶体管T4的第一初始化半导体层A4以及升压电容器Cbt的第四电极CE4的氧化物半导体层141可以形成在第二层间绝缘层114上，并且覆盖图7中所图示的这些层的第二栅绝缘层115可以形成在这些层上。
图8中所图示的先前扫描线SLp、初始化电压线VIL、水平驱动电压线151、屏蔽线152、补偿晶体管T3的第一上栅电极G3b以及第一初始化晶体管T4的第二上栅电极G4b可以形成在第二栅绝缘层115上，并且覆盖图8中所图示的这些层的第三层间绝缘层116可以形成在这些层上。
第一上栅电极G3b可以通过穿过第二层间绝缘层114和第二栅绝缘层115的第一接触孔CNT1连接到第一下栅电极G3a。因此，第一上栅电极G3b和第一下栅电极G3a可以具有相同的电位。
第一栅绝缘层112、第一层间绝缘层113、第二层间绝缘层114、第二栅绝缘层115以及第三层间绝缘层116可以包括诸如氧化硅、氧氮化硅或氮化硅的无机绝缘材料，并且可以包括包含无机绝缘材料中的一种或多种的单层或者多层结构。
图9中所图示的数据线DL、驱动电压线PL、节点连接线161、第一连接电极162、第二连接电极163以及像素电极210可以形成在第三层间绝缘层116上。
节点连接线161的一端可以通过穿过第二栅绝缘层115和第三层间绝缘层116的第三接触孔CNT3而连接到氧化物半导体层141。节点连接线161的另一端可以通过穿过第一层间绝缘层113、第二层间绝缘层114、第二栅绝缘层115以及第三层间绝缘层116的第四接触孔CNT4而连接到驱动栅电极G1。因此，驱动晶体管T1可以通过节点连接线161电连接到补偿晶体管T3、第一初始化晶体管T4和升压电容器Cbt。
驱动电压线PL可以通过穿过第二层间绝缘层114、第二栅绝缘层115和第三层间绝缘层116的第五接触孔CNT5而连接到存储电容器Cap的第二电极CE2。因此，第二电极CE2可以接收经由驱动电压线PL提供的驱动电压ELVDD(参见图2)。
参考图11，有机发光二极管OLED的像素电极210可以通过穿过第一栅绝缘层112、第一层间绝缘层113、第二层间绝缘层114、第二栅绝缘层115以及第三层间绝缘层116的第六接触孔CNT6而连接到发射控制半导体层A6的源区和漏区中的一个。
像素电极210可以包括反射层，反射层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其任何组合或其化合物。像素电极210可以进一步包括被布置在反射层上方和/或下方的透明导电层。透明导电层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。在一个实施例中，像素电极210可以具有顺序地堆叠的ITO层/Ag层/ITO层的三层结构。
像素限定层117可以被布置在像素电极210和第三层间绝缘层116上。像素限定层117可以覆盖像素电极210的边缘，并且可以包括与像素电极210的中央部分重叠的开口117OP。
像素限定层117可以增加像素电极210的边缘与有机发光二极管OLED的位于像素电极210上方的对电极230之间的距离，以防止在像素电极210的边缘处或边缘附近发生电弧等。像素限定层117可以通过旋涂等由诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、六甲基二硅氧烷(HMDSO)或酚醛树脂的有机绝缘材料形成。
有机发光二极管OLED的中间层220可以被布置在开口117OP中、像素电极210上。中间层220可以包括用于发射表示特定颜色的光的高分子量或低分子量有机材料。
有机发光二极管OLED的对电极230可以被布置在开口117OP中、中间层220上。对电极230可以包括具有相对低的功函数的导电材料。例如，对电极230可以包括包含银(Ag)、镁(Mg)、铝(Al)、镍(Ni)、铬(Cr)、锂(Li)、钙(Ca)或其任何组合或合金的透明层或半透明层。可替代地，对电极230可以进一步包括位于包括上述材料中的一种或多种的透明层和/或半透明层上的诸如ITO、IZO、ZnO或In2O3的层。在一个实施例中，对电极230可以包括银(Ag)和/或镁(Mg)。对电极230可以一体地形成为覆盖显示面板10的显示区域DA。
像素电极210、中间层220和对电极230的堆叠结构形成有机发光二极管OLED。有机发光二极管OLED可以发射红光、绿光或蓝光，并且每个有机发光二极管OLED的发射区域可以与每个像素PX相对应。
薄膜封装层300可以被布置在对电极230和像素限定层117上。有机发光二极管OLED可以被薄膜封装层300完全覆盖。薄膜封装层300可以包括第一无机封装层310和第二无机封装层330以及位于第一无机封装层310与第二无机封装层330之间的有机封装层320。
第一无机封装层310和第二无机封装层330可以均包括一种或多种无机绝缘材料。无机绝缘材料可包括氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)、氧化锌(ZnO2)、氧化硅(SiO2)、氮化硅(SiNx)和/或氧氮化硅(SiON)。第一无机封装层310和第二无机封装层330可以通过化学气相沉积形成。
有机封装层320可以包括聚合物类材料。聚合物类材料可以包括丙烯酸树脂、环氧树脂、聚酰亚胺或聚乙烯等。例如，有机封装层320可以包括诸如聚甲基丙烯酸甲酯或聚丙烯酸的丙烯酸树脂。可以通过固化单体或施加聚合物来形成有机封装层320。
在一个实施例中，通孔绝缘层(未图示出)可以形成在数据线DL、驱动电压线PL、节点连接线161、第一连接电极162和第二连接电极163上。在这种情况下，通孔绝缘层可以包括诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有酚基的聚合物衍生物、丙烯酸基聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其任何混合物。通孔绝缘层可以包括无机材料。通孔绝缘层可以包括氧化硅(SiO2)、氮化硅(SiNx)、氧氮化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO2)。当通孔绝缘层包括无机材料时，在某些情况下可以进行化学平坦化抛光。在一些实施例中，通孔绝缘层可以包括有机材料和无机材料两者。
附加的导电层(未图示出)可以形成在通孔绝缘层上，并且平坦化层(未图示出)可以形成在导电层上。在这种情况下，像素电极210可以被布置在平坦化层上。平坦化层可以包括诸如丙烯酸、苯并环丁烯(BCB)、聚酰亚胺或六甲基二硅氧烷(HMDSO)的有机材料。可替代地，平坦化层可以包括无机材料。平坦化层可以用于基本上平坦化覆盖薄膜晶体管T1至T7的保护层的上部。平坦化层可以被提供为单层或多层。这样，附加的导电层可以用于有效地布置像素电路PC。
图12是选择性地图示出图3中所图示的数据线DL、屏蔽线152和节点连接线161周围的一些配置的示意图。与参考图3所使用的附图标记相同的附图标记表示相同的构件，并且因此为了简洁将省略其冗余描述。
参考图12，像素电路PC可以包括节点连接线161，节点连接线161电连接包括硅半导体的驱动晶体管T1(参见图3)和包括氧化物半导体的补偿晶体管T3。节点连接线161可以在第一方向DR1上延伸，并且在平面图中与在第二方向DR2上延伸的扫描线(例如，第二扫描线SL2)交叉。在平面图中，节点连接线161可以被布置在补偿晶体管T3与驱动电压线PL之间。
像素电路PC可以包括屏蔽线152，屏蔽线152在平面图中被布置在数据线DL与节点连接线161之间，并且与补偿晶体管T3的第一上栅电极G3b包括相同材料。屏蔽线152可以连接到水平驱动电压线151，并且在平面图中，从水平驱动电压线151起与第二扫描线SL2交叉地在第一方向DR1上延伸。此外，在平面图中，屏蔽线152可以被布置在数据线DL与驱动电压线PL之间，并且可以部分地与驱动电压线PL重叠。
像素电路PC可以包括形成为孤立形状的第一上栅电极G3b。第一上栅电极G3b可以通过穿过被布置在第一上栅电极G3b与第二扫描线SL2之间的至少一个绝缘层的第一接触孔CNT1而直接连接到第一下栅电极G3a。
作为其中第一上栅电极G3b可以不形成为孤立形状的比较示例，第一上栅电极G3b可以连接到在第二方向DR2上延伸的另一扫描线。在这种情况下，在第一方向DR1上延伸的线可能无法布置在第一上栅电极G3b所布置的层上。
然而，根据本公开的一个实施例，第一上栅电极G3b形成为孤立形状，因此，在第一方向DR1上延伸的任何线也可以被布置在第一上栅电极G3b所布置的层上。因此，在一个实施例中，屏蔽线152可以被布置成从水平驱动电压线151起在第一方向DR1上延伸。
因为屏蔽线152可以与水平驱动电压线151一体地形成，并且通过水平驱动电压线151电连接到驱动电压线PL，所以屏蔽线152可以经由驱动电压线PL接收恒定电压。因为在平面图中，被施加恒定电压的屏蔽线152可以被布置在数据线DL与节点连接线161之间，所以可以减小或最小化在数据线DL与节点连接线161之间可能发生的寄生电容以及可由寄生电容引起的串扰。因此，显示面板10能够提供高质量的图像。
在没有提供屏蔽线152的比较情况下，根据输入到像素电路PC的数据信号Dm(参见图2)，由串扰引起的失真的亮度值与预期的亮度值的比率可以是大约1.5％。相反，根据提供屏蔽线152的实施例，失真的亮度值的该比率可以减小到大约0.24％。
此外，作为其中第一上栅电极G3b未形成为孤立形状并且连接到平行于第二扫描线SL2在第二方向DR2上延伸的另一扫描线的比较示例，在平面图中，节点连接线161可以与该另一扫描线交叉并且可以与该另一扫描线邻近，其中一个绝缘层在节点连接线161与该另一扫描线之间。
相反，根据其中第一上栅电极G3b形成为孤立形状的实施例，在平面图中，节点连接线161可以不与第一上栅电极G3b交叉，并且可以被布置在第二扫描线SL2上方，其中至少两个绝缘层在节点连接线161与第二扫描线SL2之间。因此，节点连接线161与第二扫描线SL2之间的距离可以增加，并且可以减小或最小化节点连接线161与第二扫描线SL2之间的寄生电容以及由寄生电容引起的串扰。
因为第一上栅电极G3b可以形成为孤立形状，所以可以减小具有双栅结构的补偿晶体管T3所占据的空间，并且可以更加密集地布置像素电路PC。因此，显示面板10可以被实现为高度集成的显示面板。此外，通过利用获得的空间来布置现有的线，可以减少用于制造显示面板10的掩模的数量，并且因此可以提高显示面板10的制造效率。
在一个实施例中，像素电路PC可以包括形成为孤立形状的第二上栅电极G4b。第二上栅电极G4b可以通过穿过位于第二上栅电极G4b与先前扫描线SLp之间的至少一个绝缘层的第二接触孔CNT2，电连接到第二下栅电极G4a。
参考图12，第二连接电极163可以包括在第一方向DR1上延伸的部分163'。部分163'可以至少部分地与补偿晶体管T3重叠。具有相同结构的邻近像素电路PC可以被布置在图12的像素电路PC的右侧。因此，在平面图中，部分163'可以被布置在补偿晶体管T3与该邻近像素电路PC的数据线DL(未图示出)之间。
第二连接电极163可以通过第十一接触孔CNT11连接到初始化电压线VIL，并且可以接收通过初始化电压线VIL施加的恒定电压。被施加恒定电压的部分163'可以减小或最小化补偿晶体管T3与该邻近像素电路PC的数据线DL之间的寄生电容以及由寄生电容引起的串扰。
图13是根据另一实施例的包括像素电路PC的显示面板10的示意图。将省略与以上参考图3描述的显示面板10的像素电路PC中的配置相同的配置的描述，并且将主要描述它们之间的差异。
参考图13，升压电容器Cbt的第四电极CE4可以在第一方向DR1上延伸，并且可以被布置成在平面图中与第二扫描线SL2交叉。节点连接线161可以通过在平面图中比第二扫描线SL2更靠近驱动晶体管T1的第三接触孔CNT3而电连接到氧化物半导体层141。因此，可以减小节点连接线161在第一方向DR1上的长度，并且可以增加数据线DL与第四电极CE4之间的距离，并且因此，可以减少节点连接线161与数据线DL之间或第四电极CE4与数据线DL之间的寄生电容的发生。因此，显示面板10能够通过减少由寄生电容引起的串扰来提供高质量的图像。
尽管上面已经主要描述了显示面板10，但是本公开不限于此。例如，用于显示面板10的制造方法也可以落入本公开的范围内。
根据以上描述的实施例，像素电路PC可以包括包含硅半导体的至少一个薄膜晶体管以及包括氧化物半导体的另一薄膜晶体管，并且屏蔽线152可以被提供在数据线DL与连接薄膜晶体管的节点连接线161之间，从而最小化在节点连接线161与数据线DL之间可能发生的寄生电容以及由寄生电容引起的串扰。
进一步，包括氧化物半导体的薄膜晶体管可以包括双栅电极，双栅电极包括上栅电极和下栅电极，并且上栅电极可以形成为孤立形状，并且可以通过接触孔直接连接到下栅电极，从而减小了薄膜晶体管所占据的空间。
因此，显示面板10能够在高度集成的同时提供高质量的图像。
应当理解，本文描述的实施例应仅以描述性意义来考虑，而不是出于限制的目的。每个实施例中的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。尽管已经参考附图描述了一个或多个实施例，但本领域普通技术人员将理解，在不脱离本公开和所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (10)

1.一种显示面板，包括：
基板；
第一薄膜晶体管，被布置在所述基板上并包括第一半导体层和第一栅电极；
数据线，被布置在所述基板上并在第一方向上延伸；
扫描线，被布置在所述基板上并在与所述第一方向交叉的第二方向上延伸；
第二薄膜晶体管，电连接到所述数据线并包括第二半导体层和第二栅电极；
第三薄膜晶体管，包括第三半导体层以及被布置在所述第三半导体层上的第一上栅电极；
节点连接线，电连接所述第一薄膜晶体管和所述第三薄膜晶体管；以及
屏蔽线，在平面图中位于所述数据线与所述节点连接线之间，并与所述第三薄膜晶体管的所述第一上栅电极包括相同材料，
其中，所述第一半导体层包括硅半导体，并且所述第三半导体层包括氧化物半导体。
2.根据权利要求1所述的显示面板，进一步包括：
驱动电压线，在所述第一方向上延伸；以及
水平驱动电压线，在所述第二方向上延伸，与所述驱动电压线部分交叉，并电连接到所述驱动电压线，
其中，所述水平驱动电压线和所述屏蔽线在同一层中彼此连接。
3.根据权利要求1所述的显示面板，其中，所述屏蔽线在所述第一方向上延伸。
4.根据权利要求1所述的显示面板，其中，所述屏蔽线在所述平面图中与所述扫描线交叉。
5.根据权利要求1所述的显示面板，其中，所述节点连接线在所述第一方向上延伸并且与所述扫描线交叉。
6.根据权利要求5所述的显示面板，其中，所述节点连接线通过在所述平面图中比所述扫描线更靠近所述第一薄膜晶体管的接触孔而电连接到所述第三半导体层。
7.根据权利要求1所述的显示面板，其中，所述第一上栅电极具有孤立形状，并通过穿过位于所述第一上栅电极与所述扫描线之间的至少一个绝缘层的接触孔而电连接到所述扫描线。
8.根据权利要求1所述的显示面板，其中，所述第三薄膜晶体管进一步包括被布置在所述第三半导体层下方并与所述第一上栅电极重叠的第一下栅电极，并且所述第一下栅电极和所述扫描线在同一层中彼此连接。
9.根据权利要求8所述的显示面板，其中所述第一下栅电极和所述第一上栅电极包括不同的材料。
10.根据权利要求8所述的显示面板，进一步包括第四薄膜晶体管，所述第四薄膜晶体管包括第四半导体层和第四栅电极，
其中所述第四半导体层包括所述氧化物半导体，
其中，所述第四栅电极包括：
第二下栅电极，被布置在所述第四半导体层与所述基板之间；以及
第二上栅电极，被布置在所述第四半导体层上，并且
其中，所述第二上栅电极通过穿过位于所述第二上栅电极与所述第二下栅电极之间的至少一个绝缘层的第二接触孔而电连接到所述第二下栅电极。
CN202011536013.2A 2020-02-24 2020-12-23 显示面板 Pending CN113299691A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0022373 2020-02-24
KR1020200022373A KR20210107961A (ko) 2020-02-24 2020-02-24 표시 패널

Publications (1)

Publication Number Publication Date
CN113299691A true CN113299691A (zh) 2021-08-24

Family

ID=77318692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011536013.2A Pending CN113299691A (zh) 2020-02-24 2020-12-23 显示面板

Country Status (3)

Country Link
US (2) US11563069B2 (zh)
KR (1) KR20210107961A (zh)
CN (1) CN113299691A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114762032B (zh) * 2020-10-19 2023-12-22 京东方科技集团股份有限公司 阵列基板和显示设备
CN114051316B (zh) * 2022-01-11 2022-03-22 龙旗电子(惠州)有限公司 一种印刷电路板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156472A (en) 1997-11-06 2000-12-05 Canon Kabushiki Kaisha Method of manufacturing electrophotographic photosensitive member
JP3566516B2 (ja) 1997-11-06 2004-09-15 キヤノン株式会社 電子写真感光体の製造方法
KR100700648B1 (ko) * 2005-01-31 2007-03-27 삼성에스디아이 주식회사 전면발광 유기전계발광표시장치
JP4697270B2 (ja) * 2008-07-14 2011-06-08 ソニー株式会社 電子装置およびその製造方法
KR20140043526A (ko) 2012-09-21 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102291894B1 (ko) 2014-06-30 2021-08-20 엘지디스플레이 주식회사 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR102483953B1 (ko) * 2015-10-16 2023-01-03 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치
KR102551789B1 (ko) * 2016-06-15 2023-07-07 삼성디스플레이 주식회사 디스플레이 장치
KR102626961B1 (ko) 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
KR20180026602A (ko) 2016-09-02 2018-03-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102629437B1 (ko) * 2017-10-26 2024-01-24 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치

Also Published As

Publication number Publication date
US11563069B2 (en) 2023-01-24
US20210265437A1 (en) 2021-08-26
KR20210107961A (ko) 2021-09-02
US20230157074A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US11580906B2 (en) Display device
CN111261085A (zh) 显示面板
KR20200108146A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
CN111755480A (zh) 显示设备
US11296238B2 (en) Thin-film transistor substrate and display apparatus comprising the same
KR20210014263A (ko) 표시 장치
US11393893B2 (en) Display device
US20230157074A1 (en) Display panel
JP2014102319A (ja) 発光素子及び表示装置
CN113554988A (zh) 像素和包括该像素的显示装置
US12016225B2 (en) Display device including a fan-out unit and test line in the peripheral area
CN111326673B (zh) 显示装置
CN111668260A (zh) 显示面板
CN114551531A (zh) 显示装置
CN113823660A (zh) 显示设备
CN113013196A (zh) 显示面板和包括该显示面板的显示设备
US20220059637A1 (en) Display apparatus
US11296183B2 (en) Display panel including compensation semiconductor layer disposed closer to driving semiconductor layer than scan line
CN113809122A (zh) 显示装置
CN112447809A (zh) 显示装置
US20240172496A1 (en) Display apparatus
CN220798943U (zh) 显示面板和电子装置
KR20240099547A (ko) 디스플레이 장치
CN113394233A (zh) 薄膜晶体管基底和包括该薄膜晶体管基底的显示装置
CN117636765A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination