CN114551531A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114551531A
CN114551531A CN202111393149.7A CN202111393149A CN114551531A CN 114551531 A CN114551531 A CN 114551531A CN 202111393149 A CN202111393149 A CN 202111393149A CN 114551531 A CN114551531 A CN 114551531A
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
region
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111393149.7A
Other languages
English (en)
Inventor
尹秀娟
金旻首
金润雅
王盛民
柳安娜
李智炫
郑喜顺
崔昞熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114551531A publication Critical patent/CN114551531A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。所述显示装置的实施例包括：第一显示区域；第二显示区域，包括透射区域；第三显示区域，在第一显示区域与第二显示区域之间；以及多个像素电路，在第三显示区域中，且分别电连接到多个第三发光元件。多个像素电路中的每个包括：第一薄膜晶体管，包括第一半导体层和与第一半导体层的至少一部分叠置的第一栅电极；第二薄膜晶体管，包括包含与第一半导体层的材料不同的材料的第二半导体层以及与第二半导体层的至少一部分叠置的第二栅电极；以及底部屏蔽层，在第二半导体层下方且在平面上与第二半导体层的至少一部分叠置。

Description

显示装置
本申请基于并要求在2020年11月24日在韩国知识产权局提交的第10-2020-0159083号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
一个或更多个实施例涉及显示装置。
背景技术
移动电子设备被广泛使用。作为移动电子设备，不仅诸如移动电话的小型电子设备而且平板个人计算机(PC)已经在近年来被广泛使用。这样的移动电子设备包括显示装置以提供各种功能(例如，向用户提供诸如图像或视频的视觉信息)。
近来，随着用于驱动显示装置的其它部件小型化，电子设备中的显示装置的比例已经正在逐渐增加。对高分辨率显示装置的需求正在增加。因此，已经积极地进行了研究以解决显示装置的高集成度和功耗的问题。随着以各种方式使用显示装置，可以添加或链接到显示装置的功能的数量正在增加。
发明内容
根据一个或更多个实施例，显示装置包括：第一显示区域，其中布置有多个第一发光元件；第二显示区域，其中布置有多个第二发光元件，第二显示区域包括透射区域；第三显示区域，其中布置有多个第三发光元件，第三显示区域在第一显示区域与第二显示区域之间；以及多个像素电路，在第三显示区域中，且分别电连接到多个第三发光元件，其中，多个像素电路中的每个包括：第一薄膜晶体管，包括第一半导体层以及与第一半导体层的至少一部分叠置的第一栅电极；第二薄膜晶体管，包括包含与第一半导体层的材料不同的材料的第二半导体层以及与第二半导体层的至少一部分叠置的第二栅电极；以及底部屏蔽层，在第二半导体层下方且在平面上与第二半导体层的至少一部分叠置。
根据本实施例，第一薄膜晶体管的第一半导体层可以包括硅半导体材料，并且第二薄膜晶体管的第二半导体层可以包括氧化物半导体材料。
根据本实施例，显示装置还可以包括包含与第二薄膜晶体管的第二栅电极的材料相同的材料的布线层，其中，布线层可以通过第三显示区域中的接触孔电连接到底部屏蔽层。
根据本实施例，多个像素电路中的每个还可以包括与第一薄膜晶体管的第一栅电极的至少一部分叠置的电容器电极，并且底部屏蔽层可以包括与电容器电极的材料相同的材料。
根据本实施例，底部屏蔽层可以包括与第一薄膜晶体管的第一栅电极的材料相同的材料。
根据本实施例，底部屏蔽层可以包括与第一薄膜晶体管的第一半导体层的材料相同的材料。
根据本实施例，显示装置还可以包括底部金属层，底部金属层在第一薄膜晶体管的第一半导体层下方且在平面上与第一半导体层叠置。
根据本实施例，显示装置还可以包括光屏蔽部，光屏蔽部在第三显示区域中且包括至少两个导电层。
根据本实施例，光屏蔽部在平面上可以比多个像素电路靠近第二显示区域。
根据本实施例，光屏蔽部在平面上可以布置为围绕第二显示区域的至少一部分。
根据本实施例，光屏蔽部的至少两个导电层可以包括：第一导电层，包括与第一栅电极或第二栅电极的材料相同的材料；以及第二导电层，在第一导电层上，且连接到第一导电层。
根据本实施例，显示装置还可以包括底部金属层，底部金属层在第一薄膜晶体管的第一半导体层下方且在平面上与第一半导体层叠置，其中，光屏蔽部的至少两个导电层还可以包括包含与底部金属层的材料相同的材料且电连接到第一导电层的第三导电层。
根据本实施例，多个第三发光元件中的每个可以包括像素电极、像素电极上的对电极以及像素电极与对电极之间的中间层，并且像素电极在平面上可以与多个像素电路中的每个的第二薄膜晶体管叠置。
根据一个或更多个实施例，显示装置包括：第一显示区域，其中布置有多个第一发光元件；第二显示区域，其中布置有多个第二发光元件，第二显示区域包括允许透射光绕过第二发光元件的透射区域；第三显示区域，其中布置有多个第三发光元件，第三显示区域在第一显示区域与第二显示区域之间；以及多个像素电路，在第三显示区域中，且分别电连接到多个第三发光元件，其中，多个像素电路中的每个包括：第一薄膜晶体管，包括第一半导体层以及与第一半导体层的至少一部分叠置的第一栅电极；第二薄膜晶体管，包括包含与第一半导体层的材料不同的材料的第二半导体层以及与第二半导体层的至少一部分叠置的第二栅电极；以及底部屏蔽层，在第二半导体层下方且在平面上与第二半导体层的至少一部分叠置，其中，透射光或反射光被底部屏蔽层阻挡而不能照射到第二半导体层。
根据本实施例，显示装置还可以包括底部金属层，底部金属层在第一薄膜晶体管的第一半导体层下方且在平面上与第一半导体层叠置。
根据本实施例，显示装置还可以包括光屏蔽部，光屏蔽部在第三显示区域中且包括至少两个导电层。
根据一个或更多个实施例，显示装置包括：基底，包括第一区域、第二区域以及第一区域与第二区域之间的第三区域；第一半导体层，在第三区域中的基底上，且包括硅半导体材料；第一绝缘层，覆盖第一半导体层；第一栅电极，在第一绝缘层上，且与第一半导体层的至少一部分叠置；第二绝缘层，覆盖第一栅电极；第二半导体层，在第三区域中的第二绝缘层上，且包括氧化物半导体材料；第三绝缘层，覆盖第二半导体层；第二栅电极，在第三绝缘层上，且与第二半导体层的至少一部分叠置；以及底部屏蔽层，在基底与第二半导体层之间且在平面上与第二半导体层的至少一部分叠置，其中，第一绝缘层至第三绝缘层中的每个包括与第二区域的一部分叠置的孔。
根据本实施例，显示装置还可以包括布线层，布线层在第三绝缘层上且包括与第二栅电极的材料相同的材料，其中，底部屏蔽层可以通过第三区域中的接触孔电连接到布线层。
根据本实施例，底部屏蔽层可以包括与第一栅电极或第一半导体层的材料相同的材料。
根据本实施例，显示装置还可以包括底部金属层，底部金属层在基底与第一半导体层之间且在平面上与第一半导体层叠置。
根据本实施例，显示装置还可以包括：第四绝缘层，覆盖第二栅电极；以及光屏蔽部，在第三区域中，其中，光屏蔽部可以包括：第一导电层，与第一栅电极或第二栅电极在同一层上；以及第二导电层，在第四绝缘层上，且具有通过第四绝缘层中的接触孔电连接到第一导电层的部分。
根据本实施例，在平面上，光屏蔽部可以比第三区域的其中布置有第二半导体层的区域靠近第二区域。
根据本实施例，光屏蔽部在平面上可以布置为围绕第二区域的至少一部分。
附图说明
通过以下结合附图的描述，公开的特定实施例的上述和其它方面、特征和优点将更加明显，在附图中：
图1是根据实施例的包括显示装置的电子设备的示意性透视图；
图2是根据实施例的电子设备的一部分的示意性剖视图；
图3是根据实施例的包括在显示装置中的像素电路的等效电路图；
图4是示意性地示出根据实施例的显示装置中的像素的布置的平面图；
图5是根据实施例的显示装置的一部分的示意性剖视图；
图6是根据另一实施例的显示装置的一部分的示意性剖视图；
图7是根据另一实施例的显示装置的一部分的示意性剖视图；以及
图8是根据实施例的显示装置的一些元件的示意性布局图。
具体实施方式
现在将对附图中示出的实施例详细地做出参考，其中，同样的附图标记始终表示同样的元件。在这方面，本实施例可以具有不同的形式，并且不应被解释为限于这里阐述的描述。因此，下面仅通过参考附图来描述实施例，以解释本描述的方面。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。在整个公开中，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部或其变型。
由于本描述允许各种改变和许多实施例，因此将在附图中示出并在书面描述中详细描述特定实施例。将参考下面参考附图详细描述的实施例来阐明公开的效果和特征以及实现它们的方法。然而，公开不限于以下实施例，并且可以以各种形式实现。
下面将参考附图更详细地描述公开的实施例。无论图号如何，相同或彼此对应的那些元件呈现为相同的附图标记，并且省略了冗余的解释。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。
除非上下文另有明确说明，否则如这里使用的单数形式“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。
还将理解的是，这里使用的术语“包括”、“包含”和其变型中的每个说明存在所陈述的特征或元件，但不排除存在或附加一个或更多个其它特征或元件。
还将理解的是，当层、区域或元件被称为“在”另一层、区域或元件“上”时，所述层、区域或元件可以直接或间接在所述另一层、区域或元件上。也就是说，例如，可以存在居间层、区域或元件。
为了便于解释，可以夸大或缩小附图中的元件的尺寸。例如，因为为了便于说明而任意地示出了附图中的元件的尺寸和厚度，所以本公开不限于此。
当可以不同地实现特定实施例时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，可以基本上同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。
在本说明书中，表述“A和/或B”表示仅A、仅B或者A和B两者。表述“A和B中的至少一个”表示仅A、仅B或者A和B两者。
还将理解的是，当层、区域或组件被称为彼此连接时，所述层、区域或组件可以彼此直接连接，或者彼此间接连接且居间层、区域或组件在其间。例如，当层、区域或组件被称为彼此电连接时，所述层、区域或组件可以彼此直接电连接，或者彼此间接电连接且居间层、区域或组件在其间。
x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以在更广泛的意义上解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
一个或更多个实施例包括一种显示装置，其中，功耗减少且显示区域扩大为即使在其中接收光或发送光的电子组件布置在发光元件下方的区域中也允许显示图像。一个或更多个实施例包括一种改善显示质量的显示装置，其中，在其中布置有电子组件的区域周围的像素电路被保护免受反射光或透射光影响。
图1是根据实施例的包括显示装置的电子设备1的示意性透视图。
参考图1，电子设备1可以包括显示区域DA和与显示区域DA相邻的外围区域PA。电子设备1可以通过显示区域DA中的多个像素PX的阵列提供图像。
显示区域DA可以包括第一显示区域DA1、包含透射区域TA的第二显示区域DA2以及第一显示区域DA1与第二显示区域DA2之间的第三显示区域DA3。像素PX可以包括第一显示区域DA1中的多个第一像素PX1、第二显示区域DA2中的多个第二像素PX2以及第三显示区域DA3中的多个第三像素PX3。
根据实施例，第一像素PX1的阵列可以与第二像素PX2的阵列不同。例如，因为透射区域TA在第二像素PX2之间并且/或者透射区域TA与第二像素PX2相邻，所以第一像素PX的阵列可以与第二像素PX2的阵列不同。根据实施例，第一像素PX1的阵列可以与第三像素PX3的阵列相同。
电子设备1可以在第一显示区域DA1中通过使用从第一像素PX1发射的光来提供第一图像，可以在第二显示区域DA2中通过使用从第二像素PX2发射的光来提供第二图像，并且可以在第三显示区域DA3中通过使用从第三像素PX3发射的光来提供第三图像。根据一些实施例，第一图像至第三图像可以是通过电子设备1的显示区域DA提供的一个图像的一部分。可选择地，根据一些实施例，电子设备1可以提供彼此独立的第一图像至第三图像。可选择地，根据一些实施例，在电子设备1中，第一图像和第三图像可以是一个图像的一部分，并且第二图像可以独立于所述一个图像。
如上所述，第二显示区域DA2可以包括透射区域TA，透射区域TA在第二像素PX2之间并且/或者与第二像素PX2相邻。透射区域TA是光可以穿过的并且其中可以不布置像素PX的区域。
外围区域PA是不提供图像的非显示区域，并且可以完全或部分地围绕显示区域DA。向显示区域DA提供电信号或电力的驱动器等可以在外围区域PA中。作为可以与电子元件或印刷电路板电连接的区域的垫(pad，也称为“焊盘”)区域可以在外围区域PA中。
如图1中所示，第二显示区域DA2在平面上可以具有圆形形状或椭圆形形状。可选择地，第二显示区域DA2可以具有诸如矩形的多边形形状或条型。公开不限于第二显示区域DA2的在平面上的具体形状。
第二显示区域DA2可以在第一显示区域DA1内部，或者可以在第一显示区域DA1的一侧上。如图1中所示，第二显示区域DA2可以被第一显示区域DA1完全围绕。根据一些实施例，第二显示区域DA2可以被第一显示区域DA1部分地围绕。例如，第二显示区域DA2可以在定位在第一显示区域DA1的一侧的拐角处的同时被第一显示区域DA1部分地围绕。
第二显示区域DA2与显示区域DA的面积比可以小于第一显示区域DA1与显示区域DA的面积比。电子设备1可以如图1中所示包括一个第二显示区域DA2，或者可以包括两个或更多个第二显示区域DA2。
第三显示区域DA3可以在第一显示区域DA1与第二显示区域DA2之间。如图1中所示，第三显示区域DA3可以完全围绕第二显示区域DA2，并且可以被第一显示区域DA1完全围绕。根据一些实施例，第三显示区域DA3可以部分地围绕第二显示区域DA2。
如图1中所示，电子设备1在平面上可以具有带圆角的矩形形状，但是公开不限于此。电子设备1可以具有例如多边形形状、圆形形状、椭圆形形状等的各种形状。
电子设备1可以包括移动电话、平板个人计算机(PC)、膝上型计算机、智能手表或智能腕带、车用电子装置等。
图2是根据实施例的电子设备1的一部分的示意性剖视图。
参考图2，电子设备1可以包括显示装置10以及布置为与显示装置10叠置的电子组件20。
显示装置10可以包括基底100、基底100上的显示层DPL以及显示层DPL上的薄膜封装层300。
电子组件20可以布置为与第二显示区域DA2叠置。电子组件20可以包括使用光或声音的电子元件。例如，电子组件20可以包括被配置为测量距离的传感器(例如，接近传感器)、被配置为识别用户的身体的一部分(例如，指纹、虹膜、面部等)的传感器、被配置为输出光的小灯以及被配置为捕获图像的图像传感器(例如，照相机)。使用光的电子元件可以使用诸如可见光、红外光和紫外光的各种波段的光。使用声音的电子元件可以使用超声波或其它频段的声音。根据一些实施例，电子组件20可以包括诸如发光部和光接收部的子组件。发光部和光接收部可以具有一体的结构，或者一对发光部和光接收部可以构成在物理上分离的结构的一个电子组件20。
显示装置10的基底100可以包括玻璃或聚合物树脂。基底100可以具有包括无机层(未示出)和包含上述聚合物树脂的层的多层结构。
缓冲层111和显示层DPL可以在基底100的前(上)表面上，并且下保护膜175可以在基底100的后(下)表面上。下保护膜175可以附着到基底100的后表面。粘合层可以在下保护膜175与基底100之间。可选择地，下保护膜175可以直接形成在基底100的后表面上。在这种情况下，在下保护膜175与基底100之间没有粘合层。
下保护膜175可以支撑并保护基底100。下保护膜175可以包括与第二显示区域DA2对应的开口175OP。下保护膜175的开口175OP是通过在厚度方向上去除下保护膜175的一部分而形成的凹入部分。根据一些实施例，可以通过在厚度方向上完全去除下保护膜175的一部分来形成下保护膜175的开口175OP。在这种情况下，下保护膜175的开口175OP可以具有如图2中所示的通孔形状。根据一些实施例，可以通过在厚度方向上部分地去除下保护膜175的一部分来形成下保护膜175的开口175OP。在这种情况下，下保护膜175的开口175OP可以具有盲孔形状。
因为下保护膜175包括开口175OP，所以可以改善第二显示区域DA2的透射率(例如透射区域TA的透光率)。下保护膜175可以包括诸如聚对苯二甲酸乙二醇酯(PET)或聚酰亚胺(PI)的有机绝缘材料。
显示层DPL可以包括作为发光元件200的发光二极管。发光二极管可以包括例如有机发光二极管OLED。此外，显示层DPL可以包括：薄膜晶体管TFT，电连接到发光元件200；以及绝缘层，在构成薄膜晶体管TFT的层上方、下方和/或之间。发光元件200(例如，有机发光二极管OLED)可以根据其中包括的有机材料的类型来发射诸如红光、绿光或蓝光的不同颜色的光。显示层DPL的发光元件200可以从发射区域发射光，并且发射区域可以限定为像素PX。像素PX可以限定为能够发射例如红光、绿光或蓝光的区域。因为像素PX的阵列形成显示区域DA，所以发光元件200在显示区域DA中。
根据实施例，第一发光元件200-1、第二发光元件200-2和第三发光元件200-3可以分别在第一显示区域DA1、第二显示区域DA2和第三显示区域DA3中。如上所述，第一发光元件200-1、第二发光元件200-2和第三发光元件200-3可以分别电连接到薄膜晶体管TFT。其中第一发光元件200-1、第二发光元件200-2和第三发光元件200-3发射光的发射区域可以限定为第一像素PX1、第二像素PX2和第三像素PX3。根据一些实施例，电连接到第二发光元件200-2的薄膜晶体管TFT可以在第一显示区域DA1、第三显示区域DA3和/或外围区域PA中。
第二显示区域DA2可以包括其中未布置有薄膜晶体管TFT和有机发光二极管OLED的透射区域TA。透射区域TA是可以通过其透射从电子组件20发射的光和/或被引导到电子组件20的光的区域。在显示装置10中，透射区域TA的透射率可以为约30％或更高、约40％或更高、约50％或更高、约60％或更高、约75％或更高、约80％或更高、约85％或更高或者约90％或更高。
显示层DPL可以用封装构件密封。根据一些实施例，如图2中所示，封装构件可以包括薄膜封装层300。薄膜封装层300可以包括至少一个无机层和至少一个有机层。根据实施例，薄膜封装层300可以包括第一无机层310和第二无机层330以及它们之间的有机层320。第一无机层310和第二无机层330可以包括选自氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnOx，ZnOx可以是ZnO和/或ZnO2)中的至少一种无机绝缘材料。有机层320可以包括聚合物类材料。聚合物类材料可以包括硅氧烷类树脂、丙烯酸树脂、环氧树脂、聚酰亚胺和聚乙烯。
一个或更多个电子组件20可以在第二显示区域DA2中。当电子设备1包括电子组件20时，电子设备1可以包括与电子组件20一样多的第二显示区域DA2。例如，电子设备1可以包括彼此间隔开的第二显示区域DA2。根据一些实施例，电子组件20可以在一个第二显示区域DA2中。例如，电子设备1可以包括条型的第二显示区域DA2，电子组件20可以在第二显示区域DA2的长度方向上彼此间隔开。
根据实施例，因为第二像素PX2在第二显示区域DA2中，所以第二显示区域DA2可以显示图像。此外，因为第二显示区域DA2是其中布置有电子组件20且包括透射区域TA(可以通过其透射被引导到电子组件20的光或信号和来自电子组件20的光或信号)的区域，所以第二显示区域DA2可以是其中电子组件20执行功能的区域。以这种方式，可以实现其中显示区域扩大为即使在其中布置有电子组件20的区域中也允许显示图像的显示装置10。
尽管图2示出了显示装置10包括作为发光元件200的有机发光二极管OLED，但是根据公开的显示装置10不限于此。根据另一实施例，显示装置10可以包括诸如微LED的无机发光显示器、量子点发光显示器或有机/无机复合发光显示器等。然而，为了便于描述，下面将描述其中显示装置10包括作为发光元件200的有机发光二极管OLED的情况。
图3是根据实施例的包括在显示装置10中的像素电路PC的等效电路图。
参考图3，像素电路PC可以包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7、第一电容器Cst以及第二电容器Cbt。此外，像素电路PC可以连接到多条信号线、第一初始化电压线VIL1和第二初始化电压线VIL2以及电源电压线PL。信号线可以包括数据线DL、第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、第四扫描线SL4和发射控制线EL。根据另一实施例，信号线、第一初始化电压线VIL1和第二初始化电压线VIL2以及电源电压线PL中的至少一条可以由邻近的像素电路PC共享。
电源电压线PL可以被配置为向第一薄膜晶体管T1传输驱动电压ELVDD。第一初始化电压线VIL1可以被配置为向像素电路PC传输用于初始化第一薄膜晶体管T1的第一初始化电压Vint1。第二初始化电压线VIL2可以被配置为向像素电路PC传输用于初始化有机发光二极管OLED的第二初始化电压Vint2。
例如，图3示出了第一薄膜晶体管T1至第七薄膜晶体管T7之中的第三薄膜晶体管T3和第四薄膜晶体管T4实现为n-沟道金属氧化物半导体场效应晶体管(MOSFET)(NMOS)，并且其它晶体管实现为p-沟道MOSFET(PMOS)。
第一薄膜晶体管T1可以经由第五薄膜晶体管T5连接到电源电压线PL，并且经由第六薄膜晶体管T6电连接到有机发光二极管OLED。作为驱动薄膜晶体管的第一薄膜晶体管T1可以根据第二薄膜晶体管T2的开关操作接收数据信号Dm，并且向有机发光二极管OLED施加驱动电流Id。
作为开关薄膜晶体管的第二薄膜晶体管T2可以连接到第一扫描线SL1和数据线DL，并且经由第五薄膜晶体管T5连接到电源电压线PL。第二薄膜晶体管T2可以响应于通过第一扫描线SL1接收的第一信号Sn而导通，并且执行开关操作以向第一节点N1传输传输到数据线DL的数据信号Dm。
作为补偿薄膜晶体管的第三薄膜晶体管T3可以连接到第四扫描线SL4，并且经由第六薄膜晶体管T6连接到有机发光二极管OLED。第三薄膜晶体管T3可以响应于通过第四扫描线SL4接收的第四信号Sn'而导通，并且二极管连接第一薄膜晶体管T1。
作为第一初始化薄膜晶体管的第四薄膜晶体管T4可以连接到作为前一扫描线的第三扫描线SL3和第一初始化电压线VIL1，并且可以响应于通过第三扫描线SL3接收的作为前一扫描信号的第三扫描信号Sn-1而导通，通过向第一薄膜晶体管T1的栅电极传输来自第一初始化电压线VIL1的第一初始化电压Vint1而初始化第一薄膜晶体管T1的栅电极的电压。
第五薄膜晶体管T5可以用作操作控制薄膜晶体管，并且第六薄膜晶体管T6可以用作发射控制薄膜晶体管。第五薄膜晶体管T5和第六薄膜晶体管T6可以连接到发射控制线EL，并且可以响应于通过发射控制线EL接收的发射控制信号En而同时导通以形成电流路径，使得驱动电流Id从电源电压线PL流到有机发光二极管OLED。
作为第二初始化薄膜晶体管的第七薄膜晶体管T7可以连接到作为后一扫描线的第二扫描线SL2和第二初始化电压线VIL2，并且可以响应于通过第二扫描线SL2接收的作为后一扫描信号的第二扫描信号Sn+1而导通，并且通过向有机发光二极管OLED传输来自第二初始化电压线VIL2的第二初始化电压Vint2而初始化有机发光二极管OLED。根据一些实施例，可以省略第七薄膜晶体管T7。
第一电容器Cst可以包括第一电极CE1和第二电极CE2。第一电极CE1可以连接到第一薄膜晶体管T1的栅电极，第二电极CE2可以连接到电源电压线PL。第一电容器Cst可以存储并保持与电源电压线PL的电压与第一薄膜晶体管T1的栅电极的电压之间的差对应的电压，使得保持施加到第一薄膜晶体管T1的栅电极的电压。
第二电容器Cbt可以包括第三电极CE3和第四电极CE4。第三电极CE3可以连接到第一扫描线SL1和第二薄膜晶体管T2的栅电极。第四电极CE4可以连接到第一薄膜晶体管T1的栅电极和第一电容器Cst的第一电极CE1。第二电容器Cbt是升压电容器。当第一扫描线SL1的第一扫描信号Sn是用于截止第二薄膜晶体管T2的电压时，第二电容器Cbt可以升高第二节点N2的电压，使得显示黑色的电压(黑色电压)降低。
有机发光二极管OLED可以包括像素电极和对电极，并且对电极可以接收共电源电压ELVSS。有机发光二极管OLED接收来自第一薄膜晶体管T1的驱动电流Id并发射光以显示图像。
根据实施例的每个像素电路PC的具体操作如下。
在第一初始化时段期间，当通过第三扫描线SL3施加第三扫描信号Sn-1时，第四薄膜晶体管T4可以响应于第三扫描信号Sn-1而导通，并且第一薄膜晶体管T1可以被从第一初始化电压线VIL1施加的第一初始化电压Vint1初始化。
在数据编程时段期间，当通过第一扫描线SL1和第四扫描线SL4分别施加第一扫描信号Sn和第四扫描信号Sn'时，第二薄膜晶体管T2和第三薄膜晶体管T3可以响应于第一扫描信号Sn和第四扫描信号Sn'而导通。此时，第一薄膜晶体管T1可以被导通的第三薄膜晶体管T3二极管连接，并且在正向方向上偏置。其中在从数据线DL施加的数据信号Dm中补偿第一薄膜晶体管T1的阈值电压(Vth)的电压可以施加到第一薄膜晶体管T1的栅电极。驱动电压ELVDD和补偿电压可以施加到第一电容器Cst的两端，并且与第一电容器Cst的两端之间的电压差对应的电荷可以存储在第一电容器Cst中。
在发射时段期间，第五薄膜晶体管T5和第六薄膜晶体管T6可以响应于从发射控制线EL施加的发射控制信号En而导通。驱动电流Id可以根据第一薄膜晶体管T1的栅电极的电压与驱动电压ELVDD的电压之间的差来产生，并且驱动电流Id可以通过第六薄膜晶体管T6施加到有机发光二极管OLED。
在第二初始化时段期间，当通过第二扫描线SL2施加第二扫描信号Sn+1时，第七薄膜晶体管T7可以响应于第二扫描信号Sn+1而导通，并且有机发光二极管OLED可以被从第二初始化电压线VIL2施加的第二初始化电压Vint2初始化。
根据实施例，薄膜晶体管T1至T7可以包括包含硅半导体的硅基薄膜晶体管。根据另一实施例，薄膜晶体管T1至T7中的至少一个可以包括包含氧化物半导体的氧化物基薄膜晶体管，并且其中的其它薄膜晶体管可以包括包含硅半导体的硅基薄膜晶体管。
具体地，直接影响显示装置10(参见图2)的亮度的第一薄膜晶体管T1可以包括包含硅半导体层的硅基薄膜晶体管，硅半导体层包括具有高可靠性的多晶硅。以这种方式，可以实现高分辨率显示装置。
因为氧化物半导体具有高载流子迁移率和低漏电流，所以即使驱动时间长，电压降也不大。也就是说，即使在低频率驱动期间，图像根据电压降的颜色变化也不大，因此，可以低频率驱动。如此，氧化物半导体具有较少漏电流的优点。因此，连接到第一薄膜晶体管T1的栅电极的第三薄膜晶体管T3和第四薄膜晶体管T4中的至少一个可以包括氧化物半导体，并且可以防止可能会流到第一薄膜晶体管T1的栅电极的漏电流并减少功耗。
根据实施例，定位在具有与显示区域DA的最大面积比的第一显示区域DA1中的像素电路PC可以包括薄膜晶体管T1至T7，薄膜晶体管T1至T7中的至少一个可以是氧化物薄膜晶体管，并且其中的其它晶体管可以是硅薄膜晶体管。具体地，第一显示区域DA1中的第一薄膜晶体管T1、第二薄膜晶体管T2以及第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7可以是硅基薄膜晶体管，第一显示区域DA1中的第三薄膜晶体管T3和第四薄膜晶体管T4可以是氧化物基薄膜晶体管。此外，与第一显示区域DA1相邻的第三显示区域DA3中的像素电路PC可以具有与第一显示区域DA1中的像素电路PC的构造相同的构造。因此，可以提供实现高分辨率、防止漏电流并减少功耗的显示装置10。
根据可选择的实施例，如上所述，第二显示区域DA2中的像素电路PC的薄膜晶体管T1至T7中的至少一个可以是氧化物基薄膜晶体管，并且其中的其它薄膜晶体管可以是硅基薄膜晶体管。可选择地，第二显示区域DA2中的所有薄膜晶体管T1至T7可以是硅基薄膜晶体管。在下文中，为了便于描述，将描述其中第二显示区域DA2中的像素电路PC的所有薄膜晶体管T1至T7是硅基薄膜晶体管的情况。
图4是示意性地示出根据实施例的显示装置10的像素PX的布置的平面图。
参考图4，多个第一像素PX1可以在第一显示区域DA1中。第一像素PX1可以包括例如第一红色像素、第一绿色像素和第一蓝色像素。第一红色像素、第一绿色像素和第一蓝色像素可以具有彼此不同的尺寸(即，面积)。尽管图4示出了第一像素PX1以
Figure BDA0003369455080000131
矩阵布置，但是公开不限于此，并且第一像素PX1可以以诸如条纹型的各种类型布置。
多个第二像素PX2可以在第二显示区域DA2中。第二像素PX2可以包括例如第二红色像素、第二绿色像素和第二蓝色像素。第二红色像素、第二绿色像素和第二蓝色像素可以具有彼此不同的尺寸(即，面积)。
第二显示区域DA2可以包括透射区域TA以及包含至少一个第二像素PX2的像素组PG。根据实施例，如图4中所示，透射区域TA可以在彼此相邻的像素组PG之间。根据另一实施例，像素组PG和透射区域TA可以在x方向和y方向上交替地布置。例如，像素组PG和透射区域TA可以以网格形状布置。根据另一实施例，透射区域TA可以完全围绕彼此相邻的像素组PG。如此，公开不限于像素组PG和透射区域TA的具体布置。可以根据各种目的不同地设计像素组PG和透射区域TA。
像素组PG可以限定为其中第二像素PX2以预设单元分组的像素集合。例如，如图4中所示，一个像素组PG可以包括以
Figure BDA0003369455080000141
结构布置的八个第二像素PX2。例如，一个像素组PG可以包括两个第二红色像素、四个第二绿色像素和两个第二蓝色像素。当然，公开不必限于此，并且可以根据第二显示区域DA2的分辨率来修改和设计包括在像素组PG中的第二像素PX2的数量。
透射区域TA是通过其透射光的区域，并且在透射区域TA中可以没有第二像素PX2。此外，像素电路PC(参见图3)和电连接到像素电路PC的各种信号线可以不在透射区域TA中。
因为第二显示区域DA2包括透射区域TA，所以如图4中所示，每相同面积，第一显示区域DA1中的第一像素PX1的数量可以大于第二显示区域DA2中的第二像素PX2的数量，也就是说，第一显示区域DA1中的分辨率可以高于第二显示区域DA2中的分辨率。
多个第三像素PX3可以在第三显示区域DA3中。第三像素PX3可以包括例如第三红色像素、第三绿色像素和第三蓝色像素。第三红色像素、第三绿色像素和第三蓝色像素可以具有彼此不同的尺寸(即，面积)。第三像素PX3的布置可以与第一像素PX1的布置相同。例如，如图4中所示，当第一像素PX1以
Figure BDA0003369455080000142
型布置时，第三像素PX3也可以以
Figure BDA0003369455080000143
型布置。
如上所述，第三显示区域DA3可以在第一显示区域DA1与第二显示区域DA2之间，并且可以与第一显示区域DA1和第二显示区域DA2相邻。因此，第三像素PX3可以不仅与第一像素PX1相邻，而且与第二显示区域DA2的透射区域TA相邻。
根据实施例，光屏蔽部500可以在第三显示区域DA3中。光屏蔽部500在平面上可以在第二显示区域DA2的透射区域TA与第三显示区域DA3的第三像素PX3之间。换句话说，光屏蔽部500可以比第三像素PX3靠近透射区域TA。
光屏蔽部500在平面上可以布置为围绕第二显示区域DA2的至少一部分。表述“在平面上或中”可以表示“在竖直观察显示装置10的基底100(参见图2)的一个表面时的虚拟平面上或中”。根据实施例，如图4中所示，可以设置多个光屏蔽部500，多个光屏蔽部500在平面上可以以岛形状或孤立形状形成，并且可以彼此间隔开。光屏蔽部500可以沿着第二显示区域DA2与第三显示区域DA3之间的边界(即，第二显示区域的边缘)布置。以这种方式，光屏蔽部500可以围绕第二显示区域DA2的至少一部分。根据另一实施例，光屏蔽部500可以一体地形成。在这种情况下，光屏蔽部500可以沿着第二显示区域DA2的边缘延伸，并且围绕第二显示区域DA2的至少一部分。
在下文中，将参考图5另外详细描述光屏蔽部500的结构和功能。
图5是根据实施例的显示装置10的一部分的示意性剖视图，并且与沿着图4的线V-V’截取的显示装置10的剖视图对应。
参照图5，显示装置10可以包括基底100，基底100具有第一区域、第二区域以及第一区域与第二区域之间的第三区域。基底100的第一区域至第三区域分别与显示装置10的第一显示区域DA1、第二显示区域DA2和第三显示区域DA3对应。基底100可以包括玻璃或聚合物树脂。例如，基底100可以包括诸如聚醚砜(PES)、聚丙烯酸酯、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯、聚酰亚胺(PI)、聚碳酸酯(PC)和乙酸丙酸纤维素(CAP)的聚合物树脂。当基底100包括聚合物树脂时，基底100可以是柔性的或可弯曲的。
基底100可以具有包括上述材料的单层结构或多层结构。当基底100具有多层结构时，基底100还可以包括无机层。例如，基底100可以包括顺序堆叠的第一基体层101、第一阻挡层102、第二基体层103和第二阻挡层104。第一基体层101和第二基体层103中的每个可以包括上述聚合物树脂。第一阻挡层102和第二阻挡层104防止外部异物的渗透，并且可以包括包含无机材料(诸如氮化硅(SiNx)或氧化硅(SiOx))的单层或多层。
缓冲层111可以在基底100上。缓冲层111可以增加基底110的上表面的平滑度。缓冲层111可以包括氧化物层(诸如氧化硅(SiOx))、氮化物层(诸如氮化硅(SiNx))和/或氮氧化物层(诸如氮氧化硅(SiOxNy))。
多个像素电路PC可以在缓冲层111上。像素电路PC可以包括第一显示区域DA1中的多个第一像素电路PC1、第二显示区域DA2中的多个第二像素电路PC2以及第三显示区域DA3中的多个第三像素电路PC3。第一像素电路PC1、第二像素电路PC2和第三像素电路PC3可以分别电连接到稍后描述的第一发光元件200-1、第二发光元件200-2和第三发光元件200-3。根据实施例，第一像素电路PC1、第二像素电路PC2和第三像素电路PC3中的每个可以包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7(图3)。为了方便起见，在图5中仅示出了第一薄膜晶体管T1和第三薄膜晶体管T3和T3'。
为了便于描述，将集中于第一显示区域DA1来描述显示装置10的堆叠结构。
包括硅半导体材料的硅半导体层可以在缓冲层111上。图5示出了作为硅半导体层的第一薄膜晶体管T1的第一半导体层A1。第一半导体层A1可以包括第一沟道区C1以及在第一沟道区C1的两侧上的第一源区S1和第一漏区D1。例如，源区和漏区可以掺杂有杂质，并且杂质可以包括N型杂质或P型杂质。沟道区可以与稍后描述的栅电极叠置，并且可以不掺杂杂质，或者可以包括非常小量的杂质。源区和漏区可以分别与薄膜晶体管的源电极和漏电极对应。源区和漏区可以根据薄膜晶体管的特性彼此交换。在下文中，为了方便起见，使用术语“源区”和“漏区”代替“源电极”或“漏电极”。
第一栅极绝缘层112可以在第一半导体层A1上。第一栅极绝缘层112可以包括包含氧化物、氮化物或氮氧化物的无机材料。例如，第一栅极绝缘层112可以包括选自氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnOx，ZnOx可以是ZnO和/或ZnO2)中的至少一种。
第一栅电极G1可以在第一栅极绝缘层112上。第一栅电极G1可以与第一半导体层A1至少部分地叠置。例如，第一栅电极G1可以与第一半导体层A1的第一沟道区C1叠置。第一薄膜晶体管T1的第一栅电极G1可以包括例如诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻导电材料，并且可以包括包含上述材料的单层结构或多层结构。
第一电容器Cst可以包括第一电极CE1和第二电极CE2。根据实施例，第一电容器Cst可以与第一薄膜晶体管T1叠置。在这种情况下，第一栅电极G1可以同时用作第一薄膜晶体管T1的栅电极和第一电极CE1。也就是说，第一栅电极G1可以与第一电极CE1是一体的。第一电极CE1可以形成为岛形状的电极。根据另一实施例，第一电容器Cst可以不与第一薄膜晶体管T1叠置，并且可以存在于单独的位置处。
第二栅极绝缘层113可以在第一栅电极G1上。第二栅极绝缘层113可以包括包含氧化物、氮化物或氮氧化物的无机材料。例如，第二栅极绝缘层113可以包括选自氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnOx，ZnOx可以是ZnO和/或ZnO2)中的至少一种。
第一电容器Cst的第二电极CE2可以布置为与第一电极CE1叠置。在这种情况下，第二栅极绝缘层113可以在第一电极CE1与第二电极CE2之间，并且第二栅极绝缘层113可以用作第一电容器Cst的介电层。存储电容可以通过第一电容器Cst中累积的电荷以及第一电极CE1与第二电极CE2之间的电压来确定。
第一电容器Cst的第二电极CE2可以包括金属、合金、导电金属氧化物、透明导电材料等。第二电极CE2可以包括例如铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)，并且可以包括包含上述材料的单层或多层。
第一层间绝缘层114可以在第一电容器Cst的第二电极CE2上。第一层间绝缘层114可以包括包含氧化物、氮化物或氮氧化物的无机材料。例如，第一层间绝缘层114可以包括选自氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnOx，ZnOx可以是ZnO和/或ZnO2)中的至少一种。
包括氧化物半导体的氧化物基半导体层可以在第一层间绝缘层114上。氧化物基半导体层可以包括作为Zn氧化物基材料的Zn氧化物、In-Zn氧化物、Ga-In-Zn氧化物等。根据一些实施例，氧化物基半导体层可以包括In-Ga-Zn-O(IGZO)半导体、In-Sn-Zn-O(ITZO)半导体或In-Ga-Sn-Zn-O(IGTZO)半导体，其中，诸如铟(In)、镓(Ga)和锡(Sn)的金属包括在ZnO中。图5示出了作为氧化物基半导体层的第三薄膜晶体管T3的第三半导体层A3。第三半导体层A3可以包括第三沟道区C3以及在第三沟道区C3的两侧上的第三源区S3和第三漏区D3。
第三栅极绝缘层115可以在第三薄膜晶体管T3的第三半导体层A3上。第三栅极绝缘层115可以包括包含氧化物、氮化物或氮氧化物的无机材料。例如，第三栅极绝缘层115可以包括选自氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnOx，ZnOx可以是ZnO和/或ZnO2)中的至少一种。
第三薄膜晶体管T3的第三栅电极G3可以在第三栅极绝缘层115上。第三栅电极G3可以与第三薄膜晶体管T3的第三半导体层A3的至少一部分叠置。例如，第三栅电极G3可以与第三半导体层A3的第三沟道区C3叠置。第三栅电极G3可以包括例如诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻导电材料，并且可以包括包含上述材料的单层结构或多层结构。
第二层间绝缘层116可以在第三薄膜晶体管T3的第三栅电极G3上。第二层间绝缘层116可以覆盖第一像素电路PC1的第三薄膜晶体管T3和第三像素电路PC3的第三薄膜晶体管T3。第二层间绝缘层116可以包括包含氧化物、氮化物或氮氧化物的无机材料。例如，第二层间绝缘层116可以包括选自氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)和氧化锌(ZnOx，ZnOx可以是ZnO和/或ZnO2)中的至少一种。
第一平坦化层117和第二平坦化层118可以在第二层间绝缘层116上。第一平坦化层117和第二平坦化层118可以包括诸如亚克力、苯并环丁烯(BCB)、聚酰亚胺和六甲基二硅氧烷(HMDSO)的有机材料。可选择地，第一平坦化层117和第二平坦化层118可以包括无机材料。第一平坦化层117和第二平坦化层118用作覆盖像素电路PC的保护层，并且第一平坦化层117和第二平坦化层118的上表面是平坦化的。第一平坦化层117和第二平坦化层118可以包括单层或多层。
多个像素电极210可以在第二平坦化层118上。像素电极210可以包括透光导电层(包括诸如ITO、In2O3或IZO的透光导电氧化物)和反射层(包括诸如Al或Ag的金属)。例如，像素电极210可以具有ITO/Ag/ITO的三层结构。
像素限定层120可以在像素电极210上。像素限定层120可以通过具有与每个像素PX对应的开口(即，通过其暴露像素电极210的至少中心部分的开口120OP)来限定像素PX。此外，像素限定层120可以通过增加像素电极210的边缘与对电极230之间的距离来防止在像素电极210与对电极230之间发生电弧等。像素限定层120可以包括例如诸如聚酰亚胺或HMDSO的有机材料。
中间层220可以在像素限定层120上。中间层220可以在像素电极210与对电极230之间。
中间层220可以包括形成为与像素电极210对应的发射层。发射层可以包括诸如发射特定颜色的光的高分子量有机材料或低分子量有机材料的有机发光材料。可选择地，发射层可以包括无机发射材料，或者可以包括量子点。
根据可选择的实施例，诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)和电子注入层(EIL)的功能层可以进一步布置在发射层下方和上方。例如，功能层之中的第一功能层可以是具有单层结构的HTL，并且可以包括聚-(3,4)-乙撑-二氧噻吩(PEDOT)或聚苯胺(PANI)。可选择地，第一功能层可以包括HIL和HTL。功能层之中的第二功能层可以包括ETL和/或EIL。
尽管图5示出了其中中间层220形成为与一个像素电极210对应的示例，但是公开不限于此。作为另一示例，可以不同地修改中间层220。例如，中间层220可以包括遍及像素电极210的一体的层。
对电极230可以在中间层220上，并且可以布置为覆盖显示区域DA。也就是说，对电极230可以一体地形成为覆盖像素电极210。对电极230可以从显示区域DA(参见图1)延伸到外围区域PA(参见图1)。对电极230可以包括具有低功函数的导电材料。例如，对电极230可以包括(半)透明层(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其任何合金)。可选择地，对电极230还可以包括诸如ITO、IZO、ZnO或In2O3的层，所述层在包括上述材料的(半)透明层上。
像素电极210、中间层220和对电极230的堆叠结构可以形成作为发光元件200的有机发光二极管OLED。发光元件200的发射区域可以限定为像素PX。因为像素限定层120的开口120OP限定发射区域的尺寸和/或宽度，所以像素PX的尺寸和/或宽度可以取决于像素限定层120的对应开口120OP的尺寸和/或宽度。
显示装置10可以包括多个发光元件200。发光元件200可以包括第一显示区域DA1中的多个第一发光元件200-1。第一发光元件200-1中的每个可以通过定位在第一平坦化层117上的接触金属CM电连接到定位在第一显示区域DA1中的第一像素电路PC1。第一发光元件200-1的发射区域可以限定为第一像素PX1。
接着，将描述显示装置10的在第二显示区域DA2中的构造。
第二像素电路PC2可以在缓冲层111上。因为第二像素电路PC2的第一薄膜晶体管T1具有与上述第一像素电路PC1的第一薄膜晶体管T1的结构相同的结构，所以为了简洁起见，将省略其描述。
如上所述，第二像素电路PC2的第三薄膜晶体管T3'可以设置为硅基薄膜晶体管。因此，第三薄膜晶体管T3'是缓冲层111上的硅半导体层，并且可以包括第三半导体层A3'。第三半导体层A3'可以包括沟道区C3'以及在沟道区C3'的两侧上的源区S3'和漏区D3'。
第二像素电路PC2的第三薄膜晶体管T3'可以包括与第三半导体层A3'的至少一部分叠置的第三栅电极G3'。例如，第三栅电极G3'可以与第三半导体层A3'的沟道区C3'叠置。第三栅电极G3'可以通过第一栅极绝缘层112与第三半导体层A3'绝缘。第三栅电极G3'可以包括例如诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻导电材料，并且可以包括包含上述材料的单层结构或多层结构。
第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115、第二层间绝缘层116、第一平坦化层117和第二平坦化层118可以顺序地在第二像素电路PC2的第三薄膜晶体管T3'的第三栅电极G3'上。
发光元件200之中的多个第二发光元件200-2可以在第二显示区域DA2中。第二发光元件200-2可以通过第一平坦化层117上的接触金属CM电连接到第二像素电路PC2。第二发光元件200-2的发射区域可以限定为第二像素PX2。
如上所述，电子组件20可以在第二显示区域DA2中，并且透射区域TA(通过其透射从电子组件20发射的光或被引导朝向电子组件20的光)可以布置在其中。基底100上的绝缘层中的每个可以包括透射区域TA中的孔。例如，第一栅极绝缘层112、第二栅极绝缘层113、第一层间绝缘层114、第三栅极绝缘层115、第二层间绝缘层116、第一平坦化层117、第二平坦化层118和像素限定层120可以包括分别定位在透射区域TA中且彼此叠置的第一孔H1、第二孔H2、第三孔H3、第四孔H4、第五孔H5、第六孔H6、第七孔H7和第八孔H8。因此，可以改善透射区域TA中的透光率。
第一底部金属层BML1可以在第二显示区域DA2中。第一底部金属层BML1可以在基底100与第二像素电路PC2之间。例如，第一底部金属层BML1可以在基底100与第二像素电路PC2的第一薄膜晶体管T1的第一半导体层A1之间。第一底部金属层BML1可以包括光屏蔽材料，并且光屏蔽材料可以包括例如诸如铬(Cr)或钼(Mo)的金属材料、黑色墨和/或染料。
根据实施例，第一底部金属层BML1可以与第二像素电路PC2完全叠置。根据另一实施例，第一底部金属层BML1可以与第二像素电路PC2部分叠置。第一底部金属层BML1可以至少与第二像素电路PC2的第一薄膜晶体管T1的第一半导体层A1叠置。尽管未示出，但是第一底部金属层BML1可以电连接到第二像素电路PC2并接收恒定电压。以这种方式，第二像素电路PC2的第一薄膜晶体管T1可以具有稳定的电特性。
第一底部金属层BML1可以防止从电子组件20发射的光或被引导朝向电子组件20的光通过第二像素电路PC2的元件之间的窄间隙或连接到第二像素电路PC2的信号线之间的窄间隙衍射。因此，可以显著降低电子组件20的性能劣化。此外，第一底部金属层BML1可以防止从电子组件20发射的光或从电子组件20反射的光入射到第二像素电路PC2上。因此，可以显著降低由于光引起的第二像素电路PC2的薄膜晶体管的性能劣化。
然而，第一底部金属层BML1可以不与第二显示区域DA2的透射区域TA叠置，以便不引起透射区域TA中的透光率的降低。
接着，将描述显示装置10的在第三显示区域DA3中的构造。
发光元件200之中的多个第三发光元件200-3可以在第三显示区域DA3中，并且电连接到第三发光元件200-3的多个第三像素电路PC3可以布置在其中。
第三像素电路PC3可以在缓冲层111上。如上所述，第三像素电路PC3可以包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7。为了方便起见，仅示出了第一薄膜晶体管T1和第三薄膜晶体管T3。
第三像素电路PC3的第一薄膜晶体管T1和第三薄膜晶体管T3可以具有与上述第一像素电路PC1的第一薄膜晶体管T1和第三薄膜晶体管T3的结构相同的结构。因此，相同的附图标记被分配给第一像素电路PC1的第一薄膜晶体管T1和第三像素电路PC3的第一薄膜晶体管T1。类似地，相同的附图标记被分配给第一像素电路PC1的第三薄膜晶体管T3和第三像素电路PC3的第三薄膜晶体管T3。在下文中，为了描述简洁，将省略第三像素电路PC3的第一薄膜晶体管T1和第三薄膜晶体管T3的详细描述，并且将仅在必要时再次参考。
根据实施例，第三像素电路PC3可以包括：第一薄膜晶体管T1，包括第一半导体层A1以及与第一半导体层A1的至少一部分叠置的第一栅电极G1；以及第三薄膜晶体管T3，包括包含与第一半导体层A1的材料不同的材料的第三半导体层A3以及与第三半导体层A3的至少一部分叠置的第三栅电极G3。例如，第三像素电路PC3的第一薄膜晶体管T1的第一半导体层A1可以包括硅半导体材料，第三薄膜晶体管T3的第三半导体层A3可以包括氧化物半导体材料。
根据实施例，第三像素电路PC3可以包括与第一薄膜晶体管T1叠置的第一电容器Cst。例如，第一薄膜晶体管T1的第一栅电极G1可以用作第一电容器Cst的第一电极CE1，第一电容器Cst的第二电极CE2可以与第一栅电极G1的至少一部分叠置。
根据实施例，第三像素电路PC3可以包括底部屏蔽层BSL，底部屏蔽层BSL在第三像素电路PC3的第三薄膜晶体管T3的第三半导体层A3下方且在平面上与第三半导体层A3的至少一部分叠置。例如，底部屏蔽层BSL可以与第三半导体层A3完全叠置，或者可以至少与第三半导体层A3的第三沟道区C3叠置。例如，底部屏蔽层BSL可以包括与第一电容器Cst的第二电极CE2的材料相同的材料。
因为第三显示区域DA3的第三像素电路PC3与第二显示区域DA2的透射区域TA相邻，所以通过透射区域TA入射到电子组件20上的光可能会从电子组件20反射并且入射到第三像素电路PC3上。氧化物半导体可能会易受光影响。因此，这样的光可能会不利地影响包括氧化物半导体材料的第三像素电路PC3的第三薄膜晶体管T3的第三半导体层A3，并且可能会劣化第三薄膜晶体管T3的器件特性和可靠性。然而，根据实施例的底部屏蔽层BSL可以屏蔽入射到第三薄膜晶体管T3上的光，从而防止这种问题。因此，可以防止显示质量的劣化。
尽管已经集中于第三薄膜晶体管T3给出以上描述，但这仅是示例。这同样可以适用于包括氧化物基半导体的其它薄膜晶体管，例如，第三像素电路PC3的第四薄膜晶体管T4(参见图3)。也就是说，底部屏蔽层BSL可以在第四薄膜晶体管T4下方并且与第四薄膜晶体管T4的至少一部分叠置。
根据实施例，可以提供布线层WL，布线层WL包括与第三像素电路PC3的第三薄膜晶体管T3的第三栅电极G3的材料相同的材料，并且与第三像素电路PC3的第三薄膜晶体管T3的第三栅电极G3在同一层上。布线层WL可以是被配置为向第三像素电路PC3传输电信号的信号线中的一条。布线层WL可以通过第三显示区域DA3中的第一接触孔CNT1电连接到底部屏蔽层BSL。第一接触孔CNT1可以形成在布线层WL与底部屏蔽层BSL之间的绝缘层中。例如，如图5中所示，第一接触孔CNT1可以形成在第三栅极绝缘层115和第一层间绝缘层114中。底部屏蔽层BSL可以从布线层WL接收特定电信号，并且可以不是电浮置的。以这种方式，第三薄膜晶体管T3的第三半导体层A3可以具有稳定的电特性。
根据实施例，第二底部金属层BML2可以在第三像素电路PC3下方。例如，第二底部金属层BML2可以在基底100与第三像素电路PC3之间。例如，第二底部金属层BML2可以在基底100与第三像素电路PC3的第一薄膜晶体管T1的第一半导体层A1之间。第二底部金属层BML2可以包括与第二显示区域DA2的第一底部金属层BML1的材料相同的材料。
例如，第二底部金属层BML2可以与第三像素电路PC3完全叠置。作为另一示例，第二底部金属层BML2可以与第三像素电路PC3部分地叠置。在这种情况下，第二底部金属层BML2可以至少与第三像素电路PC3的第一薄膜晶体管T1的第一半导体层A1叠置。
根据实施例，第二底部金属层BML2可以在第三像素电路PC3的第一薄膜晶体管T1的第一半导体层A1下方，并且在平面上可以与第一半导体层A1叠置。第二底部金属层BML2可以防止通过透射区域TA入射到电子组件20上的光从电子组件20反射，然后入射到第三像素电路PC3的第一薄膜晶体管T1的第一半导体层A1上。因此，可以防止第三像素电路PC3的第一薄膜晶体管T1的器件特性和性能的劣化。因此，可以防止显示质量的劣化。
尽管未示出，但是第二底部金属层BML2可以电连接到第三像素电路PC3并接收恒定电压。以这种方式，第三像素电路PC3的第一薄膜晶体管T1可以具有稳定的电特性。
根据实施例，包括至少两个导电层的光屏蔽部500可以在第三显示区域DA3中。根据实施例，光屏蔽部500在平面上可以比第三像素电路PC3靠近第二显示区域DA2。也就是说，光屏蔽部500在平面上可以在其中布置有第三像素电路PC3的区域与第二显示区域DA2的透射区域TA之间。
根据实施例，光屏蔽部500可以包括第一导电层510以及第一导电层510上的第二导电层520。也就是说，第一导电层510和第二导电层520可以在彼此不同的层上。例如，第一导电层510可以包括与第一薄膜晶体管T1的第一栅电极G1、第三薄膜晶体管T3的第三栅电极G3或第一电容器Cst的第二电极CE2的材料相同的材料，并且可以与第一薄膜晶体管T1的第一栅电极G1、第三薄膜晶体管T3的第三栅电极G3或第一电容器Cst的第二电极CE2在同一层上。作为示例，图5示出了第一导电层510与第一栅电极G1在同一层上。
第二导电层520可以在第二层间绝缘层116上。例如，第二导电层520可以在第二层间绝缘层116与第一平坦化层117之间。作为另一示例，第二导电层520可以在第一平坦化层117与第二平坦化层118之间。第二导电层520可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)，并且可以包括包含上述材料的单层结构或多层结构。
根据实施例，光屏蔽部500的第一导电层510和第二导电层520可以通过第三显示区域DA3中的第二接触孔CNT2彼此电连接。例如，如上面参考图4所述，当多个光屏蔽部500沿着第二显示区域DA2的边缘布置时，第二接触孔CNT2可以设置在光屏蔽部500中，并且在平面上可以沿着第二显示区域DA2的边缘布置。作为另一示例，当光屏蔽部500彼此一体地形成并且沿着第二显示区域DA2的边缘延伸时，第二接触孔CNT2在平面上也可以沿着第二显示区域DA2的边缘延伸。
入射到显示装置10上的外部光可能会在相对于与基底100的一个表面垂直的方向具有特定角度的方向上倾斜地入射。这样的光可能会从第二显示区域DA2的透射区域TA朝向第三显示区域DA3的第三像素电路PC3在横向方向上入射。术语“横向方向”可以指具有沿着图5中的x方向或y方向的分量的方向，并且可以指在平面上从透射区域TA朝向第三像素电路PC3的方向。此外，穿过透射区域TA的光的一部分可能会被第二显示区域DA2中的各种元件反射，并且在横向方向上从透射区域TA入射到第三像素电路PC3上。底部屏蔽层BSL和第二底部金属层BML2可以屏蔽从第三像素电路PC3的底部入射的光，但是可能会难以屏蔽在横向方向上入射到第三像素电路PC3上的光。
然而，根据实施例，因为光屏蔽部500包括彼此不同的层上的第一导电层510和第二导电层520以及将第一导电层510连接到第二导电层520的接触结构，所以光屏蔽部500可以用作屏蔽在横向方向上入射到第三像素电路PC3上的光的壁。因此，可以防止由于在横向方向上从透射区域TA朝向第三像素电路PC3无意地入射的光引起的第三像素电路PC3的薄膜晶体管(具体地，氧化物基薄膜晶体管)的器件特性和可靠性的劣化。因此，可以防止显示质量的劣化。
根据可选择的实施例，光屏蔽部500还可以包括第三导电层530，第三导电层530包括与第一底部金属层BML1和第二底部金属层BML2的材料相同的材料，且与第一底部金属层BML1和第二底部金属层BML2在同一层上。光屏蔽部500的第三导电层530可以通过第三接触孔CNT3电连接到第一导电层510。即使在这种情况下，第三接触孔CNT3在平面上也可以沿着第二显示区域DA2的边缘布置和/或延伸。由于附加包括第三导电层530，可以增加其中光屏蔽部500屏蔽在横向方向上行进的光的范围。
图6是根据另一实施例的显示装置10的一部分的示意性剖视图，图7是根据另一实施例的显示装置10的一部分的示意性剖视图。将省略与上面参考图5描述的元件相同或对应的元件的描述，并且将主要集中于差异给出以下描述。
参考图6，第一像素电路PC1的第三薄膜晶体管T3和第三像素电路PC3的第三薄膜晶体管T3可以具有双栅极结构。具体地，第三薄膜晶体管T3的第三栅电极G3可以包括：下栅电极，在第三半导体层A3下方且与第三半导体层A3的至少一部分叠置；以及上栅电极，在第三半导体层A3上方且与下栅电极叠置。
根据另一实施例，底部屏蔽层BSL可以包括与第一薄膜晶体管T1的第一栅电极G1的材料相同的材料，并且可以与第一薄膜晶体管T1的第一栅电极G1在同一层上。底部屏蔽层BSL可以通过第一接触孔CNT1电连接到其上方的布线层WL。在这种情况下，第一接触孔CNT1可以形成在第三栅极绝缘层115、第一层间绝缘层114和第二栅极绝缘层113中。
参考图7，底部屏蔽层BSL可以包括与第一薄膜晶体管T1的第一半导体层A1的材料相同的材料，并且可以与第一薄膜晶体管T1的第一半导体层A1在同一层上。也就是说，底部屏蔽层BSL可以包括硅半导体材料。即使在这种情况下，底部屏蔽层BSL也可以通过第一接触孔CNT1电连接到其上方的布线层WL。此时，第一接触孔CNT1可以形成在第三栅极绝缘层115、第一层间绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112中。如此，在显示装置10的堆叠结构中形成底部屏蔽层BSL处的位置可以根据第三像素电路PC3的结构不同地修改和设计。
图8是根据实施例的显示装置10的一些元件的示意性布局图。图8示出了在相邻列的同一行中的一对第三像素电路PC3的一些元件。图8中在左侧上的第三像素电路PC3-L和在右侧上的第三像素电路PC3-R具有双侧对称的结构。
图8示出了第三像素电路PC3的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7以及在第一方向(例如，x方向)上延伸的第一扫描线SL1、第二扫描线SL2、第三扫描线SL3、第四扫描线SL4和发射控制线EL。
图8中示出的第二扫描线SL2可以是后一行的第一扫描线SL1。也就是说，图8中示出的第一扫描线SL1可以是前一行的第二扫描线SL2。图8示出了连接到前一行的像素电路并布置在当前行的电路区域中的第七薄膜晶体管T7以及连接到当前行的像素电路且布置在后一行的电路区域中的第七薄膜晶体管T7。在下文中，为了便于说明和描述，将描述当前行的电路区域中的第七薄膜晶体管T7作为示例。
第一薄膜晶体管T1、第二薄膜晶体管T2、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7的半导体层A1、A2、A5、A6和A7可以彼此在同一层上，并且可以包括多晶硅。半导体层A1、A2、A5、A6和A7可以彼此连接，并且可以以各种形状弯曲。
第一薄膜晶体管T1包括第一半导体层A1和第一栅电极G1。第一半导体层A1可以包括第一沟道区C1以及在第一沟道区C1的两侧上的第一源区S1和第一漏区D1。第一半导体层A1可以具有弯曲的形状，使得第一沟道区C1比其它沟道区C2至C7长。例如，因为第一半导体层A1具有多次弯曲的诸如“S”、“M”或“W”的形状，所以可以在窄空间中形成长沟道长度。因为第一沟道区C1形成为长的，所以施加到第一栅电极G1的栅极电压的驱动范围变宽。因此，可以更精确地控制从有机发光二极管OLED发射的光的灰度，并且可以改善显示质量。第一栅电极G1可以具有孤立形状并且与第一沟道区C1叠置。
第二薄膜晶体管T2可以包括第二半导体层A2和第二栅电极G2。第二半导体层A2可以包括第二沟道区C2以及在第二沟道区C2的两侧上的第二源区S2和第二漏区D2。第二源区S2可以电连接到数据线DL，第二漏区D2可以连接到第一源区S1。第二栅电极G2可以设置为第一扫描线SL1的一部分。
第五薄膜晶体管T5可以包括第五半导体层A5和第五栅电极G5。第五半导体层A5可以包括第五沟道区C5以及在第五沟道区C5的两侧上的第五源区S5和第五漏区D5。第五源区S5可以电连接到电源电压线(未示出)，第五漏区D5可以连接到第一源区S1。第五栅电极G5可以设置为发射控制线EL的一部分。
第六薄膜晶体管T6可以包括第六半导体层A6和第六栅电极G6。第六半导体层A6可以包括第六沟道区C6以及在第六沟道区C6的两侧上的第六源区S6和第六漏区D6。第六源区S6可以连接到第一漏区D1，第六漏区D6可以电连接到有机发光二极管OLED的像素电极210(参见图5)。第六栅电极G6可以设置为发射控制线EL的一部分。
第七薄膜晶体管T7可以包括第七半导体层A7和第七栅电极G7。第七半导体层A7可以包括第七沟道区C7以及在第七沟道区C7的两侧上的第七源区S7和第七漏区D7。第七源区S7可以电连接到第二初始化电压线(未示出)，第七漏区D7可以连接到第六漏区D6。第七栅电极G7可以设置为第二扫描线SL2的一部分。
第三薄膜晶体管T3和第四薄膜晶体管T4的半导体层A3和A4可以彼此在同一层上，并且可以包括氧化物半导体。
第三薄膜晶体管T3包括第三半导体层A3和第三栅电极G3。第三半导体层A3可以包括第三沟道区C3以及在第三沟道区C3的两侧上的第三源区S3和第三漏区D3。第三源区S3可以通过节点连接线(未示出)桥接到第一栅电极G1。此外，第三源区S3可以连接到同一层上的第四漏区D4。第三漏区D3可以电连接到第一薄膜晶体管T1的第一半导体层A1和第六薄膜晶体管T6的第六半导体层A6。第三栅电极G3可以设置为第四扫描线SL4的一部分。
第四薄膜晶体管T4可以包括第四半导体层A4和第四栅电极G4。第四半导体层A4可以包括第四沟道区C4以及在第四沟道区C4的两侧上的第四源区S4和第四漏区D4。第四源区S4可以电连接到第一初始化电压线(未示出)，第四漏区D4可以通过节点连接线(未示出)桥接到第一栅电极G1。第四栅电极G4可以设置为第三扫描线SL3的一部分。
根据可选择的实施例，一些布线可以包括彼此不同的层上的两个导电层。例如，第三扫描线SL3可以包括彼此不同的层上的下扫描线143和上扫描线163。下扫描线143可以包括与第一电容器Cst的第二电极CE2的材料相同的材料，并且可以与第一电容器Cst的第二电极CE2在同一层上。下扫描线143可以布置为与上扫描线163的至少一部分叠置。因为下扫描线143和上扫描线163可以与第四薄膜晶体管T4的第四栅电极G4的一部分对应，所以第四薄膜晶体管T4可以具有双栅极结构，双栅极结构包括第四半导体层A4下方和上方的控制电极。
此外，第四扫描线SL4可以包括彼此不同的层上的下扫描线145和上扫描线165。下扫描线145可以包括与第一电容器Cst的第二电极CE2的材料相同的材料，并且可以与第一电容器Cst的第二电极CE2在同一层上。下扫描线145可以布置为与上扫描线165的至少一部分叠置。因为下扫描线145和上扫描线165可以与第三薄膜晶体管T3的第三栅电极G3的一部分对应，所以第三薄膜晶体管T3可以具有双栅极结构，双栅极结构包括第三半导体层A3下方和上方的控制电极。
根据实施例，第三发光元件200-3可以分别与对应的第三像素电路PC3的氧化物基薄膜晶体管叠置。作为示例，电连接到在左侧上的第三像素电路PC3-L的第三发光元件200-3的像素电极210-3-L在平面上可以与第三像素电路PC3-L的第三薄膜晶体管T3叠置。此外，电连接到在右侧上的第三像素电路PC3-R的第三发光元件200-3的像素电极210-3-R在平面上可以与第三像素电路PC3-R的第四薄膜晶体管T4叠置。
当然，这仅是示例，并且可以不同地修改像素电极210-3-L和210-3-R的布置。作为另一示例，像素电极210-3-L在平面上可以与在左侧上的第三像素电路PC3-L的第四薄膜晶体管T4叠置，像素电极210-3-R在平面上可以与在右侧上的第三像素电路PC3-R的第三薄膜晶体管T3叠置。作为另一示例，像素电极210-3-L可以与在左侧上的第三像素电路PC3-L的第三薄膜晶体管T3和第四薄膜晶体管T4两者叠置，像素电极210-3-R可以与在右侧上的第三像素电路PC3-R的第三薄膜晶体管T3和第四薄膜晶体管T4两者叠置。
如上所述，因为氧化物基薄膜晶体管的氧化物半导体可能会易受外部光的影响，所以像素电极210可以布置为与氧化物半导体叠置，使得可以显著降低从显示装置10上方入射的外部光将到达氧化物半导体的可能性。因此，可以防止氧化物基薄膜晶体管(例如，第三薄膜晶体管T3和第四薄膜晶体管T4)的器件特性和可靠性的劣化，并且可以防止显示质量的劣化。
虽然已经仅主要描述了显示装置，但是公开不限于此。例如，将理解的是，制造显示装置的方法也落入本公开的范围内。
如上所述，根据一个或更多个实施例，可以实现一种显示装置，其中，功耗减少且显示区域扩大为即使在其中布置有电子组件的区域中也允许显示图像。此外，可以实现一种显示装置，其中，在其中布置有电子组件的区域周围的像素电路被保护免受外部光影响，从而防止显示质量的劣化。公开的范围不受这种效果限制。
应理解的是，这里描述的实施例应仅在描述性意义上考虑，而不是为了限制的目的。每个实施例内的特征或方面的描述通常应被认为可用于其它实施例中的其它类似特征或方面。虽然已经参考附图描述了一个或更多个实施例，但是本领域普通技术人员将理解的是，在不脱离如由权利要求限定的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一显示区域，其中布置有多个第一发光元件；
第二显示区域，其中布置有多个第二发光元件，所述第二显示区域包括透射区域；
第三显示区域，其中布置有多个第三发光元件，所述第三显示区域在所述第一显示区域与所述第二显示区域之间；以及
多个像素电路，在所述第三显示区域中，并且分别电连接到所述多个第三发光元件，
其中，所述多个像素电路中的每个包括：第一薄膜晶体管，包括第一半导体层以及与所述第一半导体层的至少一部分叠置的第一栅电极；第二薄膜晶体管，包括包含与所述第一半导体层的材料不同的材料的第二半导体层以及与所述第二半导体层的至少一部分叠置的第二栅电极；以及底部屏蔽层，在所述第二半导体层下方且在平面上与所述第二半导体层的至少一部分叠置。
2.如权利要求1所述的显示装置，其中，所述第一薄膜晶体管的所述第一半导体层包括硅半导体材料，并且所述第二薄膜晶体管的所述第二半导体层包括氧化物半导体材料。
3.如权利要求1所述的显示装置，所述显示装置还包括包含与所述第二薄膜晶体管的所述第二栅电极的材料相同的材料的布线层，
其中，所述布线层通过所述第三显示区域中的接触孔电连接到所述底部屏蔽层。
4.如权利要求1所述的显示装置，其中，所述多个像素电路中的每个还包括与所述第一薄膜晶体管的所述第一栅电极的至少一部分叠置的电容器电极，并且所述底部屏蔽层包括与所述电容器电极的材料相同的材料。
5.如权利要求1所述的显示装置，其中，所述底部屏蔽层包括与所述第一薄膜晶体管的所述第一栅电极的材料相同的材料。
6.如权利要求1所述的显示装置，其中，所述底部屏蔽层包括与所述第一薄膜晶体管的所述第一半导体层的材料相同的材料。
7.如权利要求1所述的显示装置，所述显示装置还包括底部金属层，所述底部金属层在所述第一薄膜晶体管的所述第一半导体层下方且在平面上与所述第一半导体层叠置。
8.如权利要求1所述的显示装置，所述显示装置还包括光屏蔽部，所述光屏蔽部在所述第三显示区域中且包括至少两个导电层。
9.如权利要求8所述的显示装置，其中，所述光屏蔽部在平面上比所述多个像素电路靠近所述第二显示区域。
10.如权利要求8所述的显示装置，其中，所述光屏蔽部在平面上布置为围绕所述第二显示区域的至少一部分。
11.如权利要求8所述的显示装置，其中，所述光屏蔽部的所述至少两个导电层包括：
第一导电层，包括与所述第一栅电极或所述第二栅电极的材料相同的材料；以及
第二导电层，在所述第一导电层上，并且电连接到所述第一导电层。
12.如权利要求11所述的显示装置，所述显示装置还包括底部金属层，所述底部金属层在所述第一薄膜晶体管的所述第一半导体层下方且在平面上与所述第一半导体层叠置，
其中，所述光屏蔽部的所述至少两个导电层还包括包含与所述底部金属层的材料相同的材料且电连接到所述第一导电层的第三导电层。
13.如权利要求1所述的显示装置，其中，所述多个第三发光元件中的每个包括像素电极、所述像素电极上方的对电极以及所述像素电极与所述对电极之间的中间层，并且
所述像素电极在平面上与所述多个像素电路中的每个的所述第二薄膜晶体管叠置。
14.一种显示装置，所述显示装置包括：
基底，包括第一区域、第二区域以及所述第一区域与所述第二区域之间的第三区域；
第一半导体层，在所述第三区域中的所述基底上，并且包括硅半导体材料；
第一绝缘层，覆盖所述第一半导体层；
第一栅电极，在所述第一绝缘层上，并且与所述第一半导体层的至少一部分叠置；
第二绝缘层，覆盖所述第一栅电极；
第二半导体层，在所述第三区域中的所述第二绝缘层上，并且包括氧化物半导体材料；
第三绝缘层，覆盖所述第二半导体层；
第二栅电极，在所述第三绝缘层上，并且与所述第二半导体层的至少一部分叠置；以及
底部屏蔽层，在所述基底与所述第二半导体层之间且在平面上与所述第二半导体层的至少一部分叠置，
其中，所述第一绝缘层至所述第三绝缘层中的每个包括与所述第二区域的一部分叠置的孔。
15.如权利要求14所述的显示装置，所述显示装置还包括布线层，所述布线层在所述第三绝缘层上且包括与所述第二栅电极的材料相同的材料，
其中，所述底部屏蔽层通过所述第三区域中的接触孔电连接到所述布线层。
16.如权利要求14所述的显示装置，其中，所述底部屏蔽层包括与所述第一栅电极或所述第一半导体层的材料相同的材料。
17.如权利要求14所述的显示装置，所述显示装置还包括底部金属层，所述底部金属层在所述基底与所述第一半导体层之间且在平面上与所述第一半导体层叠置。
18.如权利要求14所述的显示装置，所述显示装置还包括：
第四绝缘层，覆盖所述第二栅电极；以及
光屏蔽部，在所述第三区域中，
其中，所述光屏蔽部包括：第一导电层，与所述第一栅电极或所述第二栅电极在同一层上；以及第二导电层，在所述第四绝缘层上，并且具有通过所述第四绝缘层中的接触孔电连接到所述第一导电层的部分。
19.如权利要求18所述的显示装置，其中，在平面上，所述光屏蔽部比所述第三区域的其中布置有所述第二半导体层的区域靠近所述第二区域。
20.如权利要求18所述的显示装置，其中，所述光屏蔽部在平面上布置为围绕所述第二区域的至少一部分。
CN202111393149.7A 2020-11-24 2021-11-23 显示装置 Pending CN114551531A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0159083 2020-11-24
KR1020200159083A KR20220072105A (ko) 2020-11-24 2020-11-24 표시 장치

Publications (1)

Publication Number Publication Date
CN114551531A true CN114551531A (zh) 2022-05-27

Family

ID=81658666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111393149.7A Pending CN114551531A (zh) 2020-11-24 2021-11-23 显示装置

Country Status (3)

Country Link
US (1) US20220165806A1 (zh)
KR (1) KR20220072105A (zh)
CN (1) CN114551531A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230034080A1 (en) * 2021-07-27 2023-02-02 Hannstouch Solution Incorporated Light sensing unit of light sensing device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148729B2 (en) * 2007-04-27 2012-04-03 Lg Display Co., Ltd. Organic light emitting device
KR102185116B1 (ko) * 2017-12-19 2020-12-01 엘지디스플레이 주식회사 표시 장치
CN111725324B (zh) * 2020-06-11 2021-11-02 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法

Also Published As

Publication number Publication date
US20220165806A1 (en) 2022-05-26
KR20220072105A (ko) 2022-06-02

Similar Documents

Publication Publication Date Title
US11430858B2 (en) Display panel having power bus line with reduced voltage drop
CN111261085A (zh) 显示面板
US20150090969A1 (en) Display device
EP3863052B1 (en) Display device
US20200091268A1 (en) Display device
US20210074783A1 (en) Display apparatus including a thin-film transistor including a silicon semiconductor and a thin-film transistor including an oxide semiconductor
US11328665B2 (en) Pixel and display device including the same
US11950460B2 (en) Display device
US20220199729A1 (en) Display device
US20220165806A1 (en) Display device
US20220310736A1 (en) Display apparatus
US20220181354A1 (en) Display panel
US20240065059A1 (en) Display panel and electronic device including same
CN217955864U (zh) 显示设备
US20230232676A1 (en) Display apparatus
US20240130184A1 (en) Display panel and electronic apparatus
CN218353027U (zh) 显示设备
US20220302421A1 (en) Display panel and electronic apparatus
US20240079389A1 (en) Display panel and electronic apparatus including the same
US20230389397A1 (en) Display apparatus and electronic apparatus including the same
KR20220088596A (ko) 표시 장치
KR20240036773A (ko) 표시 장치
KR20230112784A (ko) 디스플레이 장치 및 그 제조방법
CN118073360A (zh) 显示设备
CN117238921A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination