CN114051316B - 一种印刷电路板 - Google Patents

Abstract

本申请提供一种印刷电路板，包括：在印刷电路板的一个延伸方向上依次设置的射频区、第一供电区、处理器区、存储器区以及第二供电区，处理器区包括在该一个延伸方向上依次设置的射频出线区和处理器供电区。射频区与射频出线区连接，第一供电区与处理器供电区、存储器区以及第二供电区连接，存储器区与处理器供电区以及第二供电区连接，第二供电区与处理器供电区连接。这样，通过将射频区设置在靠近射频出线区的一侧，减少射频区和射频出线区之间的走线，从而减少走线层，并且第二供电区设置在靠近存储器区的位置，缩短存储器区和第二供电区之间的距离，减小仿真电源线的宽度，进一步减少走线层，降低制作成本。

Description

一种印刷电路板

技术领域

本申请涉及集成电路技术领域，尤其涉及一种印刷电路板。

背景技术

印刷电路板（Printed Circuit Board，PCB）又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气相互连接的载体，用于手表、计算机、通信电子设备等具有集成电路的电子元件中。

随着集成电路的迅速发展及广泛应用，电子设备的体积越来越小，电路布线密度和难度越来越大，对印刷电路板的要求不断提高。

现有的印刷电路板需要较多的走线以连接各个区域，从而占用较多的走线层，使得制作成本较高。

发明内容

本申请提供一种印刷电路板，用以减少走线层，降低制作成本。

第一方面，本申请提供一种印刷电路板，所述印刷电路板包括：

在所述印刷电路板的一个延伸方向上依次设置的射频区、第一供电区、处理器区、存储器区以及第二供电区，所述处理器区包括在所述一个延伸方向上依次设置的射频出线区和处理器供电区；

所述射频区与所述射频出线区连接，所述第一供电区与所述处理器供电区、所述存储器区以及所述第二供电区连接，所述存储器区与所述处理器供电区以及所述第二供电区连接，所述第二供电区与所述处理器供电区连接；

其中，所述射频区为整机射频模块所在区域，所述射频出线区为处理器的射频模块所在区域，所述处理器供电区为处理器的供电模块所在区域，所述第一供电区为整机供电模块所在区域，所述第二供电区为存储器的供电模块所在区域。

可选的，所述印刷电路板还包括：

连接所述射频区和所述射频出线区的第一金属线组，连接所述处理器供电区和所述第一供电区的第二金属线组，连接所述处理器供电区和所述存储器区的第三金属线组，连接所述存储器区和所述第二供电区的第四金属线组，连接所述存储器区和所述第一供电区的第五金属线组、连接所述第一供电区和所述第二供电区的第六金属线组以及连接所述处理器供电区和所述第二供电区的第七金属线组。

可选的，所述印刷电路板包括八层结构，所述八层结构包括两层器件层、两层铺地层、一层主地层、两层走线层以及一层电源层。

可选的，所述印刷电路板包括衬底，所述八层结构在远离衬底的方向依次包括：第一器件层、第一辅地层、第一走线层、主地层、第二走线层、第二辅地层、电源层以及第二器件层。

可选的，所述第二走线层和所述第一走线层均包括第一信号线，所述第二走线层中的第一信号线的数量大于所述第一走线层中的第一信号线的数量，所述第一信号线包括频率大于预设值的信号线以及时钟线。

可选的，所述第二金属线组包括电源线；

所述印刷电路板还包括：与部分所述电源线并联的电容。

可选的，所述电容位于至少一层所述器件层中。

可选的，所述第二走线层包括所述第一金属线组。

可选的，所述整机供电模块包括电源管理芯片，所述射频模块包括具有射频功能的芯片。

可选的， 所述印刷电路板用于移动设备中。

本申请提供的印刷电路板，包括：在印刷电路板的一个延伸方向上依次设置的射频区、第一供电区、处理器区、存储器区以及第二供电区，处理器区包括在该一个延伸方向上依次设置的射频出线区和处理器供电区。射频区与射频出线区连接，第一供电区与处理器供电区、存储器区以及第二供电区连接，存储器区与处理器供电区以及第二供电区连接，第二供电区与处理器供电区连接。射频区为整机射频模块所在区域，射频出线区为处理器的射频模块所在区域，处理器供电区为处理器的供电模块所在区域，第一供电区为整机供电模块所在区域，第二供电区为存储器的供电模块所在区域。这样，通过将射频区设置在靠近射频出线区的一侧，减少射频区和射频出线区之间的走线，从而减少走线层，并且第二供电区设置在靠近存储器区的位置，缩短存储器区和第二供电区之间的距离，减小仿真电源线的宽度，进一步减少走线层，降低制作成本。

附图说明

为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种印刷电路板的结构示意图；

图2为本申请一实施例提供的一种印刷电路板的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换。例如，在不脱离本文范围的情况下，第一供电区也可以被称为第二供电区，类似地，第二供电区也可以被称为第一供电区。

再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。

应当进一步理解，术语“包含”、“包括”表明存在所述的特征、步骤、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、步骤、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。

印刷电路板是电子元器件的支撑体，是电子元器件电气相互连接的载体，能够实现集成电路等各种电子元器件之间的布线和电气连接或电绝缘，提供所要求的电气特性。目前印刷电路板多为多层板，多层板能够增加布线的面积，例如可以使用一块或多块双面板作内层、二块单面板作外层，通过定位系统及绝缘粘接材料交替在一起且导电图形按照设计要求进行互连形成多层印刷电路板。

由于电子设备的体积越来越小，电路布线密度和难度越来越大，对印刷电路板的要求不断提高。但是，目前的印刷电路板需要较多的走线以连接各个区域，从而占用较多的走线层，使得制作成本较高。

图1示出了一种印刷电路板的布局图。参考图1所示，印刷电路板包括：处理器区100、第一供电区30、射频区40、存储器区50以及第二供电区60，处理器区100包括：处理器供电区10、射频出线区20。在图1中，第一供电区30以及第二供电区60位于处理器区100的左侧，且第二供电区60位于第一供电区30的右侧，存储器区50以及射频区40位于处理器区100的右侧，且射频区40位于存储器区50的右侧上方。处理器区100包括的处理器供电区10位于处理器区100的中心位置，射频出线区20位于处理器供电区10的左侧。

处理器供电区10为处理器供电模块所在区域，射频出线区20为处理器射频模块所在区域，第一供电区30为整机供电模块所在区域，射频区40为整机射频模块所在区域，存储器区50为存储器所在区域，第二供电区60为存储器供电模块所在区域。且整机供电模块用于为处理器供电模块、存储器以及存储器供电模块供电，因此第一供电区30需要与处理器供电区10以及第二供电区60以及存储器区50连接。整机射频模块用于将接收到的信号通过处理器射频模块发送至处理器，因而射频区40需要与射频出线区20连接。存储器用于存储信息，处理器用于利用存储器存储的信息进行相应操作，因而存储器区50与处理器区100连接。存储器供电模块用于为存储器以及处理器供电，其主要为存储器供电，也可以为处理器供电，因而第二供电区60与存储器区50以及处理器供电区10连接。

由于射频区40位于处理器区100的右侧，射频出线区20位于处理器区100的左部，因而连接射频区40和射频出线区20需要较多的射频线，而且这些射频线中包括大量高速和重要信号线，因而占用较多走线层。而且，由于第二供电区60与存储器区50之间的仿真电源线较多，若二者之间的距离较远，需要增加仿真电源线的宽度，以通过PDN（power deliverynetwork，电源分配网络）仿真，因而也会占用较多走线层。此外，第二供电区60和处理器供电区10以及存储器区50之间的走线会与第一供电区30和存储器区50之间的走线交叉，增加走线难度。

针对上述问题，本申请提出了一种印刷电路板，包括：在印刷电路板的一个延伸方向上依次设置的射频区、第一供电区、处理器区、存储器区以及第二供电区，处理器区包括在该一个延伸方向上依次设置的射频出线区和处理器供电区。射频区与射频出线区连接，第一供电区与处理器供电区、存储器区以及第二供电区连接，存储器区与处理器供电区以及第二供电区连接，第二供电区与处理器供电区连接。射频区为整机射频模块所在区域，射频出线区为处理器的射频模块所在区域，处理器供电区为处理器的供电模块所在区域，第一供电区为整机供电模块所在区域，第二供电区为存储器的供电模块所在区域。这样，通过将射频区设置在靠近射频出线区的一侧，减少射频区和射频出线区之间的走线，从而减少走线层，并且第二供电区设置在靠近存储器区的位置，缩短存储器区和第二供电区之间的距离，减小仿真电源线的宽度，进一步减少走线层，降低制作成本。

下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图2示出了本申请一实施例提供的一种印刷电路板的结构示意图。参考图2所示，本实施例的印刷电路板包括：

在印刷电路板的一个延伸方向上依次设置的射频区40、第一供电区30、处理器区100、存储器区50以及第二供电区60，处理器区100包括在该一个延伸方向上依次设置的射频出线区20和处理器供电区10；

射频区40与射频出线区20连接，第一供电区30与处理器供电区10、存储器区50以及第二供电区60连接，存储器区50与处理器供电区10以及第二供电区60连接，第二供电区60与处理器供电区10连接；

其中，射频区40为整机射频模块所在区域，射频出线区20为处理器的射频模块所在区域，处理器供电区10为处理器的供电模块所在区域，第一供电区30为整机供电模块所在区域，第二供电区60为存储器的供电模块所在区域。需要注意的是，印刷电路板包括多个层，各个区在多个层都有涉及分布，图2可以理解为印刷电路板中各个区的俯视图，从图2的视角来看，射频区40、第一供电区30、射频出线区20、处理器供电区10、存储器区50以及第二供电区60沿一个延伸方向分布。

在印刷电路板的一个延伸方向上依次设置射频区40、第一供电区30、处理器区100、存储器区50以及第二供电区60。参考图2所示，体现在图2中可以为在印刷电路板从左向右的方向上依次设置射频区40、第一供电区30、处理器区100、存储器区50以及第二供电区60。

处理器供电区10为处理器的供电模块所在区域，射频出线区20为处理器的射频模块所在区域，第一供电区30为整机供电模块所在区域，射频区40为整机射频模块所在区域，存储器区50为存储器所在区域，第二供电区60为存储器的供电模块所在区域。

通常，处理器区100和存储器区50所占印刷电路板的面积较大，射频区40、第一供电区30以及第二供电区60所占印刷电路板的面积较小。例如，处理器区100的面积大于存储器区50的面积，存储器区50的面积大于第一供电区30的面积，第一供电区30的面积大于射频区40的面积，射频区40的面积大于第二供电区60的面积。

由于处理器的供电模块用于为处理器供电。处理器的射频模块为处理器中具有射频功能的模块，用于接收整机射频模块发送的各种射频信号，整机射频模块可以包括一个或多个具有射频功能的芯片。整机供电模块用于为处理器的供电模块、存储器、存储器供电模块供电，整机供电模块例如可以包括一个电源管理芯片。存储器的供电模块用于为存储器以及处理器供电，其主要为存储器供电，也可以为处理器供电。因而，射频区40与射频出线区20连接，第一供电区30与处理器供电区10、存储器区50以及第二供电区60连接，存储器区50与处理器供电区10以及第二供电区60连接，第二供电区60与处理器供电区10连接。

存储器（memory）可以为随机存取存储器（Random Access Memory，RAM）、非易失性存储器（Non-Volatile Memory，NVM）等，例如包括至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。

处理器可以是中央处理单元（Central Processing Unit，CPU），还可以是其他通用处理器、数字信号处理器（Digital Signal Processor，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

本实施例中，印刷电路板包括：连接射频区40和射频出线区20的第一金属线组111，连接处理器供电区10和第一供电区30的第二金属线组112，连接处理器供电区10和存储器区50的第三金属线组113，连接存储器区50和第二供电区60的第四金属线组114，连接存储器区50和第一供电区30的第五金属线组115，连接第一供电区30和第二供电区60的第六金属线组116以及连接处理器供电区10和第二供电区60的第七金属线组117。第一金属线组111包括射频线，射频线包括速度大于预设值的信号线，以使得位于射频区40的整机射频模块将接收到的信号发送至位于射频出线区20的处理器射频模块。

作为一种实现方式，在一个延伸方向上，第一供电区30和射频区40不在同一水平线上，体现在图2中，第一供电区30位于射频区40的右下方，从而减少射频区40和射频出线区20之间的第一金属线组111中的金属线与处理器供电区10和第一供电区30之间的第二金属线组112中的金属线的交叉。

由于存储器区50和第二供电区60之间的仿真电源线较多，例如可以包括16条电源线，16条电源线分别为：1、VPEOC1 ；2、VPEOC2；3、VCORE；4、VGPU11；5、VGPU12；6、VPU；7、VMODEM；8、VPA；9、VS1；10、VS2；11、VMDLA；12、VDRAM1；13、VMODEM；14、VDMI_VDD2；15、DVDD_APU VVPU；16、VSRAM_GPU，若存储器区50和第二供电区60之间的距离较远，需要增加仿真电源线的宽度，否则无法通过PDN仿真，电源线宽度增加占用较多走线层，不利于走线且导致板层增加，即线越长，阻抗越大，线的宽度也越大。本实施例提供的印刷电路板，由于存储器区50和第二供电区60之间的距离缩短，因而可以减小存储器区50和第二供电区60之间的第四金属线组114中的金属线的宽度，以减少走线层。此外，申请人发现图1中所示的印刷电路板由于射频区40和射频出线区20之间需要较多的射频线，占用较多的走线层，且由于第二供电区60与存储器区50之间的距离较远，需要较宽的电源仿真线，又占用较多的走线层，从而使得图1中所示的印刷电路板至少设计为10层结构。

本申请提出的印刷电路板，由于射频区设置在靠近射频出线区的一侧，减少射频区和射频出线区之间的走线，并且第二供电区设置在靠近存储器区的位置，缩短存储器区和第二供电区之间的距离，减小仿真电源线的宽度，减少存储器区和第二供电区之间的走线，从而减小走线层。因此，本申请提出的印刷电路板可以设计为八层结构，即调整各个区域的位置减小走线层的数量，进而减小印刷电路板的层数。

本实施例中，印刷电路板为8层结构的电路板，包括：两层器件层、两层辅地层、一层主地层、两层走线层以及一层电源层。本实施例提供的印刷电路板由于射频区和射频出线区之间的走线减小，存储器区和第二供电区之间的走线减少，从而相比于图1所示的印刷电路板能够减少两层走线层，进而使得制作成本大幅度减少。

作为一种实现方式，印刷电路板包括衬底，8层结构在远离衬底的方向上依次包括：第一器件层、第一辅地层、第一走线层、主地层、第二走线层、第二辅地层、电源层以及第二器件层。第一器件层和第二器件层可以用于设置器件，器件例如可以为存储器件，存储器件可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（SRAM），电可擦除可编程只读存储器（EEPROM），可擦除可编程只读存储器（EPROM），可编程只读存储器（PROM），只读存储器（ROM），磁存储器，快闪存储器，磁盘或光盘。第二走线层可以用于设置重要信号线，例如射频线，第一走线层可以用于设置普通信号线或部分重要信号线。主地层可以用于设置接地线，主地层中不会设置信号线。第一辅地层和第二辅地层用于辅助走线层，其中可以设置部分短线。电源层可以用于设置PDN仿真电源。

作为一种实现方式，第二走线层和第一走线层均包括第一信号线，第二走线层中的第一信号线的数量大于第一走线层中的第一信号线的数量，第一信号线包括频率大于预设值的信号线以及时钟线。例如，可以将第一信号线如高速信号线，时钟线主要设置于第二走线层中，并且保证第二走线层两侧的结构层为地层，使得重要信号线能够立体包地，立体包地即上下左右均包地。而且由于第二走线层难以容纳所有重要信号线，因而在第一走线层中设置少量剩余第一信号线，相应地，第一走线层中的第一信号线也需要进行立体包地。第一信号线可以理解为重要信号线，即频率大于预设值的信号线以及时钟线，预设值例如可以为几或几十MHz。

由于本实施例的印刷电路板层数减少，电源层和地层宽度相对减小，在第二金属线组112中的部分电源线上并联电容，拉低谐振频率点的PDN阻抗，从而拉动整个阻抗曲线降低。电容可以尽量靠近处理器区，例如可以放置于芯片电源管脚（pin）的正下方，缩短电源线与芯片电源管脚之间的连线。具体的，可在VPEOC1，VCORE，VSRAM_GPU这三路电源线上分别并联两颗10UF的0402电容，电容布置在至少一层器件层中，即第一器件层和/或第二器件层中。地层中的通孔靠近电源层中的通孔，地层中的通孔和电源层中的通孔均用于连接走线，增加地层中的通孔的数量可以有效降低通孔的电感性效应，地层包括主地层、第一辅地层和第二辅地层。第二走线层中的电源线可以靠近主地层的走线，电源线可以为垂直走线，减少平行走线，以减小走线所占面积。

本实施例提供的印刷电路板可以用于移动设备中，通常对于同一平台内的芯片，手机或平板等均可以使用该印刷电路板，平台例如可以为MT8185平台。

以上对本申请实施例提供的印刷电路板进行了详细的描述，包括：在印刷电路板的一个延伸方向上依次设置的射频区、第一供电区、处理器区、存储器区以及第二供电区，处理器区包括在该一个延伸方向上依次设置的射频出线区和处理器供电区。射频区与射频出线区连接，第一供电区与处理器供电区、存储器区以及第二供电区连接，存储器区与处理器供电区以及第二供电区连接，第二供电区与处理器供电区连接。射频区为整机射频模块所在区域，射频出线区为处理器的射频模块所在区域，处理器供电区为处理器的供电模块所在区域，第一供电区为整机供电模块所在区域，第二供电区为存储器的供电模块所在区域。这样，通过将射频区设置在靠近射频出线区的一侧，减少射频区和射频出线区之间的走线，从而减少走线层，并且第二供电区设置在靠近存储器区的位置，缩短存储器区和第二供电区之间的距离，减小仿真电源线的宽度，进一步减少走线层，降低制作成本。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开本申请的其它实施方案。本发明本申请旨在涵盖本公开本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开本申请的一般性原理并包括本公开本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开本申请的真正范围和精神由所附权利要求书指出。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制。尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种印刷电路板，其特征在于，所述印刷电路板包括：

在所述印刷电路板的一个延伸方向上依次设置的射频区、第一供电区、处理器区、存储器区以及第二供电区，所述处理器区包括在所述一个延伸方向上依次设置的射频出线区和处理器供电区；

所述射频区与所述射频出线区连接，所述第一供电区与所述处理器供电区、所述存储器区以及所述第二供电区连接，所述存储器区与所述处理器供电区以及所述第二供电区连接，所述第二供电区与所述处理器供电区连接；

其中，所述射频区为整机射频模块所在区域，所述射频出线区为处理器的射频模块所在区域，所述处理器供电区为处理器的供电模块所在区域，所述第一供电区为整机供电模块所在区域，所述第二供电区为存储器的供电模块所在区域。

2.根据权利要求1所述的印刷电路板，其特征在于，所述印刷电路板还包括：

连接所述射频区和所述射频出线区的第一金属线组，连接所述处理器供电区和所述第一供电区的第二金属线组，连接所述处理器供电区和所述存储器区的第三金属线组，连接所述存储器区和所述第二供电区的第四金属线组，连接所述存储器区和所述第一供电区的第五金属线组、连接所述第一供电区和所述第二供电区的第六金属线组以及连接所述处理器供电区和所述第二供电区的第七金属线组。

3.根据权利要求2所述的印刷电路板，其特征在于，所述印刷电路板包括八层结构，所述八层结构包括两层器件层、两层辅地层、一层主地层、两层走线层以及一层电源层。

4.根据权利要求3所述的印刷电路板，其特征在于，所述印刷电路板包括衬底，所述八层结构在远离衬底的方向依次包括：第一器件层、第一辅地层、第一走线层、主地层、第二走线层、第二辅地层、电源层以及第二器件层。

5.根据权利要求4所述的印刷电路板，其特征在于，所述第二走线层和所述第一走线层均包括第一信号线，所述第二走线层中的第一信号线的数量大于所述第一走线层中的第一信号线的数量，所述第一信号线包括频率大于预设值的信号线以及时钟线。

6.根据权利要求3所述的印刷电路板，其特征在于，所述第二金属线组包括电源线；

所述印刷电路板还包括：与部分所述电源线并联的电容。

7.根据权利要求6所述的印刷电路板，其特征在于，所述电容位于至少一层所述器件层中。

8.根据权利要求4所述的印刷电路板，其特征在于，所述第二走线层包括所述第一金属线组。

9.根据权利要求1-8中任意一项所述的印刷电路板，其特征在于，所述整机供电模块包括电源管理芯片，所述整机射频模块包括具有射频功能的芯片。

10.根据权利要求 1-8中任意一项所述的印刷电路板，其特征在于， 所述印刷电路板用于移动设备中。

Images