CN108566724B - Ddr存储器的布线板、印刷电路板及电子装置 - Google Patents

Ddr存储器的布线板、印刷电路板及电子装置 Download PDF

Info

Publication number
CN108566724B
CN108566724B CN201810619629.2A CN201810619629A CN108566724B CN 108566724 B CN108566724 B CN 108566724B CN 201810619629 A CN201810619629 A CN 201810619629A CN 108566724 B CN108566724 B CN 108566724B
Authority
CN
China
Prior art keywords
ddr memory
wiring
wiring layer
ddr
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810619629.2A
Other languages
English (en)
Other versions
CN108566724A (zh
Inventor
尹秋峰
孙顺清
梁伦鹏
甘国庆
叶佳星
邱成进
邓海东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingchen Semiconductor Shenzhen Co ltd
Original Assignee
Jingchen Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingchen Semiconductor Shenzhen Co ltd filed Critical Jingchen Semiconductor Shenzhen Co ltd
Priority to CN201810619629.2A priority Critical patent/CN108566724B/zh
Publication of CN108566724A publication Critical patent/CN108566724A/zh
Application granted granted Critical
Publication of CN108566724B publication Critical patent/CN108566724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Abstract

本发明公开了DDR存储器的布线板、印刷电路板及电子装置，涉及印刷电路板领域。DDR存储器的布线板包括：第一布线层，用于设置DDR存储器的数据线和信号线；第二布线层，用于设置参考地平面；第三布线层，包括电源区域和布线区域，所述电源区域用于设置DDR存储器的电源线，所述布线区域用于在第一方向采用地线包裹的形式设置DDR存储器的所述信号线；第四布线层，用于在第二方向设置DDR存储器的数据线和所述信号线。本发明所述的DDR存储器的布线板可搭载多个DDR存储器，具有面积小、层数少的优点。

Description

DDR存储器的布线板、印刷电路板及电子装置
技术领域
本发明涉及印刷电路板领域，尤其涉及DDR存储器的布线板、印刷电路板及电子装置。
背景技术
随着电子信息技术的不断发展，双倍速率同步动态随机存储器(Double DataRate，简称DDR)已成为现在的主流内存规范。由于许多产品设计需求的DDR容量越来越大，单颗和两颗DDR的设计方案已不能满足产品的高端需求，为了保持产品的竞争力，不增加产品的生产和开发成本，设计四颗DDR的低成本应用方案，已成为许多产品应用领域的研究重点。
通常四颗DDR存储器的PCB(Printed CircuitBoard，印制电路板)设计，要实现信号的完整性，数据线布线需要分配2个信号层，地址线和控制线布线需要分配2个以上的信号层，地址线和控制线的布线与控制器CPU可以采用Flyby(菊花链)方式或T型的拓扑结构实现。若地址线和控制线采用Flyby方式，器件布局上只能单面摆放四颗DDR存储器，PCB板层至少需要4层，如图1(a-b)所示，地址信号和控制信号走线层通常只能分配两层，其余两层作为信号回流参考的地平面和电源平面；若地址线和控制线采用T型方式(远端分支)可缩小PCB板布局空间，四颗DDR存储器需要进行正反面对贴摆于PCB板上，PCB板层至少需要6层(地址线和控制线的布线需要占据三个信号层走线，同时需要相应的信号回流参考平面层)，如图2(a-b)所示。
发明内容
针对现有的支持多颗DDR存储器的布线板存在占用面积大、层数多的问题，现提供一种旨在实现占用面积小、层数少的DDR存储器的布线板、印刷电路板及电子装置。
一种DDR存储器的布线板，包括：
第一布线层，用于设置DDR存储器的数据线和信号线；
第二布线层，用于设置参考地平面；
第三布线层，包括电源区域和布线区域，所述电源区域用于设置DDR存储器的电源线，所述布线区域用于在第一方向采用地线包裹的形式设置DDR存储器的所述信号线；
第四布线层，用于在第二方向设置DDR存储器的数据线和所述信号线；
其中，所述第一布线层、第二布线层、第三布线层、第四布线层按照从上至下的顺序依次层叠设置。
优选的，所述第二方向与所述第一方向垂直。
优选的，位于所述第三布线层的所述信号线的换层处设置有与所述第二布线层连接的地过孔。
优选的，还包括：跨接电容，设置于所述信号线的回流路径上。
优选的，还包括，滤波电容，连接于所述DDR存储器的电源引脚与电源线之间。
优选的，所述DDR存储器的布线板至多设置4个DDR存储器。
优选的，当DDR存储器的布线板设置有4个存储器时，DDR存储器的布线板的正面设置两个DDR存储器，所述DDR存储器的反面设置两个DDR存储器。
优选的，所述信号线包括地址线和控制线。
本发明还提供了一种印刷电路板，所述印刷电路板包括上述的DDR存储器的布线板。
本发明还提供了一种电子装置，包括存储设备、控制器及印刷电路板，所述印刷电路板用于搭载所述存储设备以及控制器，所述印刷电路板包括上述的DDR存储器的布线板。
上述技术方案的有益效果：
本技术方案中，数据线设置在第一布线层和第四布线层保证了数据信号的完整性；第二布线层作为参考地平面，信号线设置于第二布线层和第三布线层，设置在第三布线层的信号线采用地线包裹的形式，增强其耦合程度，从而保证了信号阻抗的稳定连续，该DDR存储器的布线板可搭载多个DDR存储器，具有面积小、层数少的优点。
附图说明
图1a为现有Flyby方式的DDR存储器的布线板的分层示意图；
图1b为现有Flyby方式的DDR存储器的分布示意图；
图2a为现有T型方式的DDR存储器的布线板的分层示意图；
图2b为现有T型方式的DDR存储器的分布示意图；
图3a为四颗DDR存储器的PCB板的分层示意图；
图3b为采用Flyby方式的DDR存储器的分布示意图；
图3c为采用T型方式的DDR存储器的分布示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
基于四层板正反面对贴四颗DDR存储器的PCB设计，布线设计上也同样需要三个信号走线层，PCB叠层采用第一布线层、第二布线层、第三布线层和第四布线层的方式，第一布线层和第四布线层作为主要的信号走线层，第三布线层作为混合平面层，DDR存储器主电源和部分信号线在此层面处理，第二布线层作为完整的地平面，作为信号的参考和回流的主平面，这样在4层板的情况下就可以为DDR布线提供3个有效的信号走线层，这种方式可支持DDR存储器地址线和控制线采用flyby拓扑结构或T拓扑结构，如下图3(a-c)所示。
DDR存储器的信号线布线分配在第一布线层，第三布线层和第四布线层三个信号层，数据线的布线分配在第一布线层和第四布线层两个信号层，由于第一布线层的布线以第二布线层作为参考平面，第二布线层是完整的地平面，DDR存储器的走线有完整的参考回流平面，无其它信号完整性问题，但PCB的第三布线层和第四布线层是邻层，无其他平面层间隔，第四布线层的走线与第三布线层的走线有局部重叠，在DDR存储器的地址线和控制线走线区域有局部交叉重叠的情况，这样不能形成完整的参考回流平面，此区域内的信号回流路径会中断，造成信号反射失真，影响信号的完整性。
基于信号回流路径会中断，造成信号反射失真的问题，现本发明提供一种可避免信号失真，提高信号完整性的DDR存储器的布线板。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
一种DDR存储器的布线板，包括：
第一布线层，用于设置DDR存储器的数据线和信号线；
第二布线层，用于设置参考地平面；
第三布线层，包括电源区域和布线区域，电源区域用于设置DDR存储器的电源线，布线区域用于在第一方向采用地线包裹的形式设置DDR存储器的信号线；
第四布线层，用于在第二方向设置DDR存储器的数据线和信号线；
其中，第一布线层、第二布线层、第三布线层、第四布线层按照从上至下的顺序依次层叠设置。
进一步地，信号线包括地址线和控制线。
在本实施例中，数据线设置在第一布线层和第四布线层保证了数据信号的完整性；第二布线层作为参考地平面，信号线设置于第二布线层和第三布线层，设置在第三布线层的信号线采用地线包裹的形式，增强其耦合程度，从而保证了信号阻抗的稳定连续。该DDR存储器的布线板可搭载多个DDR存储器，具有面积小、层数少的优点，降低了生产成本，缩小了布线板的占用空间。
参考回流路径使用共面地作为等效参考平面，为了降低对布线板的面积占用，第三布线层的信号走线采用类差分方式，类差分走线两旁用地线包裹(实际应用时，包地线可视实际PCB的走线空间适当调节粗细)，信号走线与包地线的间距足够靠近，且与包地线的间距严格保持一致，增加其耦合的强度，保持信号阻抗的稳定连续，这样信号线两旁的地线就为其提供了一个相对完整参考回流路径。
在优选的实施例中，第二方向与第一方向垂直。
进一步对，第一方向可采用横向方向；第二方向采用纵向方向。第二布线层与第三布线层采用两种不同方向的布线方式，降低了信号干扰，可有效的防止回流路径中断。
在优选的实施例中，位于第三布线层的信号线的换层处设置有与第二布线层连接的地过孔。
在本实施例中，通过地过孔可为相应的信号走线构建连续和相对完整的低阻抗回流路径。在信号线换层处增加地过孔连接到此信号所在层的共面参考地。
在优选的实施例中，还包括：跨接电容，设置于信号线的回流路径上。其中跨接电容对交流信号是短路，相对于信号回流路径是短路，连接地与电源起到改善回流路径的作用。
在本实施例中，可在信号回流路径跨平面处适当放置平面间的跨接电容，主要作用在于保证信号参考回流的连续性，同时缩短信号回流的路径，降低信号的反射强度。
在优选的实施例中，还可包括：滤波电容，连接于DDR存储器的电源引脚与电源线之间。
在本实施例中，DDR存储器在第三布线层的地址线和控制线走线占用了部分DDR存储器电源平面的连接区域，DDR局部电源无法通过电源平面连接，可通过第一布线层和第四布线层两层组合连接，从外侧平面引入电源走线，连接到相应DDR存储器的电源引脚，电源走线上适当添加滤波电容，完成整个DDR存储器的电源网络连接，同时也满足DDR存储器电源的供给需要，不影响DDR存储器的正常工作。
在优选的实施例中，DDR存储器的布线板至多设置4个DDR存储器。
进一步地，当DDR存储器的布线板设置有4个存储器时，DDR存储器的布线板的正面设置两个DDR存储器，DDR存储器的反面设置两个DDR存储器。
在本实施例中，DDR存储器的布线板具有成本低、体积空间小，可支持多个DDR存储器的优点；同时DDR存储器的布线板结构还降低了PCB板的生成难度，缩短了PCB板的生成周期，以及整个产品的开发周期。
相比DDR存储器的地址信号和控制信号，数据信号的速率更高，其信号完整性要求更为严格。考虑到数据信号的性能要求，将数据线设置在第一布线层和第四布线层两个信号层就可以走通，并且第四布线层的数据走线可以避开第三布线层的地址线和控制线，数据线部分的布线仍然具有完整的参考平面，不会产生额外信号完整性问题，满足DDR的设计要求。
本发明还提供了一种印刷电路板，印刷电路板包括如上述的DDR存储器的布线板。
本发明还提供了一种电子装置，包括存储设备、控制器及印刷电路板，印刷电路板用于搭载存储设备以及控制器(即CPU)，印刷电路板包括上述的DDR存储器的布线板。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (6)

1.一种DDR存储器的布线板，其特征在于，所述DDR存储器的布线板设置4个DDR存储器，所述布线板的正面设置两个DDR存储器，所述布线板的反面设置两个DDR存储器；
所述布线板包括：
第一布线层，用于设置DDR存储器的数据线和信号线；
第二布线层，用于设置参考地平面；
第三布线层，包括电源区域和布线区域，所述电源区域用于设置DDR存储器的电源线，所述布线区域用于在第一方向采用地线包裹的形式设置DDR存储器的信号线；
所述第三布线层的信号线采用类差分方式，类差分走线两旁用所述地线包裹，所述第三布线层的信号线与所述地线的间距严格保持一致；
第四布线层，用于在第二方向设置DDR存储器的数据线和信号线；
其中，所述第一布线层、第二布线层、第三布线层、第四布线层按照从上至下的顺序依次层叠设置；
一跨接电容，设置于所述信号线的回流路径上；
一滤波电容，连接于所述DDR存储器的电源引脚与电源线之间。
2.根据权利要求1所述的DDR存储器的布线板，其特征在于，所述第二方向与所述第一方向垂直。
3.根据权利要求1所述的DDR存储器的布线板，其特征在于，位于所述第三布线层的所述信号线的换层处设置有与所述第二布线层连接的地过孔。
4.根据权利要求1所述的DDR存储器的布线板，其特征在于，所述信号线包括地址线和控制线。
5.一种印刷电路板，其特征在于，所述印刷电路板包括如权利要求1-4中任意一项所述的DDR存储器的布线板。
6.一种电子装置，包括存储设备、控制器及印刷电路板，所述印刷电路板用于搭载所述存储设备以及控制器，其特征在于，所述印刷电路板包括如权利要求1-4中任意一项所述的DDR存储器的布线板。
CN201810619629.2A 2018-06-13 2018-06-13 Ddr存储器的布线板、印刷电路板及电子装置 Active CN108566724B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810619629.2A CN108566724B (zh) 2018-06-13 2018-06-13 Ddr存储器的布线板、印刷电路板及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810619629.2A CN108566724B (zh) 2018-06-13 2018-06-13 Ddr存储器的布线板、印刷电路板及电子装置

Publications (2)

Publication Number Publication Date
CN108566724A CN108566724A (zh) 2018-09-21
CN108566724B true CN108566724B (zh) 2020-12-04

Family

ID=63554001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810619629.2A Active CN108566724B (zh) 2018-06-13 2018-06-13 Ddr存储器的布线板、印刷电路板及电子装置

Country Status (1)

Country Link
CN (1) CN108566724B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906830B (zh) * 2019-06-11 2024-04-12 华为技术有限公司 电路板及电子设备
CN111929495B (zh) * 2020-09-17 2021-01-26 天津飞腾信息技术有限公司 一种内存功耗测试装置、系统及其应用方法
CN117391037A (zh) * 2022-06-29 2024-01-12 北京有竹居网络技术有限公司 存储装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949953A (zh) * 2006-11-01 2007-04-18 华为技术有限公司 一种印刷电路板的布线方法及印刷电路板
CN101976543B (zh) * 2009-12-31 2013-03-20 四川虹欧显示器件有限公司 驱动控制电路模组及其等离子显示屏
CN103167719B (zh) * 2011-12-19 2016-07-06 联想(北京)有限公司 印刷电路板的布线方法、印刷电路板和电子设备
CN203399401U (zh) * 2013-08-29 2014-01-15 上海市共进通信技术有限公司 实现信号穿层时降低电磁干扰的印刷电路板结构
CN105578740B (zh) * 2016-02-25 2018-09-04 广东欧珀移动通信有限公司 单面软硬结合板及移动终端
CN107592728B (zh) * 2017-09-26 2019-03-12 郑州云海信息技术有限公司 一种pcb布局布线的方法和结构
CN107845393B (zh) * 2017-10-17 2020-07-28 Oppo广东移动通信有限公司 Ddr信号布线板、印刷电路板以及电子装置

Also Published As

Publication number Publication date
CN108566724A (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
US8866023B2 (en) Method and system for reducing trace length and capacitance in a large memory footprint
CN108566724B (zh) Ddr存储器的布线板、印刷电路板及电子装置
US7113418B2 (en) Memory systems and methods
ES2374325T3 (es) Tarjeta de circuito impreso, su método de fabricación y la tarjeta madre de producto terminal.
JP5473317B2 (ja) メモリモジュールおよびそのレイアウト方法
JP4723178B2 (ja) メモリシステム及びメモリモジュール
US10342132B2 (en) Memory device with insertable portion
JP2003108512A (ja) データバス配線方法、メモリシステム及びメモリモジュール基板
CN108153704B (zh) 一种存储装置
CN101102641A (zh) 印刷电路板
JP2001102755A (ja) 多層配線基板
CN107845393B (zh) Ddr信号布线板、印刷电路板以及电子装置
JP2007129197A (ja) 共通結合領域を持つ埋め込みキャパシタデバイス
US20140312488A1 (en) Method of manufacturing wiring board unit, method of manufacturing insertion base, wiring board unit, and insertion base
US10716210B2 (en) Printed circuit board including through-hole vias
CN109997187B (zh) 串扰消除传送桥
JP2007073956A (ja) 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用する電子装置
CN114051316B (zh) 一种印刷电路板
JP2011108123A (ja) 終端基板、メモリシステム及びその反射波抑制方法
CN101128086B (zh) 印刷电路板
CN219919278U (zh) Ddr存储器的布线板、印刷电路板及电子装置
US10470308B1 (en) Printed circuit board assembly and electronic device using the same
CN103313507B (zh) 印刷电路板和芯片系统
US8080739B2 (en) Signal connecting component
CN105376962A (zh) 电路板结构的改良方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant