CN108153704B - 一种存储装置 - Google Patents

一种存储装置 Download PDF

Info

Publication number
CN108153704B
CN108153704B CN201711273958.8A CN201711273958A CN108153704B CN 108153704 B CN108153704 B CN 108153704B CN 201711273958 A CN201711273958 A CN 201711273958A CN 108153704 B CN108153704 B CN 108153704B
Authority
CN
China
Prior art keywords
storage chip
storage
pcb
pin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711273958.8A
Other languages
English (en)
Other versions
CN108153704A (zh
Inventor
亨利克·赫夫莫勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anxinshi Co Ltd
Original Assignee
Anxinshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anxinshi Co Ltd filed Critical Anxinshi Co Ltd
Publication of CN108153704A publication Critical patent/CN108153704A/zh
Application granted granted Critical
Publication of CN108153704B publication Critical patent/CN108153704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Semiconductor Memories (AREA)
  • Memory System (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种存储装置和排布存储芯片的方法。所述存储装置包括位于所述PCB上的至少两个存储芯片(M1，M2)，其中第一存储芯片(M1)位于所述PCB的第一表面上；第二存储芯片(M2)位于所述PCB的第二表面上；并且其中每个存储芯片(M1，M2)中心轴对称，使得每个存储芯片被所述中心轴分割的第一半部分和第二半部分的接脚按照其功能彼此镜像对称；且所述第二存储芯片(M2)的位置与所述第一存储芯片(M1)背靠背，使得在所述第一存储芯片(M1)和第二存储芯片(M2)上具有相同功能的各接脚的位置彼此相对，且通过通孔连接到位于该PCB的上述第一和第二表面之间的相应信号迹线。

Description

一种存储装置
技术领域
本发明实施例涉及一种存储装置，具体涉及一种用在印刷电路板PCB上存储装置，以及一种电子装置包括所述存储装置。
背景技术
在设计PCB时，一个问题是如何布线所有的连接线，尤其是当将中央处理器(CPU)连接到存储芯片时，会出现该问题。存储芯片通常是对称的并且具有多个接脚。存储芯片的每个接脚都必须连接到CPU。由于时序要求，分组或成对的连接线必须具有相同的长度，这通常通过使用T型分支拓扑来实现。图1显示了使用对称和非对称T型分支拓扑的PCB布局示例。T型分支拓扑的一个缺点是额外的短截线和短截线长度，会增加了命令和地址线的长度以及数据和选通总线长度。这将抑制信号的有效传输速度。更具体地说，随着地址线和数据总线的延长，传输线效应增加，这限制了有效信号速度。此外，当使用越来越多的存储芯片，并且在每个存储芯片上具有多个接脚时，将所有连接线容纳在PCB的有限区域中是一个挑战。
US5260892公开了一种方法，可以在不显著增加信号迹线长度的情况下使随机存取存储(RAM)芯片的密度加倍。如图2所示，RAM芯片65安装在双面电路板66上，双面电路板的另一侧安装有镜像RAM芯片67。除了RAM芯片的引线是镜像RAM芯片的引线的镜像之外，RAM芯片65与镜像RAM芯片67相同。也就是说，在该示例中，从芯片的顶部看，RAM芯片65的前左接脚68具有与镜像RAM芯片67的前右接脚69相同的电子功能。RAM芯片65跟于其镜像RAM芯片67以这样的方式彼此相对地安装在电路板66上，使得RAM芯片65的左前接脚68通过电路板66上的通孔70与其镜像RAM芯片67的右前接脚69电连接，该通孔70还电连接到接通两个接脚的信号迹线71。类似地，RAM芯片65的左前部的第二接脚72对应于镜像RAM芯片67的右前部的第二接脚73等。
然而，迹线71位于PCB的一侧，因此RAM芯片65和RAM芯片67的总连接迹线的长度不同，即差别于通孔的长度。对于厚度例如为1.6mm的PCB，这是显著差异。这样的厚度可能相当于8-9皮秒的时间差，而这需要跟与许多规格中所要求的约3皮秒的精度进行比较。此外，两个RAM芯片仍然是两个单独的芯片。此外，目前市场上仍然没有这样的镜像存储芯片，以至于它们可以直接成对地使用放置于PCB的各一侧。
US2005097249公开了一种安装在电路板的正面和背面表面上的两个存储器装置。存储器装置安装在电路板上，使得来自一个存储器装置的至少一些接脚与另一个存储器装置的至少一些接脚对准，以提供对齐的接脚对。通孔设置在电路板中在对齐的接脚对之间延伸，并连接各个接脚。
US2014301125公开了一种包括多个半导体存储器件和电路板的存储器模块。电路板电连接到多个半导体存储器件，并且信号线设置在电路板的最外层中。信号线的电参考由电路板的不与最外层相邻的层而提供。相应地，信号线的阻抗可以增加，并且可以改善通过信号线传输的信号整体性。
发明内容
鉴于上述，本申请实施例的目的是提供一种改进的方法和装置,以及用于排布和连接PCB上的存储芯片。
本发明申请是通过一种存储装置实现的。该存储装置包括印刷电路板PCB和位于所述PCB上的至少两个存储芯片，其中第一存储芯片位于所述PCB的第一表面上，第二存储芯片位于所述PCB的第二表面上；并且其中每个存储芯片是以中心轴对称，使得每个存储芯片被所述中心轴分割的第一半部分和第二半部分上的接脚按照其功能彼此镜像对称。且所述第二存储芯片的位置与所述第一存储芯片背靠背，使得在所述第一存储芯片和第二存储芯片上具有相同功能的各接脚的位置彼此相对。且所述第一和第二存储芯片上的具有地址，命令和时钟中的任一个功能的各接脚，通过各镀层PTH通孔跟位于所述PCB中心层上的各信号迹线连接。
本申请还提供一种用于排布PCB上的存储芯片的方法，其中，各存储芯片是相对中心轴线对称，使得每个存储芯片被所述中心轴线分割的第一半部分和第二半部分上的接脚按照其功能彼此镜像对称。所述方法包括：将第一存储芯片排布在所述PCB的第一表面上，将第二存储芯片排布在所述PCB的第二表面上，与所述第一存储芯片背靠背，使得在所述第一存储芯片和第二存储芯片上具有相同功能的各接脚的位置彼此相对。且通过各镀层PTH通孔将所述第一和第二存储芯片上的具有地址，命令和时钟中的任一个功能的各接脚跟位于所述PCB中心层上的各信号迹线连接。
进一步地，两个存储芯片被背对背地排布在所述PCB所述相对的表面上。所述第二存储芯片被调整方向，使得所述第一存储芯片和所述第二存储芯片上具有相同功能的各接脚，例如命令接脚，地址接脚，数据接脚，时钟接脚，电源接脚，接地接脚等，彼此相对地排布。因此所述第一和第二存储芯片上具有相同功能的每对接脚可以通过单个通孔连接在一起，然后连接到所述PCB的所述两个相对的表面之间的各个信号迹线，例如命令线，地址线，数据总线，时钟总线，电源平面，接地平面等。这种排布基于的想法是，使用两个物理存储封装构建出一个虚拟存储封装。因此，存储器的排布不再受物理封装的限制。所述两个物理存储芯片的各自一半可以一起形成一个存储单元。以这种方式，所述第二存储芯片可以看作与所述第一存储芯片镜像对称。由于对称性并且背对背地放置在PCB的两个表面上，用于将两个存储芯片连接到CPU的T型分支被缩减为通孔。因此，连接线的布局占用较少的空间，拓扑结构不太复杂，有效地避免了T型分支。此外，两个存储芯片的信号迹线的总长度没有差别。
通过本发明中的这种解决方案，由于拓扑结构不再复杂，使得信号整体性更好，对PCB面积的要求更小，制造成本较低。
本申请还提供一种电子设备实现，该电子设备包括采用本申请实施例的存储装置。
附图说明
图1是根据现有技术的T型分支拓扑的示意性布局图；
图2是根据现有技术的具有两个存储芯片的PCB侧切示意图；
图3是具有接脚功能的存储芯片示例示意性俯视图；
图4是根据本申请实施例的存储装置透视示意图；
图5是根据本申请实施例PCB的连接层分布的示例性的侧切示意图，用于将存储装置连接到CPU；图6是包含根据本申请实施例存储装置的电子设备框图；
图7是在PCB上排布存储芯片的方法流程图。
具体实施方式
图3是一种存储芯片300的示意性俯视图，存储芯片300包含具有多个接脚。不同的接脚用不同的形状或符号示出，以标识其功能。例如，与地平面相连的具有接地功能GND的接脚，用实心圆点符号表示；与电源平面相连的具有供电功能VCC的接脚，用圆圈符号表示；与数据总线连接的具有数据功能DATA的接脚，用方形符号表示；与时钟总线连接的具有时钟功能CLK的接脚，用倒三角形符号表示；与命令/地址线连接的具有命令和地址功能CMD/ADDR的接脚，用三角形符号表示。存储芯片300可以是任何对称的存储芯片，例如，低功率双倍数据速率(LPDDR)4内存芯片。存储芯片300以中心轴线，例如，如图3所示的X轴或Y轴对称。这意味着存储芯片300可以沿着垂直轴线Y或水平轴线X被虚拟地分割为第一半部分和第二半部分。该第一半部分和第二半部分上的接脚按其功能彼此镜像对称。在图3所示的示例中，沿着X轴分割的第一半部分和第二半部分上的接脚以其功能彼此镜像对称。此外，从芯片300的顶部看，左上方的接脚被示为接脚1，左下方的接脚被示为接脚14。
图4示出了包括本实施例的存储芯片的一种存储装置400。如图4所示，存储装置400包括排布在PCB上的至少两个存储芯片M1，M2。第一存储芯片M1排布在PCB的第一表面上，第二存储芯片M2排布在PCB的第二表面上。第二存储芯片M2与第一存储芯片M1背对背放置，且方向被调整，使得在第一存储芯片M1和第二存储芯片M2上具有相同功能的各个接脚的位置彼此相对。例如，如图3所示的所述第一个存储芯片M1上的命令接脚CMD，地址接脚ADDR，数据接脚DATA，时钟接脚CLK，电源接脚VCC，接地接脚GND等，与所述第二存储芯片M2上的命令接脚CMD，地址接脚ADDR，数据接脚DATA，时钟接脚CLK，电源接脚VCC，接地接脚GND等位置彼此相对。由于在所述第一和第二存储芯片上具有相同功能的接脚位置彼此相对，所以每对接脚可以通过通孔连接在一起，然后连接到位于所述PCB的所述第一和第二表面之间的相应的信号迹线，诸如命令线，地址线，数据总线，时钟总线，电源平面，接地平面等。
类似于图3所示的实施例，图4示出了上述第二存储芯片M2围绕其中心点旋转180°的实施例，使得所述第一存储芯片M1的第一半部分与所述第二存储芯片M2的第一半部分的位置相对，第一存储芯片M1的第二半部分与第二存储芯片M2的第二半部分的位置相对。这里，每个存储芯片M1，M2的第一半部分和第二半部分是指被沿着上述Y轴分割的两个半部分。本领域技术人员可以理解，取决于存储芯片的结构，以上同样适用于沿着所述X轴分割的两个半部分。换句话说，例如，从芯片M1，M2的顶部看，以图3为例，M1的左上方的接脚Pin1将与M2的左下方的接脚Pin14位置相对，且M2的左上方的接脚Pin1将与M1的左下方接脚Pin14的位置相对。尽管这两个接脚位于该存储芯片的不同位置，但是它们具有相同的电功能，例如，都是接地接脚。
因此，本申请的实施例所基于的想法是，使用两个物理存储封装构建出一个虚拟存储封装。这通过将存储芯片看作具有两个半部分的对称存储芯片来实现，且将两个这样的存储芯片在PCB每一侧各放一个，使得这两个存储芯片各自的一半组成一个存储单元。以这种方式，上述第二存储芯片M2可以看作与上述第一存储芯片M1镜像对称。
由于对称性并且背靠背地放置在PCB的两个表面上，在现有技术中，用于将两个存储芯片连接的使用T型分支被降低到到仅仅为通孔的长度。图5示出了在该PCB的不同层上分布信号迹线的实施例。
根据一些实施例，上述第一和第二存储芯片M1，M2上的设置有例如地址ADDR，命令CMD和时钟CLK功能的相应接脚，可以通过镀层PTH通孔连接到相应的信号迹线，例如命令线，地址线，时钟总线，排布在上述PCB的中心层510上。由于这些信号迹线的时序很重要且对干扰敏感，通过将它们放在中心层上，它们与M1和M2设置有相同的距离。以这种方式，保证了M1和M2相同的信号传输长度和对称性。如图5所示，PTH通孔直接穿过上述PCB的所有层。
根据一些实施例，上述第一和第二存储芯片M1，M2上的电源接脚VCC，可以通过PTH通孔连接到位于PCB中心层510上方的第一层520上的电源平面。该电源平面也可以放置在所述PCB中心层下方。因此，根据上述PCB的朝向，本申请中使用的术语“上/下”应被视为非限制性的。
根据一些实施例，上述第一和第二存储芯片M1，M2上的接地接脚GND可以通过PTH通孔连接到位于PCB中心层下方的第二层530上的接地平面。
通常，在PCB的顶部和底部表面上有印刷或电镀的金属层或金属迹线，可用作上述PCB每一表面上排布的部件的接地平面，如图5所示。
根据一些实施例，在上述第一存储芯片M1上具有DATA功能的接脚可以通过微孔连接到位于PCB中心层上方的第三层540上的至少一个数据总线。微孔是盲孔或埋孔，通常在一个位置经过一个或多个层，根据实际情况需要，在另一个位置通过另一个或多个层，用于连接迹线以避免与其他连接相交。
根据一些实施例，在所述第二存储芯片M2上具有DATA功能的接脚可以通过微孔连接到位于PCB中心层下方的第四层550上的至少一个数据总线。
根据一些实施例，如果一个CPU需要一个存储芯片，另一个CPU或另一个单元需要另一个存储芯片，则可以组合所述第一存储芯片M1的第一半部分和所述第二存储芯片M2的第一半部分，使其成为第一虚拟物理存储单元，连接到第一中央处理单元CPU。上述第一存储芯片M1的第二半部分和上述第二存储芯片M2的第二半部分可以组合成为第二虚拟物理存储单元，连接到第二CPU或另一个单元。
根据一些实施例，当CPU具有两个存储接口时，上述第一存储芯片的第一半部分和上述第二存储芯片的第一半部分可以被组合为第一虚拟物理存储单元，用于连接到该CPU的第一存储接口；且上述第一存储芯片的第二半部分和上述第二存储芯片的第二半部分可以被组合为第二虚拟物理存储单元，用于连接到该CPU的第二存储接口。
根据一些实施例，上述第一存储芯片M1和上述第二存储芯片M2可以被组合成一个虚拟物理存储单元，用于连接到CPU。以这种方式，例如，32位存储可以扩展到64位存储，并连接到该CPU。
根据本申请实施例的存储装置400，500适合于需要存储器的任何电子设备。图6示出了包含根据本申请实施例存储装置400，500的电子装置600。电子设备600可以是计算机，便携式计算机，平板电脑，无线通信设备，无线数据采集设备，照相机，例如监控摄像机，网络录像机，家庭自动化设备，数据记录器，视频编码器，实体进出控制器，门岗设备等。上述电子设备600包括PCB610，该PCB610包括根据本申请实施例的存储装置620。电子设备600可以包括其他单元，例如用于与该存储装置620进行通信和信号处理等的处理单元630。
如图7所示为用于在上述PCB上排布存储芯片的相应方法。该方法包括以下步骤：
步骤701：将第一存储芯片M1排布在上述PCB的第一表面上。
步骤702：将第二存储芯片M2排布在上述PCB的第二表面上，跟上述第一存储芯片背靠背。
步骤703：调整所述第二存储芯片M2的方向，使得在上述第一存储芯片和上述第二存储芯片上具有相同功能的相应接脚位置彼此相对，且通过通孔连接到位于该PCB的上述第一和第二表面之间的相应信号迹线。
总而言之，本申请实施例的上述存储装置400，500具有以下优点，包括：
首先，由于在PCB的两个表面上背靠背地放置两个存储芯片，所以第一和第二存储芯片上的相应接脚位置彼此相对，现有技术中连接两个存储芯片到CPU的T型分支被取代为通孔的形式。因此，信号迹线是对称的，并且比现有技术的解决方案中短得多。因此，降低了传输线效应，提高了信号速度。
其次，由于T型分支被取代了，拓扑结构变得不太复杂，PCB面积要求较小。面积可能减少30-40％。这会使得制造成本降低。
此外，由于存储芯片位于上述PCB每一侧，热量可以在两个方向上散开，这改善了PCB的热特性。
此外，还可以改善供电分布。
当使用“包含”或“包括”一词时，它应被解释为非限制性的，即意为“至少包括”。
这里的实施例不限于上述优选实施例。可以使用各种替代方案，修改和等同替换。因此，上述实施例不应被视为用于限制本发明的保护，本发明的保护范围由所附权利要求而限定。

Claims (12)

1.一种存储装置(400，500)，包括印刷电路板PCB和位于所述PCB上的至少两个存储芯片(M1，M2)，其中第一存储芯片(M1)位于所述PCB的第一表面上；第二存储芯片(M2)位于所述PCB的第二表面上；其特征在于其中每个存储芯片(M1，M2)是以中心轴对称，使得每个存储芯片被所述中心轴分割的第一半部分和第二半部分上的接脚按照其功能彼此镜像对称；且所述第二存储芯片(M2)的位置与所述第一存储芯片(M1)背靠背，使得在所述第一存储芯片(M1)和第二存储芯片(M2)上具有相同功能的各接脚的位置彼此相对；且所述第一和第二存储芯片上的具有地址(ADR)，命令(CMD)和时钟(CLK)中的任一个功能的各接脚，通过各镀层PTH通孔跟位于所述PCB中心层上的各信号迹线连接。
2.根据权利要求1所述的存储装置(400，500)，其中所述第一存储芯片的第一半部分和所述第二存储芯片的第一半部分被组合成为第一虚拟物理存储单元，用于跟第一中央处理器CPU连接。
3.根据权利要求1-2中任一项所述的存储装置(400，500)，其中所述第一存储芯片的第二半部分和所述第二存储芯片的第二半部分被组合为第二虚拟物理存储单元，用于跟第二CPU连接。
4.根据权利要求1所述的存储装置(400，500)，其中所述第一存储芯片的第一半部分和所述第二存储芯片的第一半部分被组合为第一虚拟物理存储单元，用于跟CPU的第一存储接口连接，且所述第一存储芯片的第二半部分以及所述第二存储芯片的第二半部分组合成第二虚拟物理存储单元，用于跟所述CPU的第二存储接口连接。
5.根据权利要求1所述的存储装置(400，500)，其中所述第一存储芯片和所述第二存储芯片被组合为一个虚拟物理存储单元，用于跟CPU连接。
6.根据权利要求1所述的存储装置(400，500)，其中所述第一和第二存储芯片上的电源接脚通过PTH通孔跟位于所述PCB的所述中心层上方的第一层上的电源平面连接。
7.根据权利要求1所述的存储装置(400，500)，其中所述第一和第二存储芯片上的接地接脚通过PTH通孔跟位于所述PCB的所述中心层下方的第二层上的接地平面连接。
8.根据权利要求1所述的存储装置(400，500)，其中在所述第一存储芯片上具有DATA功能的接脚通过微孔跟位于所述PCB的所述中心层上方的第三层上的至少一个数据总线连接。
9.根据权利要求1所述的存储装置(400，500)，其中在所述第二存储芯片上具有DATA功能的接脚通过微孔跟位于所述PCB的所述中心层下方的第四层上的至少一个数据总线连接。
10.一种电子设备(600)，包括根据权利要求1-9中任一项所述的存储装置(400，500，620)。
11.根据权利要求10所述的电子设备(600)，包括计算机，便携式计算机，平板电脑，无线通信设备，无线数据采集设备，监视摄像机，网络录像机，家庭自动化设备，数据记录器，视频编码器，实体进出控制器或门岗设备中的任一设备。
12.一种用于排布印刷电路板PCB上的存储芯片的方法，其中各存储芯片是相对中心轴线对称，使得每个存储芯片被所述中心轴线分割的第一半部分和第二半部分上的接脚按照其功能彼此镜像对称，所述方法包括：
将第一存储芯片排布在所述PCB的第一表面上；
将第二存储芯片排布在所述PCB的第二表面上，与所述第一存储芯片背靠背，使得在所述第一存储芯片和第二存储芯片上具有相同功能的各接脚的位置彼此相对；和
通过各镀层PTH通孔将所述第一和第二存储芯片上的具有地址(ADR)，命令(CMD)和时钟(CLK)中的任一个功能的各接脚跟位于所述PCB中心层上的各信号迹线连接。
CN201711273958.8A 2016-12-06 2017-12-06 一种存储装置 Active CN108153704B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16202348.5 2016-12-06
EP16202348.5A EP3333852B1 (en) 2016-12-06 2016-12-06 Memory arrangement

Publications (2)

Publication Number Publication Date
CN108153704A CN108153704A (zh) 2018-06-12
CN108153704B true CN108153704B (zh) 2019-10-18

Family

ID=57569873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711273958.8A Active CN108153704B (zh) 2016-12-06 2017-12-06 一种存储装置

Country Status (6)

Country Link
US (1) US10199077B2 (zh)
EP (1) EP3333852B1 (zh)
JP (1) JP6539332B2 (zh)
KR (1) KR102010223B1 (zh)
CN (1) CN108153704B (zh)
TW (1) TWI682696B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110879633B (zh) * 2018-09-05 2021-06-25 宇瞻科技股份有限公司 双倍数据率存储器
TWI795644B (zh) * 2020-06-02 2023-03-11 大陸商上海兆芯集成電路有限公司 電子總成
TWI769063B (zh) * 2021-03-25 2022-06-21 嘉雨思科技股份有限公司 訊號傳輸電路封裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449650B2 (en) * 2013-07-10 2016-09-20 Samsung Electronics Co., Ltd. Memory module
CN107180000A (zh) * 2016-03-10 2017-09-19 华为技术有限公司 存储装置及数据访问方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939057A (ja) * 1982-08-27 1984-03-03 Hitachi Ltd 半導体記憶装置
US4891789A (en) 1988-03-03 1990-01-02 Bull Hn Information Systems, Inc. Surface mounted multilayer memory printed circuit board
US5260892A (en) 1991-11-21 1993-11-09 Sun Microsystems, Inc. High speed electrical signal interconnect structure
KR100454123B1 (ko) * 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
US7249337B2 (en) * 2003-03-06 2007-07-24 Sanmina-Sci Corporation Method for optimizing high frequency performance of via structures
US7113418B2 (en) * 2003-11-04 2006-09-26 Hewlett-Packard Development Company, L.P. Memory systems and methods
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8248816B2 (en) * 2006-10-31 2012-08-21 Hewlett-Packard Development Company, L.P. Methods of designing multilayer circuitry, multilayer circuit design apparatuses, and computer-usable media
US8924639B2 (en) * 2008-08-08 2014-12-30 Hewlett-Packard Development Company, L.P. Independently controllable and reconfigurable virtual memory devices in memory modules that are pin-compatible with standard memory modules
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
JP5887415B2 (ja) * 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
US9368477B2 (en) * 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
KR20140121181A (ko) * 2013-04-05 2014-10-15 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 메모리 모듈
US9123555B2 (en) * 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449650B2 (en) * 2013-07-10 2016-09-20 Samsung Electronics Co., Ltd. Memory module
CN107180000A (zh) * 2016-03-10 2017-09-19 华为技术有限公司 存储装置及数据访问方法

Also Published As

Publication number Publication date
TW201822600A (zh) 2018-06-16
EP3333852B1 (en) 2019-04-24
JP6539332B2 (ja) 2019-07-03
US20180158490A1 (en) 2018-06-07
EP3333852A1 (en) 2018-06-13
CN108153704A (zh) 2018-06-12
US10199077B2 (en) 2019-02-05
TWI682696B (zh) 2020-01-11
KR20180064994A (ko) 2018-06-15
KR102010223B1 (ko) 2019-08-13
JP2018106703A (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
CN108153704B (zh) 一种存储装置
JP5473317B2 (ja) メモリモジュールおよびそのレイアウト方法
US7113418B2 (en) Memory systems and methods
CN101232009B (zh) 用于集成电路模块的安装结构
JP2007525769A (ja) 両面ｄｉｍｍ配置用の交換可能接続アレイ
TWI511152B (zh) 記憶體模組
TWI459867B (zh) 電子裝置
Chuang et al. Signal/power integrity modeling of high-speed memory modules using chip-package-board coanalysis
EP2854488A1 (en) Reducing far end crosstalk in single ended interconnects and buses
US20140078702A1 (en) Multilayer printed circuit board
CN108566724B (zh) Ddr存储器的布线板、印刷电路板及电子装置
TWM584985U (zh) 具旁路電容的電子模組卡
CN107845393B (zh) Ddr信号布线板、印刷电路板以及电子装置
CN109997187B (zh) 串扰消除传送桥
CN108614787A (zh) 一种ddr3基带板卡
US20150016045A1 (en) Memory assembly with processor matching pin-out
JP2011108123A (ja) 終端基板、メモリシステム及びその反射波抑制方法
CN219919278U (zh) Ddr存储器的布线板、印刷电路板及电子装置
CN211087227U (zh) 一种卡片电脑及其主板
CN215264804U (zh) 核心板
CN110839314B (zh) Pcb板
CN1327449C (zh) 用于高频半导体装置的电子封装
JP2004355063A (ja) 方向性結合器基板を用いたバスシステム
Sun et al. High-speed DIMM-in-a-Package (DIAP) memory module
JP2019091790A (ja) プリント配線基板、半導体装置、電子機器およびプリント配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant