TWI795644B - 電子總成 - Google Patents

電子總成 Download PDF

Info

Publication number
TWI795644B
TWI795644B TW109118384A TW109118384A TWI795644B TW I795644 B TWI795644 B TW I795644B TW 109118384 A TW109118384 A TW 109118384A TW 109118384 A TW109118384 A TW 109118384A TW I795644 B TWI795644 B TW I795644B
Authority
TW
Taiwan
Prior art keywords
conductive layer
pair
patterned conductive
electrical connectors
extends
Prior art date
Application number
TW109118384A
Other languages
English (en)
Other versions
TW202147929A (zh
Inventor
魏于傑
陳彥臻
洪于晴
Original Assignee
大陸商上海兆芯集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商上海兆芯集成電路有限公司 filed Critical 大陸商上海兆芯集成電路有限公司
Priority to TW109118384A priority Critical patent/TWI795644B/zh
Priority to CN202010645010.6A priority patent/CN111683453B/zh
Priority to CN202010645263.3A priority patent/CN111757594B/zh
Priority to US16/985,247 priority patent/US11317504B2/en
Priority to US16/985,245 priority patent/US11083078B1/en
Publication of TW202147929A publication Critical patent/TW202147929A/zh
Application granted granted Critical
Publication of TWI795644B publication Critical patent/TWI795644B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/735—Printed circuits including an angle between each other
    • H01R12/737—Printed circuits being substantially perpendicular to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09363—Conductive planes wherein only contours around conductors are removed for insulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種電子總成包括一線路板、一控制元件及一對第一內電連接器。線路板具有一安裝面、一外圖案化導電層、多個內圖案化導電層、多個近導電孔道、多個遠導電孔道及一第一導電路徑。外圖案化導電層位於安裝面與這些內圖案化導電層之間。控制元件安裝在電路板的安裝面上。這對第一內電連接器安裝在電路板的安裝面上，並適於安裝一對記憶體模組。第一導電路徑從控制元件經由對應的近導電孔道延伸至對應的內圖案化導電層，並經由對應的遠導電孔道及外圖案化導電層延伸至這對第一內電連接器。

Description

電子總成
本發明是有關於一種電子總成，且特別是有關於一種包括線路板及安裝其上的電子元件的電子總成。
記憶單元是電腦的組成單元之一。記憶單元的主記憶體包括隨機存取記憶體（RAM），例如靜態隨機存取記憶體（SRAM）及動態隨機存取記憶體（DRAM）。就動態隨機存取記憶體（DRAM）所組成的雙同軸記憶體模組（Dual In-line Memory Module，DIMM）而言，控制元件（例如中央處理器單元（CPU）或控制晶片等）與這類型的記憶體模組之間的訊號佈線通常採用一個晶片輸出通道連接至二個記憶體模組。這類型的記憶體模組通常包括一模組板（module board）以及兩排（rank）記憶體晶片（memory die），而這兩排的記憶體晶片分別被安裝在模組板的兩面。這類型的記憶體模組通常被製作成插卡式，並經由插槽式（slot type）的電連接器安裝至線路板，使得記憶體模組經由線路板內的佈線與安裝在線路板上的控制元件達成電連接。
本發明提供一種電子總成，用於提高佈線的彈性。
本發明的電子總成包括一線路板、一控制元件及一對第一內電連接器。線路板具有一安裝面、一外圖案化導電層、多個內圖案化導電層、多個近導電孔道、多個遠導電孔道及一第一導電路徑。外圖案化導電層位於安裝面與這些內圖案化導電層之間。控制元件安裝在電路板的安裝面上。這對第一內電連接器安裝在電路板的安裝面上，並適於安裝一對記憶體模組。第一導電路徑從控制元件經由對應的近導電孔道延伸至對應的內圖案化導電層，並經由對應的遠導電孔道及外圖案化導電層延伸至這對第一內電連接器。
本發明的電子總成包括一線路板、一控制元件及一對第一內電連接器。線路板具有一安裝面、一第一圖案化導電層、多個第二圖案化導電層、多個近導電孔道、多個遠導電孔道及一第一導電路徑。第一圖案化導電層位於安裝面與這些第二圖案化導電層之間。控制元件安裝在電路板的安裝面上。這對第一內電連接器安裝在電路板的安裝面上，並適於安裝一對記憶體模組。第一導電路徑從控制元件至少經由對應的第二圖案化導電層及第一圖案化導電層延伸至這對第一內電連接器。
基於上述，在本發明中，導電路徑經由一圖案化導電層延伸，再經由另一不同的圖案化導電層繼續延伸，以提高佈線的彈性。
在中央處理器（CPU）或晶片與動態隨機存取記憶體（DRAM）所組成的雙同軸記憶體模組（Dual In-line Memory Module，DIMM）之間的訊號佈線多為一個晶片輸出通道連接至二個記憶體模組。
在線路板上的佈線拓撲（routing topology）則分為不等距的菊鏈（daisy chain）拓撲和等距的T類型（T-type）拓撲。菊鏈拓撲的佈線（wiring）是將多個裝置依序或環狀地連接在一起，也就是先連接到較近的第一個記憶體模組，再連接到較遠的第二個記憶體模組。T類型拓撲的佈線是先佈線到二個記憶體模組的中間位置，再等距地連接至二個記憶體模組。
經由菊鏈拓撲的訊號到二個記憶體模組的時間不是一致的，而經由T類型拓撲的訊號則是同時到二個記憶體模組。因此，經由菊鏈拓撲到較遠的記憶體模組的訊號品質會比較近的記憶體模組的的訊號品質好，而經由T類型拓撲到二個記憶體模組的訊號品質則相似。
就菊鏈拓撲的佈線而言，為連接到第一個記憶體模組連接器的貫孔，並在此連接點分支一走線連接至第二個記憶體模組連接器的貫孔。就T類型拓撲的佈線而言，是先佈線到二個記憶體模組的中間位置，並在此位置分岔二走線等距的連接至二個記憶體模組連接器的貫孔。
在菊鏈拓撲和T類型拓撲中，分岔點後的走線維持在和分岔點前的走線同一層。因此，分岔點之後的佈線路徑會經過二個記憶體模組連接器的貫孔各自連接至記憶體模組。而經過連接器的貫孔使得訊號間的耦合雜訊增加。
對T類型拓撲而言，由於需先經過第一個記憶體模組到中間後，才又繞回第一個記憶體模組連接器的貫孔。因此，對每一個訊號，記憶體模組連接器的貫孔間的間隙，必須多容納一回繞的訊號走線。這會使得訊號間的間隙被迫縮小，訊號間的耦合雜訊增加。
對佈線在線路板內層的訊號而言，在分岔點後的走線和在分岔點前的走線維持在同一層，則使得分岔後的走線距離太長，導致上升或下降波形產生遲滯，影響訊號品質。
在本發明中，透過將線路板上一對多電子元件連接拓撲中的分岔點以及在分岔點後的走線移至離電子元件最近的一層，以縮短分岔點後的走線長度，進而降低殘段造成的效應；並能減少路徑上的貫孔數量，而減少耦合雜訊；同時在使用T類型拓撲時，能避免因訊號擠在同一層而增加耦合，甚至空間不足，進而增加T類型拓撲實現的可能。因此，能改善訊號品質及增加工作範圍，特別是高速傳輸的訊號。
下文將通過多個實施例並配合圖式作詳細說明。
請參考圖1A及圖1B，與本發明有關的一種電子總成50包括一線路板100、一控制元件52及一對第一內電連接器61。線路板100具有一安裝面100a、一外圖案化導電層（第一圖案化導電層）L1、多個內圖案化導電層（第二圖案化導電層）L3、L5、L8、L10、多個近導電孔道102、多個遠導電孔道104及一第一導電路徑161，其中外圖案化導電層L1位於安裝面100a與這些內圖案化導電層L3、L5、L8、L10之間。控制元件52安裝在電路板的安裝面100a上。這對第一內電連接器61安裝在電路板的安裝面100a上，並適於安裝一對記憶體模組200。在圖1A中，第一導電路徑161從控制元件52經由對應的近導電孔道102延伸至對應的內圖案化導電層L8，並經由對應的遠導電孔道104延伸至這對第一內電連接器61，其中這對第一內電連接器61有各自對應的遠導電孔道104，而這兩個遠導電孔道104在內圖案化導電層L8以走線161a（即第一導電路徑161的一部分）相互電性連接，如圖1B所示。
控制元件52例如是中央處理器或控制晶片。第一內電連接器61例如是用於與插卡式的雙同軸記憶體模組200組合的插槽式電連接器。此外，本實施例及以下的實施例的所有電連接器也採用了類似的例子。在這樣的例子的情況下，遠導電孔道104例如是導電貫通孔道（conductive through via）。導電貫通孔道可讓電連接器的插腳（pin）穿過，並與插腳銲接在一起，以將電連接器安裝至線路板100上。
請參考圖2A、圖2B及圖2C，相較於圖1A的實施例，在本實施例中，第一導電路徑161從控制元件52經由對應的近導電孔道102延伸至對應的內圖案化導電層L8，並經由對應的遠導電孔道104及外圖案化導電層L1延伸至這對第一內電連接器61。換言之，第一導電路徑161是經由內圖案化導電層L8及外圖案化導電層L1（即兩個不同的圖案化導電層）來達成訊號傳輸。在本實施例中，這對第一內電連接器61有各自對應的遠導電孔道104，而這兩個遠導電孔道104在外圖案化導電層L1以走線61a相互電性連接，如圖2C所示。此外，相較於圖1B，圖2B的內圖案化導電層L8在相鄰的遠導電孔道104之間，沒有配置走線。在本實施例中，第一導電路徑161採用了菊鏈拓撲，意即第一導電路徑161經由對應的遠導電孔道104延伸至這對第一內電連接器61之一，再經由外圖案化導電層L1的走線61a延伸至這對第一內電連接器61之另一。此外，在其他實施例中，線路板100更具有相對於安裝面100a的一底面100b及一底圖案化導電層（第二圖案化導電層）L12。這些內圖案化導電層L3、L5、L8、L10位於外圖案化導電層L1及底圖案化導電層L12之間。第一導電路徑161從控制元件52經由對應的近導電孔道102延伸至對應的底圖案化導電層L12，並經由對應的遠導電孔道104及外圖案化導電層L1延伸至這對第一內電連接器61，如圖2D所示。換言之，第一導電路徑161是經由兩個不同的圖案化導電層來達成訊號傳輸。
請參考圖3，其表示遠端耦合雜訊（Far-End Coupling Noise）的頻率響應曲線圖。在相同的模擬測試參數下，圖2A的電子總成50的第一導電路徑161的耦合雜訊曲線S2較低於相較於圖1A的電子總成50的第一導電路徑161的耦合雜訊曲線S1。這代表圖2A的電子總成50具有較佳的訊號傳輸品質。
請參考圖4，相較於圖2A，電子總成50更包括一對第二內電連接器62，其安裝在電路板的安裝面100a上，並適於安裝一對記憶體模組200。線路板100更具有一第二導電路徑162。第二導電路徑162從控制元件52經由對應的近導電孔道102延伸至對應的內圖案化導電層L5，並經由對應的遠導電孔道104及外圖案化導電層L1的走線62a延伸至這對第二內電連接器62。這對第二內電連接器62相對於這對第一內電連接器61較遠離控制元件52。值得注意的是，第二導電路徑162所經過對應的內圖案化導電層L5不同於第一導電路徑161所經過對應的內圖案化導電層L8。
在本實施例中，第二導電路徑162所經過對應的內圖案化導電層L5相對於第一導電路徑161所經過對應的內圖案化導電層L8較接近外圖案化導電層L1。也就是說，相較於較靠近控制元件52的這對第一內電連接器61，較遠離控制元件52的這對第二內電連接器62因可承受的訊號干擾的能力較高，其對應的第二導電路徑162可配置於較接近外圖案化導電層L1的內圖案化導電層L5。
在本實施例中，第二導電路徑162亦採用了菊鏈拓撲。第二導電路徑162經由對應的遠導電孔道104延伸至這對第二內電連接器62之一，再經由外圖案化導電層L1的走線62a延伸至這對第二內電連接器62之另一。
在本實施例中，電子總成50更包括一對第三內電連接器63，其安裝在電路板的安裝面100a上，並適於安裝一對記憶體模組200。線路板100更具有一第三導電路徑163。第三導電路徑163從控制元件52經由對應的近導電孔道102延伸至對應的內圖案化導電層L3，並經由對應的遠導電孔道104及外圖案化導電層L1的走線63a延伸至這對第三內電連接器63。這對第三內電連接器63相對於這對第一內電連接器61較遠離控制元件52。
在本實施例中，第三導電路徑163所經過對應的內圖案化導電層L3相對於第一導電路徑161所經過對應的內圖案化導電層L8及第二導電路徑162所經過對應的內圖案化導電層L5較接近外圖案化導電層L1。也就是說，越遠離控制元件52的一對內電連接器（例如這對第三內電連接器63）因可承受的訊號干擾的能力越高，所以其對應的內導電路徑可配置於更接近外圖案化導電層L1的內圖案化導電層（例如內圖案化導電層L3）。
在本實施例中，第三導電路徑163亦採用了菊鏈拓撲。第三導電路徑163經由對應的遠導電孔道104延伸至這對第三內電連接器63之一，再經由外圖案化導電層L1的走線63a延伸至這對第三內電連接器63之另一。
在本實施例中，電子總成50更包括一對外電連接器71。這對外電連接器71安裝在電路板的安裝面100a上，並適於安裝一對記憶體模組200。線路板100更具有一外導電路徑171。外導電路徑171從控制元件52經由外圖案化導電層L1延伸至這對外電連接器71。這對外電連接器71相對於這對第一內電連接器61較接近控制元件52。
在本實施例中，外導電路徑171亦採用了菊鏈拓撲。外導電路徑171經由外圖案化導電層L1延伸至這對外電連接器71之一，再經由外圖案化導電層L1延伸至這對外電連接器71之另一。
請參考圖5，相較於圖4的實施例，在本實施例中，這對第三內電連接器63的第三導電路徑163所經過對應的內圖案化導電層L8相對於第二導電路徑162所經過對應的內圖案化導電層L3較遠離外圖案化導電層L1，且這對第三內電連接器63的第三導電路徑163所經過對應的內圖案化導電層L8相對於第一導電路徑161所經過對應的內圖案化導電層L10較靠近外圖案化導電層L1。由於這對第二內電連接器62、這對第三內電連接器63距離控制元件52較遠，對於訊號干擾的承受能力較大，所以在一些情況下，其導電路徑所位於的內圖案化導電層的層數可以做彈性調整。但是，相較於靠近控制元件52的這對第一內電連接器61，其導電路徑所位於的內圖案化導電層的層數需較遠離外圖案化導電層L1。
請參考圖6A及圖6B，與本發明有關的一種電子總成50包括一線路板100、一控制元件52及一對第一內電連接器61。線路板100具有一安裝面100a、一外圖案化導電層L1、多個內圖案化導電層L3、L5、L8、L10、多個近導電孔道102、多個遠導電孔道104及一第一導電路徑161，其中外圖案化導電層L1位於安裝面100a與這些內圖案化導電層L3、L5、L8、L10之間。控制元件52安裝在電路板的安裝面100a上。這對第一內電連接器61安裝在電路板的安裝面100a上，並適於安裝一對記憶體模組200。在圖6A中，第一導電路徑161從控制元件52經由對應的近導電孔道102延伸至對應的內圖案化導電層L8，再經由對應的內圖案化導電層L8分岔且以等距走線161a-1、161a-2延伸至一對對應的遠導電孔道104（如圖6B所示），再經由這對對應的遠導電孔道104延伸至這對第一內電連接器61。
控制元件52例如是中央處理器或控制晶片。第一內電連接器61例如是用於與插卡式的雙同軸記憶體模組200組合的插槽式電連接器。此外，本實施例及以下的實施例的所有電連接器也採用了類似的例子。在這樣的例子的情況下，遠導電孔道104例如是導電貫通孔道（conductive through via）。導電貫通孔道可讓電連接器的插腳（pin）穿過，並與插腳銲接在一起，以將電連接器安裝至線路板100上。
請參考圖7A、圖7B及圖7C，相較於圖1A的實施例，在本實施例中，第一導電路徑161從控制元件52經由對應的近導電孔道102延伸至對應的內圖案化導電層L8，並經由對應的另外設置的遠導電孔道104a及外圖案化導電層L1延伸至這對第一內電連接器61。換言之，第一導電路徑161是經由內圖案化導電層L8及外圖案化導電層L1（即兩個不同的圖案化導電層）來達成訊號傳輸。在本實施例中，第一導電路徑161採用了T類型拓撲，意即第一導電路徑161經由對應的遠導電孔道104a延伸至外圖案化導電層L1，再經由外圖案化導電層L1分岔且等距地延伸至這對第一內電連接器61，其中額外設置的遠導電孔道104a是設置於第一內電連接器61對應的遠導電孔道104（即插腳用的導電貫通孔道）之間。詳細的說明是，這對第一內電連接器61以在外圖案化導電層L1的分岔點61b（遠導電孔道104a）兩側、等距走線61a-1和61a-2相互電性連接，如圖7C所示。此外，相較於圖6B，圖7B的內圖案化導電層L8在相鄰的遠導電孔道104之間，沒有配置走線。此外，在其他實施例中，線路板100更具有相對於安裝面100a的一底面100b及一底圖案化導電層（第二圖案化導電層）L12。這些內圖案化導電層L3、L5、L8、L10位於外圖案化導電層L1及底圖案化導電層L12之間。第一導電路徑161從控制元件52經由對應的近導電孔道102延伸至對應的底圖案化導電層L12，並經由對應的遠導電孔道104a及外圖案化導電層L1延伸至這對第一內電連接器61，如圖7D所示。換言之，第一導電路徑161是經由兩個不同的圖案化導電層來達成訊號傳輸。
請參考圖8，相較於圖7A的實施例，在本實施例中，電子總成50更包括一對第二內電連接器62，其安裝在電路板的安裝面100a上，並適於安裝一對記憶體模組200。線路板100更具有一第二導電路徑162。第二導電路徑162從控制元件52經由對應的近導電孔道102延伸至對應的內圖案化導電層L5，並經由對應、額外設置的遠導電孔道104a及外圖案化導電層L1的等距走線62a-1、62a-2延伸至這對第二內電連接器62。這對第二內電連接器62相對於這對第一內電連接器61較遠離控制元件52。值得注意的是，第二導電路徑162所經過對應的內圖案化導電層L5不同於第一導電路徑161所經過對應的內圖案化導電層L8。
在本實施例中，第二導電路徑162所經過對應的內圖案化導電層L5相對於第一導電路徑161所經過對應的內圖案化導電層L8較接近外圖案化導電層L1。也就是說，相較於較靠近控制元件52的這對第一內電連接器61，較遠離控制元件52的這對第二內電連接器62因可承受的訊號干擾的能力較高，其對應的第二導電路徑162可配置於較接近外圖案化導電層L1的內圖案化導電層L5。
在本實施例中，第二導電路徑162亦採用了T類型拓撲。第二導電路徑162經由對應的遠導電孔道104a延伸至外圖案化導電層L1，再經由外圖案化導電層L1分岔且等距走線62a-1、62a-2延伸至這對第二內電連接器62。
在本實施例中，電子總成50更包括一對第三內電連接器63，其安裝在電路板的安裝面100a上，並適於安裝一對記憶體模組200。線路板100更具有一第三導電路徑163。第三導電路徑163從控制元件52經由對應的近導電孔道102延伸至對應的內圖案化導電層L3，並經由對應的遠導電孔道104a及外圖案化導電層L1的等距走線63a-1、63a-2延伸至這對第三內電連接器63。這對第三內電連接器63相對於這對第一內電連接器61較遠離控制元件52。
在本實施例中，第三導電路徑163所經過對應的內圖案化導電層L3相對於第一導電路徑161所經過對應的內圖案化導電層L8及第二導電路徑162所經過對應的內圖案化導電層L10較接近外圖案化導電層L1。也就是說，越遠離控制元件52的一對內電連接器（例如這對第三內電連接器63）因可承受的訊號干擾的能力越高，所以其對應的導電路徑可配置於更接近外圖案化導電層L1的內圖案化導電層（例如內圖案化導電層L3）。
在本實施例中，第三導電路徑163亦採用了T類型拓撲。第三導電路徑163經由對應的遠導電孔道104a延伸至外圖案化導電層L1，再經由外圖案化導電層L1分岔且等距走線63a-1、63a-2延伸至這對第三內電連接器63。
在本實施例中，電子總成50更包括一對外電連接器71。這對外電連接器71安裝在電路板的安裝面100a上，並適於安裝一對記憶體模組200。線路板100更具有一外導電路徑171。外導電路徑171從控制元件52經由外圖案化導電層L1延伸至這對外電連接器71。這對外電連接器71相對於這對第一內電連接器61較接近控制元件52。
在本實施例中，外導電路徑171亦採用了T類型拓撲。外導電路徑171經由外圖案化導電層L1延伸至這對外電連接器71之一，再經由外圖案化導電層L1延伸至這對外電連接器71之另一。
請參考圖9，相較於圖8的實施例，在本實施例中，線路板100更具有相對於安裝面100a的一底面100b及一底圖案化導電層L12。這些內圖案化導電層L3、L5、L8、L10位於外圖案化導電層L1及底圖案化導電層L12之間。外導電路徑171經由外圖案化導電層L1延伸至對應、額外設置的遠導電孔道104a，再經由對應的遠導電孔道104a延伸至底圖案化導電層L12，再經由底圖案化導電層L12分岔且等距走線71a-1、71a-2延伸至這些遠導電孔道104的一對（即插腳用的導電貫通孔道），再經由這對遠導電孔道104分別延伸至這對外電連接器71。
請參考圖10，相較於圖9的實施例，在本實施例中，這對第二內電連接器62的第二導電路徑162所經過對應的內圖案化導電層L3相對於第一導電路徑161所經過對應的內圖案化導電層L8較接近外圖案化導電層L1。這對第三內電連接器63的第三導電路徑163所經過對應的內圖案化導電層L10相對於第一導電路徑161所經過對應的內圖案化導電層L8及第二導電路徑162所經過對應的內圖案化導電層L3較遠離外圖案化導電層L1。由於這對第二內電連接器62、這對第三內電連接器63距離控制元件52較遠，對於訊號干擾的承受能力較大，所以在一些情況下，其導電路徑所位於的內圖案化導電層的層數可以做彈性調整。但是，相較於靠近控制元件52的這對第一內電連接器61，其導電路徑所位於的內圖案化導電層的層數需較遠離外圖案化導電層L1。
在一未繪示的實施例中，線路板100的導電路徑161、162、163可採用圖10的佈線及171可採用圖8的佈線方式來作為資料傳輸（DQ）的通道。在，又一未繪示的實施例，線路板100的線路板100的導電路徑161、162、163及171可採用圖10的佈線方式來作為訊號擷取（DQS）的通道。
在上述所有的實施例中，線路板100延伸至各電連接器的導電路徑（包含第一導電路徑161、第二導電路徑162、第三導電路徑163及外導電路徑171）可能為多數個，而在圖1A、2A、4、5、6A、7A、8、9、10中，僅以一個導電路徑作為代表。此外，這些導電路徑也可成對的設置，以作為差動訊號對（differential signal pair）。
綜上所述，在本發明的上述實施例中，導電路徑經由一圖案化導電層延伸，再經由另一不同的圖案化導電層繼續延伸，以提高佈線的彈性。
50:電子總成 52:控制元件 61:第一內電連接器 61a:走線 61a-1、61a-2:走線 61b:分岔點 62:第二內電連接器 62a:走線 62a-1、62a-2:等距走線 63:第三內電連接器 63a:走線 63a-1、63a-2:等距走線 71:外電連接器 71a-1、71a-2:等距走線 100:線路板 100a:安裝面 100b:底面 102:近導電孔道 104、104a:遠導電孔道 161:第一導電路徑 161a:走線 161a-1、161a-2:等距走線 162:第二導電路徑 163:第三導電路徑 171:外導電路徑 200:記憶體模組 L1:外圖案化導電層 L3:內圖案化導電層 L5:內圖案化導電層 L8:內圖案化導電層 L10:內圖案化導電層 L12:底圖案化導電層 S1:曲線 S2:曲線
圖1A是與本發明有關的一種電子總成的示意圖。 圖1B繪示圖1A的線路板的內圖案化導電層L8的佈線。 圖2A是本發明的另一實施例的一種電子總成的示意圖。 圖2B繪示圖2A的線路板的內圖案化導電層L8的佈線。 圖2C繪示圖2A的線路板的外圖案化導電層L1的佈線。 圖2D是本發明的另一實施例的一種電子總成的示意圖。 圖3是遠端耦合雜訊的頻率響應曲線圖。 圖4是本發明的另一實施例的一種電子總成的示意圖。 圖5是本發明的另一實施例的一種電子總成的示意圖。 圖6A是與本發明有關的另一種電子總成的示意圖。 圖6B繪示圖6A的線路板的內圖案化導電層L8的佈線。 圖7A是本發明的另一實施例的一種電子總成的示意圖。 圖7B繪示圖7A的線路板的內圖案化導電層L8的佈線。 圖7C繪示圖7A的線路板的外圖案化導電層L1的佈線。 圖7D是本發明的另一實施例的一種電子總成的示意圖。 圖8是本發明的另一實施例的一種電子總成的示意圖。 圖9是本發明的另一實施例的一種電子總成的示意圖。 圖10是本發明的另一實施例的一種電子總成的示意圖。
50:電子總成
52:控制元件
61:第一內電連接器
62:第二內電連接器
62a:走線
63:第三內電連接器
63a:走線
71:外電連接器
100:線路板
100a:安裝面
100b:底面
102:近導電孔道
104:遠導電孔道
161:第一導電路徑
162:第二導電路徑
163:第三導電路徑
171:外導電路徑
200:記憶體模組
L1:外圖案化導電層
L3:內圖案化導電層
L5:內圖案化導電層
L8:內圖案化導電層
L10:內圖案化導電層
L12:底圖案化導電層

Claims (26)

  1. 一種電子總成，包括： 一線路板，具有一安裝面、一外圖案化導電層、多個內圖案化導電層、多個近導電孔道、多個遠導電孔道及一第一導電路徑，其中該外圖案化導電層位於該安裝面與該些內圖案化導電層之間； 一控制元件，安裝在該電路板的該安裝面上；以及 一對第一內電連接器，安裝在該電路板的該安裝面上，並適於安裝一對記憶體模組，其中 該第一導電路徑從該控制元件經由該對應的近導電孔道延伸至該對應的內圖案化導電層，並經由該對應的遠導電孔道及該外圖案化導電層延伸至該對第一內電連接器。
  2. 如請求項1所述的電子總成，其中 該第一導電路徑經由該對應的遠導電孔道延伸至該對第一內電連接器之一，再經由該外圖案化導電層延伸至該對第一內電連接器之另一。
  3. 如請求項1所述的電子總成，其中 該第一內電連接器之一與該對第一內電連接器之另一經由位於該外圖案化導電層的一走線相互電性連接。
  4. 如請求項1所述的電子總成，其中 該第一導電路徑經由該對應的遠導電孔道延伸至該外圖案化導電層，再經由該外圖案化導電層分岔且等距地延伸至該對第一內電連接器。
  5. 如請求項1所述的電子總成，其中 該對第一內電連接器經由位於該外圖案化導電層的延伸自一分岔點的一對等距走線相互電性連接。
  6. 如請求項1所述的電子總成，更包括： 一對第二內電連接器，安裝在該電路板的該安裝面上，並適於安裝一對記憶體模組，其中 該線路板更具有一第二導電路徑， 該第二導電路徑從該控制元件經由該對應的近導電孔道延伸至該對應的內圖案化導電層，並經由該對應的遠導電孔道及該外圖案化導電層延伸至該對第二內電連接器， 該對第二內電連接器相對於該對第一內電連接器較遠離該控制元件，以及 該第二導電路徑所經過該對應的內圖案化導電層不同於該第一導電路徑所經過該對應的內圖案化導電層。
  7. 如請求項6所述的電子總成，其中 該第一導電路徑經由該對應的遠導電孔道延伸至該對第一內電連接器之一，再經由該外圖案化導電層延伸至該對第一內電連接器之另一，以及 該第二導電路徑經由該對應的遠導電孔道延伸至該對第二內電連接器之一，再經由該外圖案化導電層延伸至該對第二內電連接器之另一。
  8. 如請求項6所述的電子總成，其中 該第一導電路徑經由該對應的遠導電孔道延伸至該外圖案化導電層，再經由該外圖案化導電層分岔且等距地延伸至該對第一內電連接器，以及 該第二導電路徑經由該對應的遠導電孔道延伸至該外圖案化導電層，再經由該外圖案化導電層分岔且等距地延伸至該對第二內電連接器。
  9. 如請求項1所述的電子總成，更包括： 一對第二內電連接器，安裝在該電路板的該安裝面上，並適於安裝一對記憶體模組，其中 該線路板更具有一第二導電路徑， 該第二導電路徑從該控制元件經由該對應的近導電孔道延伸至該對應的內圖案化導電層，並經由該對應的遠導電孔道及該外圖案化導電層延伸至該對第二內電連接器， 該對第二內電連接器相對於該對第一內電連接器較遠離該控制元件，以及 該第二導電路徑所經過該對應的內圖案化導電層相對於該第一導電路徑所經過該對應的內圖案化導電層較接近該外圖案化導電層。
  10. 如請求項9所述的電子總成，其中 該第一導電路徑經由該對應的遠導電孔道延伸至該對第一內電連接器之一，再經由該外圖案化導電層延伸至該對第一內電連接器之另一，以及 該第二導電路徑經由該對應的遠導電孔道延伸至該對第二內電連接器之一，再經由該外圖案化導電層延伸至該對第二內電連接器之另一。
  11. 如請求項9所述的電子總成，其中 該第一導電路徑經由該對應的遠導電孔道延伸至該外圖案化導電層，再經由該外圖案化導電層分岔且等距地延伸至該對第一內電連接器，以及 該第二導電路徑經由該對應的遠導電孔道延伸至該外圖案化導電層，再經由該外圖案化導電層分岔且等距地延伸至該對第二內電連接器。
  12. 如請求項9所述的電子總成，更包括： 一對第三內電連接器，安裝在該電路板的該安裝面上，並適於安裝一對記憶體模組，其中 該線路板更具有一第三內導電路徑， 該第三導電路徑從該控制元件經由該對應的近導電孔道延伸至該對應的內圖案化導電層，並經由該對應的遠導電孔道及該外圖案化導電層延伸至該對第三內電連接器， 該對第三內電連接器相對於該對第一內電連接器較遠離該控制元件，以及 該第三導電路徑所經過該對應的內圖案化導電層相對於該第二導電路徑所經過該對應的內圖案化導電層較接近該外圖案化導電層。
  13. 如請求項12所述的電子總成，其中 該第三導電路徑所經過該對應的內圖案化導電層相對於該第一導電路徑所經過該對應的內圖案化導電層較接近該外圖案化導電層。
  14. 如請求項12所述的電子總成，其中 該第一導電路徑經由該對應的遠導電孔道延伸至該對第一內電連接器之一，再經由該外圖案化導電層延伸至該對第一內電連接器之另一， 該第二導電路徑經由該對應的遠導電孔道延伸至該對第二內電連接器之一，再經由該外圖案化導電層延伸至該對第二內電連接器之另一，以及 該第三導電路徑經由該對應的遠導電孔道延伸至該對第三內電連接器之一，再經由該外圖案化導電層延伸至該對第三內電連接器之另一。
  15. 如請求項12所述的電子總成，其中 該第一導電路徑經由該對應的遠導電孔道延伸至該外圖案化導電層，再經由該外圖案化導電層分岔且等距地延伸至該對第一內電連接器， 該第二導電路徑經由該對應的遠導電孔道延伸至該外圖案化導電層，再經由該外圖案化導電層分岔且等距地延伸至該對第二內電連接器，以及 該第三導電路徑經由該對應的遠導電孔道延伸至該外圖案化導電層，再經由該外圖案化導電層分岔且等距地延伸至該對第三內電連接器。
  16. 如請求項9所述的電子總成，更包括： 一對第三內電連接器，安裝在該電路板的該安裝面上，並適於安裝一對記憶體模組，其中 該線路板更具有一第三導電路徑， 該第三導電路徑從該控制元件經由該對應的近導電孔道延伸至該對應的內圖案化導電層，並經由該對應的遠導電孔道及該外圖案化導電層延伸至該對第三內電連接器， 該對第三內電連接器相對於該對第一內電連接器較遠離該控制元件，以及 該第三導電路徑所經過該對應的內圖案化導電層相對於該第二內導電路徑所經過該對應的內圖案化導電層較遠離該外圖案化導電層。
  17. 如請求項16所述的電子總成，其中 該第三導電路徑所經過該對應的內圖案化導電層相對於該第一導電路徑所經過該對應的內圖案化導電層較接近該外圖案化導電層。
  18. 如請求項16所述的電子總成，其中 該第三導電路徑所經過該對應的內圖案化導電層相對於該第一導電路徑所經過該對應的內圖案化導電層較遠離該外圖案化導電層。
  19. 如請求項16所述的電子總成，其中 該第一導電路徑經由該對應的遠導電孔道延伸至該對第一內電連接器之一，再經由該外圖案化導電層延伸至該對第一內電連接器之另一， 該第二導電路徑經由該對應的遠導電孔道延伸至該對第二內電連接器之一，再經由該外圖案化導電層延伸至該對第二內電連接器之另一，以及 該第三導電路徑經由該對應的遠導電孔道延伸至該對第三內電連接器之一，再經由該外圖案化導電層延伸至該對第三內電連接器之另一。
  20. 如請求項16所述的電子總成，其中 該第一導電路徑經由該對應的遠導電孔道延伸至該外圖案化導電層，再經由該外圖案化導電層分岔且等距地延伸至該對第一內電連接器， 該第二導電路徑經由該對應的遠導電孔道延伸至該外圖案化導電層，再經由該外圖案化導電層分岔且等距地延伸至該對第二內電連接器，以及 該第三導電路徑經由該對應的遠導電孔道延伸至該外圖案化導電層，再經由該外圖案化導電層分岔且等距地延伸至該對第三內電連接器。
  21. 如請求項1所述的電子總成，更包括： 一對外電連接器，安裝在該電路板的該安裝面上，並適於安裝一對記憶體模組，其中 該線路板更具有一外導電路徑， 該外導電路徑從該控制元件經由該外圖案化導電層延伸至該對外電連接器，以及 該對外電連接器相對於該對第一內電連接器較接近該控制元件。
  22. 如請求項21所述的電子總成，其中 該外導電路徑經由該外圖案化導電層延伸至該對外電連接器之一，再經由該外圖案化導電層延伸至該對外電連接器之另一。
  23. 如請求項21所述的電子總成，其中 該外導電路徑經由該外圖案化導電層延伸至該對外電連接器的中央，再經由該外圖案化導電層分岔且等距地延伸至該對外電連接器。
  24. 如請求項21所述的電子總成，其中 該線路板更具有相對於該安裝面的一底面及一底圖案化導電層， 該些內圖案化導電層位於該外圖案化導電層及該底圖案化導電層之間，以及 該外導電路徑經由該外圖案化導電層延伸至該對應的遠導電孔道，再經由該對應的遠導電孔道延伸至該底圖案化導電層，再經由該底圖案化導電層分岔且等距地延伸至該些遠導電孔道的一對，再經由該對遠導電孔道分別延伸至該對外電連接器。
  25. 一種電子總成，包括： 一線路板，具有一安裝面、一第一圖案化導電層、多個第二圖案化導電層、多個近導電孔道、多個遠導電孔道及一第一導電路徑，其中該第一圖案化導電層位於該安裝面與該些第二圖案化導電層之間； 一控制元件，安裝在該電路板的該安裝面上；以及 一對第一內電連接器，安裝在該電路板的該安裝面上，並適於安裝一對記憶體模組，其中 該第一導電路徑至少經由該對應的第二圖案化導電層及該第一圖案化導電層延伸至該對第一內電連接器。
  26. 如請求項25所述的電子總成，其中 該第一圖案化導電層包括外圖案化導電層，該些第二圖案化導電層包括內圖案化導電層及底圖案化導電層。
TW109118384A 2020-06-02 2020-06-02 電子總成 TWI795644B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW109118384A TWI795644B (zh) 2020-06-02 2020-06-02 電子總成
CN202010645010.6A CN111683453B (zh) 2020-06-02 2020-07-07 电子总成
CN202010645263.3A CN111757594B (zh) 2020-06-02 2020-07-07 电子总成
US16/985,247 US11317504B2 (en) 2020-06-02 2020-08-05 Electronic assembly
US16/985,245 US11083078B1 (en) 2020-06-02 2020-08-05 Electronic assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109118384A TWI795644B (zh) 2020-06-02 2020-06-02 電子總成

Publications (2)

Publication Number Publication Date
TW202147929A TW202147929A (zh) 2021-12-16
TWI795644B true TWI795644B (zh) 2023-03-11

Family

ID=72438097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109118384A TWI795644B (zh) 2020-06-02 2020-06-02 電子總成

Country Status (3)

Country Link
US (2) US11083078B1 (zh)
CN (2) CN111757594B (zh)
TW (1) TWI795644B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795644B (zh) * 2020-06-02 2023-03-11 大陸商上海兆芯集成電路有限公司 電子總成

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104302103A (zh) * 2014-07-17 2015-01-21 威盛电子股份有限公司 线路布局结构、线路板及电子总成
CN109691244A (zh) * 2016-09-19 2019-04-26 英特尔公司 用于长主机路由的替代电路装置
TWI661521B (zh) * 2017-12-22 2019-06-01 美商美光科技公司 具有導電通孔及光導通孔之半導體裝置及相關之系統及方法
US20200163204A1 (en) * 2018-11-19 2020-05-21 Samsung Electronics Co., Ltd. Antenna using horn structure and electronic device including the same

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3145984B2 (ja) * 1998-10-29 2001-03-12 九州日本電気株式会社 電子部品
JP2001267462A (ja) * 2000-03-17 2001-09-28 Hitachi Chem Co Ltd 半導体パッケージ用チップ支持基板、半導体装置及び半導体装置の製造方法
JP4094370B2 (ja) * 2002-07-31 2008-06-04 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP3742051B2 (ja) * 2002-10-31 2006-02-01 エルピーダメモリ株式会社 メモリモジュール、メモリチップ、及びメモリシステム
US20040094328A1 (en) * 2002-11-16 2004-05-20 Fjelstad Joseph C. Cabled signaling system and components thereof
JP2004186362A (ja) * 2002-12-03 2004-07-02 Sanyo Electric Co Ltd 回路装置
US7143236B2 (en) * 2003-07-30 2006-11-28 Hewlett-Packard Development Company, Lp. Persistent volatile memory fault tracking using entries in the non-volatile memory of a fault storage unit
JP4610235B2 (ja) * 2004-06-07 2011-01-12 ルネサスエレクトロニクス株式会社 階層型モジュール
JP2007278828A (ja) * 2006-04-06 2007-10-25 Sharp Corp 半導体チップ評価用基板
US7505282B2 (en) * 2006-10-31 2009-03-17 Mutual-Tek Industries Co., Ltd. Laminated bond of multilayer circuit board having embedded chips
KR100834826B1 (ko) * 2007-01-25 2008-06-03 삼성전자주식회사 취급손상을 줄인 집적회로 모듈의 구조 및 모듈의 종단저항 배치방법
US10236032B2 (en) * 2008-09-18 2019-03-19 Novachips Canada Inc. Mass data storage system with non-volatile memory modules
KR20100064148A (ko) * 2008-12-04 2010-06-14 주식회사 하이닉스반도체 도전 부재 및 이를 이용한 반도체 패키지 및 이를 이용한 스택 패키지
EP2419971A4 (en) * 2009-04-17 2013-03-27 Hewlett Packard Co METHOD AND SYSTEM FOR REDUCING LENGTH AND TRACE CAPACITY IN IMPORTANT MEMORY FOOTPRINT
JP2011119616A (ja) * 2009-12-07 2011-06-16 Fujitsu Ltd プリント配線基板の製造方法、プリント配線基板、および電子装置
JP2012009601A (ja) * 2010-06-24 2012-01-12 Elpida Memory Inc 半導体装置
US8946562B2 (en) * 2012-01-18 2015-02-03 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
CN104365186B (zh) * 2012-05-04 2017-08-22 司亚乐无线通讯股份有限公司 封装在无线终端的印刷电路板中的uicc
JP6176917B2 (ja) * 2012-11-20 2017-08-09 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
WO2014203383A1 (ja) * 2013-06-20 2014-12-24 株式会社日立製作所 異種メモリを混載したメモリモジュール、及びそれを搭載した情報処理装置
JP6200236B2 (ja) * 2013-08-09 2017-09-20 ルネサスエレクトロニクス株式会社 電子装置
US9958897B1 (en) * 2014-06-20 2018-05-01 Western Digital Technologies, Inc. Controller board having expandable memory
US9338879B2 (en) * 2014-07-17 2016-05-10 Via Technologies, Inc. Through-hole layout structure including first and second pairs of differential signal through-holes disposed between three ground through-holes
US9916873B2 (en) * 2015-02-12 2018-03-13 Rambus Inc. Extended capacity memory module with dynamic data buffers
US9298228B1 (en) * 2015-02-12 2016-03-29 Rambus Inc. Memory capacity expansion using a memory riser
US20170079140A1 (en) * 2015-09-11 2017-03-16 Intel Corporation System, apparatus and method for interconnecting circuit boards
US10716210B2 (en) * 2015-09-15 2020-07-14 Hewlett Packard Enterprise Development Lp Printed circuit board including through-hole vias
US10349513B2 (en) * 2016-07-28 2019-07-09 Qualcomm Incorporated Circuits and methods providing electronic band gap (EBG) structures at memory module electrical coupling
EP3333852B1 (en) * 2016-12-06 2019-04-24 Axis AB Memory arrangement
TWI645519B (zh) * 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法
TWM564884U (zh) * 2018-03-28 2018-08-01 緯創資通股份有限公司 主機板及電腦裝置
KR102567974B1 (ko) * 2018-05-30 2023-08-17 삼성전자주식회사 인쇄회로기판을 포함하는 메모리 시스템 및 스토리지 장치
US10334720B1 (en) * 2018-12-04 2019-06-25 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same
US20190157253A1 (en) * 2019-01-22 2019-05-23 Intel Corporation Circuit Systems Having Memory Modules With Reverse Orientations
US11480910B2 (en) 2019-06-11 2022-10-25 Canon Kabushiki Kaisha Printed circuit board, printed wiring board, electronic device, and image forming apparatus
TWI795644B (zh) * 2020-06-02 2023-03-11 大陸商上海兆芯集成電路有限公司 電子總成

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104302103A (zh) * 2014-07-17 2015-01-21 威盛电子股份有限公司 线路布局结构、线路板及电子总成
CN109691244A (zh) * 2016-09-19 2019-04-26 英特尔公司 用于长主机路由的替代电路装置
TWI661521B (zh) * 2017-12-22 2019-06-01 美商美光科技公司 具有導電通孔及光導通孔之半導體裝置及相關之系統及方法
US20200163204A1 (en) * 2018-11-19 2020-05-21 Samsung Electronics Co., Ltd. Antenna using horn structure and electronic device including the same

Also Published As

Publication number Publication date
US20210378095A1 (en) 2021-12-02
CN111683453A (zh) 2020-09-18
TW202147929A (zh) 2021-12-16
CN111683453B (zh) 2021-09-21
US11317504B2 (en) 2022-04-26
US11083078B1 (en) 2021-08-03
CN111757594B (zh) 2021-11-02
CN111757594A (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
TWI637562B (zh) Connector system
US4434321A (en) Multilayer printed circuit boards
US8120927B2 (en) Printed circuit board
US7602615B2 (en) In-grid decoupling for ball grid array (BGA) devices
US20120247825A1 (en) Printed circuit board
KR20040107389A (ko) 다층 회로기판을 연결하는 기술
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
KR20000018572A (ko) 메모리모듈과 이 모듈이 삽입되는 소켓
US6235997B1 (en) LSI package with equal length transmission Lines
EP3629681B1 (en) Printed circuit board and communication device
CN108432355A (zh) 凹穴式电路板
JP7482265B2 (ja) プリント回路基板及び該プリント回路基板を備える電子機器
US9681554B2 (en) Printed circuit board
US7425684B2 (en) Universal systems printed circuit board for interconnections
US20100078809A1 (en) Semiconductor Module with Micro-Buffers
TWI795644B (zh) 電子總成
JP2024533681A (ja) プリント回路基板及び信号伝送システム
US6630627B1 (en) Multilayered wiring substrate with dummy wirings in parallel to signal wirings and with
US11264324B2 (en) Connection of several circuits of an electronic chip
US10709019B1 (en) Printed circuit board connection for integrated circuits using two routing layers
US6477060B1 (en) Dual channel bus routing using asymmetric striplines
US6662250B1 (en) Optimized routing strategy for multiple synchronous bus groups
US20100175911A1 (en) High-Speed Two-Layer and Multilayer Circuit Boards
KR100702016B1 (ko) 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈
JP2004031531A (ja) 高密度配線板及びその製造方法