KR20040107389A - 다층 회로기판을 연결하는 기술 - Google Patents

다층 회로기판을 연결하는 기술 Download PDF

Info

Publication number
KR20040107389A
KR20040107389A KR1020040042805A KR20040042805A KR20040107389A KR 20040107389 A KR20040107389 A KR 20040107389A KR 1020040042805 A KR1020040042805 A KR 1020040042805A KR 20040042805 A KR20040042805 A KR 20040042805A KR 20040107389 A KR20040107389 A KR 20040107389A
Authority
KR
South Korea
Prior art keywords
circuit board
multilayer circuit
pins
conductive vias
multilayer
Prior art date
Application number
KR1020040042805A
Other languages
English (en)
Other versions
KR101062538B1 (ko
Inventor
헤르만 광
아네타디 위르지코우스카
루이지지 디필리포
Original Assignee
노텔 네트웍스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노텔 네트웍스 리미티드 filed Critical 노텔 네트웍스 리미티드
Publication of KR20040107389A publication Critical patent/KR20040107389A/ko
Application granted granted Critical
Publication of KR101062538B1 publication Critical patent/KR101062538B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/64—Means for preventing incorrect coupling
    • H01R13/642—Means for preventing incorrect coupling by position or shape of contact members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/365—Assembling flexible printed circuits with other printed circuits by abutting, i.e. without alloying process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T409/00—Gear cutting, milling, or planing
    • Y10T409/30—Milling
    • Y10T409/300056—Thread or helix generating
    • Y10T409/300112—Process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T409/00—Gear cutting, milling, or planing
    • Y10T409/30—Milling
    • Y10T409/300056—Thread or helix generating
    • Y10T409/300616—Work means to move work axially and means to interrelate work movement with cutter rotation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

본 발명은 제1 및 제2 다층 회로기판들을 연결하는 회로소자에 관한 것이다. 제1 다층 회로기판에는 다양한 깊이의 다수의 제1 도전 비아들이 있고, 제2 다층 회로에는 다수의 도전 비아들이 있다. 회로소자의 제1 표면에는 제1 다층 회로기판의 다수의 제1 도전비아에 대응하는 다수의 제1 핀들이 배치되고, 각각의 핀의 길이는 제1 다층 회로기판의 다수의 제1 도전 비아들 각각의 깊이에 대응한다. 회로소자의 제2 표면에는 또한 제2 다층 회로기판의 다수의 제2 도전 비아들에 대응하는 다수의 제2 핀들이 배치되어 있다.

Description

다층 회로기판을 연결하는 기술{TECHNIQUE FOR INTERCONNECTING MULTILAYER CIRCUIT BOARDS}
본 발명은 다층 회로기판을 연결하는 것에 관한 것으로, 구체적으로는 다양한 깊이의 비아들이 형성된 두개 이상의 다층 회로기판들을 연결하는 기술에 관한 것이다.
싱글 신호층 인쇄회로기판(PCB)은 기본적으로 한계가 있어서, 다층 PCB가 개발되었다. 이런 다층 PCB는 단면식이나 양면식으로서, 다수의 신호층이 다층 PCB의 표면에 있거나 내부에 매립되어 있다.
다층 PCB가 제공할 수 있는 층수는 이론적으로 제한이 없지만, 다층 PCB의 층수가 적절한 수를 넘으면, 특히 전자요소들 사이로 전기신호를 고속으로 라우팅하고자 할 때 문제가 생긴다. 예컨대, 다층 PCB의 층 사이를 전기접속할 때, 일반적으로 전기도전 비아를 이용한다. 이들 도전 비아들로 인해 다층 PCB내의 층 사이를 수직으로 전기접속할 수 있는 반면, 이들 도전 비아들과 관련된 고유 기생이 생기고, 이는 신호전파 성능에 악영향을 줄 수 있다. 즉, 이런 도전 비아들은 고유 기생저항, 커패시턴스, 및 인덕턴스를 갖고, 이는 도전 비아를 통한 신호전파에 악영향을 줄 수 있다. 또, 이런 고유 기생은 PCB의 생산성에도 악영향을 주어 비용을 증가시킨다. 신호성능에 미치는 악영향 때문에, 이들 고유 기생들은 도전 비아를 통해 전파하는 신호들의 대역폭을 제한할 수도 있다. 이런 악영향은 다층 PCB의 층수가 증가할수록 커진다.
PCB의 층수가 증가할 수록 신호 무결성에 미치는 악영향도 커지는 점을 고려해, PCB내에 "채널 라우팅"을 형성해 필수 전기접속에 필요한 층수를 줄이는 기술이 개발되었다. 대표적인 채널 라우팅 기술이 Kwong 일행의 2002년 5월 14일자 미국특허 6,388,890에 실려있는데, 그 내용 전체를 본 명세서에서 참고하였다. 이 특허에서는, PCB의 일부 층만 일정 비아가 관통하도록 하고, 비아가 없는 PCB 부분에 채널을 형성한 PCB를 제작하고 사용하는 기술을 공개하였다. 이들 채널은 뒤에 비아들 사이로 대량의 신호, 전력, 접지 및/또는 테스트 트레이스들을 라우팅하여 소정 갯수의 전기접속을 하는데 필요한 층수를 줄이는데 이용될 수 있다.
회로가 더 복잡해지기 때문에 생기는 한계들을 극복하기 위한 채널 라우팅 개발 이외에도, 추가적인 기능성 제공을 위해 다수의 회로기판들을 연결하는 기술이 개발되었다. 머더/도터 카드와 같은 다중 PCB 솔루션을 위해, PCB 사이를 전기접속하는데 수동 커넥터들이 일반적으로 사용된다. 회로모듈내의 여러 PCB들을 연결하기 위해 사용되기는 하지만, 이런 수동 커넥터들은 회로모듈의 동작에 여러가지 문제를 일으킨다. 많은 경우, 이들 커넥터는 기생 커패시턴스, 기생저항, 기생 인덕턴스, 전자기간섭(EMI), 잡음, 소비전력 증가 등의 문제를 일으키고, 그 결과 PCB 사이를 이동하는 신호의 감쇠를 가져온다. 또, 커넥터를 이용하면 흔히 여러개의 PCB들이 연결되어 있는 회로모듈 제작비가 상당히 증가한다. 또, 종래의 연결기술로는 채널 라우팅을 이용한 회로보드에 의한 장점들을 이용하기가 곤란하다.
본 발명은 종래 기술의 이와 같은 문제점들을 극복하는 다중 PCB 연결기술을 제공하는 것을 목적으로 한다. 구체적으로, 채널라우팅을 구현하는 회로기판 연결기술을 제공하는 것을 목적으로 한다.
도 1a는 다양한 깊이의 비아가 형성된 두개의 PCB와, 이들 두개의 PCB를 본 발명의 일 실시예에 따라 연결하기 위한 양면 핀소자를 갖는 회로모듈의 조립전의 단면도;
도 1b는 본 발명의 일 실시예에 따라 조립된 후의 도 1A의 회로모듈의 단면도;
도 2a는 다양한 깊이의 비아를 갖는 두개의 PCB와, 이들 두개의 PCB를 본 발명의 실시예에 따라 연결하기 위한 양면 하이브리드 핀소자를 갖는 회로모듈의 조립전의 단면도;
도 2b는 본 발명의 일 실시예에 따라 조립된 후의 도 2A의 회로모듈의 단면도;
도 3은 다양한 깊이의 비아를 갖는 두개의 PCB와, 본 발명에 따라 두개의 PCB를 연결하고 일정한 길이의 핀 집합이 달린 양면 하이브리드 핀소자를 갖는 회로모듈의 단면도.
발명의 요약
본 발명의 일 실시예에 따라 제1 및 제2 다층 회로기판들을 연결하기 위한 회로소자가 제공된다. 제1 다층 회로기판에는 다양한 깊이의 다수의 제1 도전 비아들이 있고, 제2 다층 회로기판에는 다수의 도전 비아들이 있다. 회로소자는 제1 다층 회로기판의 다수의 제1 도전 비아에 대응하도록 회로소자의 제1 표면에 위치하고, 각각 제1 다층 회로기판의 제1 도전비아들 각각의 깊이에 대응하는 길이를 갖는 다수의 제1 핀을 포함한다. 회로소자는 제2 다층 회로기판의 제2 도전비아들에 대응하도록 회로소자의 제2 표면에 위치한 다수의 제2 핀을 더 포함한다.
본 발명의 다른 실시예에 따라 회로모듈이 제공된다. 이 회로모듈은 다양한 깊이의 다수의 제1 도전비아들을 갖는 제1 다층 회로기판과, 다수의 도전 비아들을 갖는 제2 다층 회로기판을 포함한다. 회로모듈은 제1 표면은 제2 다층 회로기판의 표면에 장착되고 제2 표면은 제2 다층 회로기판의 표면에 장착되는 회로소자를 더 포함한다. 이 회로소자는, 제1 다층 회로기판의 다수의 제1 도전 비아에 대응하도록 회로소자의 제1 표면에 위치하고, 각각 제1 다층 회로기판의 제1 도전비아들 각각에 삽입되어 전기접속되는 다수의 제1 핀; 및 제2 다층 회로기판의 제2 도전비아들에 대응하도록 회로소자의 제2 표면에 위치하고, 각각 제2 다층 회로기판의 다수의 제2 도전 비아들 각각에 삽입되어 전기접속하는 다수의 제2 핀;을 포함하며, 회로소자의 다수의 제1 핀들 각각의 길이는 제1 다층 회로기판의 다수의 제1 도전 비아들 각각의 깊이에 대응된다.
본 발명의 또다른 실시예에 따라, 적어도 제1, 제2 다층 회로기판들을 연결하기 위한 회로소자들을 구현하는 방법이 제공된다. 이 회로소자의 제1 표면에는 다수의 제1 핀들이 있고 회로소자의 제2 표면에는 다수의 제2 핀들이 있으며, 제1 다층 회로기판에는 다양한 깊이의 다수의 제1 도전 비아들이 있고, 제2 다층 회로기판에는 다수의 도전 비아들이 있다. 이 방법은 제1 다층 회로기판의 다수의 제1 도전 비아 각각의 깊이에 대응하는 길이를 갖도록 회로소자의 다수의 제1 핀들 각각을 형성하는 단계를 포함한다. 이 방법은 제1 다층 회로기판 표면에 회로소자의 제1 표면을 결합하되, 다수의 제1 핀들 각각을 제1 다층 회로기판의 다수의 제1 도전 비아들 각각에 삽입하여 전기접속하는 단계; 및 제2 다층 회로기판 표면에 회로소자의 제2 표면을 결합하되, 다수의 제2 핀들 각각을 제2 다층 회로기판의 다수의 제2 도전 비아들 각각에 삽입하여 전기접속하는 단계;를 더 포함한다.
본 발명에 대해 첨부 도면을 참조하여 실시예들을 기준으로 더 자세히 설명한다. 바람직한 실시예를 기준으로 본 발명을 설명하겠지만, 본 발명은 이에 한정되지 않는다. 당업자라면 추가적인 방식, 변형례, 실시예들은 물론 다른 사용분야도 인식할 것이고, 이들 모두 본 발명의 범위에 속한다고 보아야 한다.
바람직한 실시예의 상세한 설명
이하, 첨부 도면들을 참조하여 본 발명의 실시예에 대해 구체적으로 설명한다. 첨부 도면들은 단지 본 발명의 예를 든 것으로서 본 발명을 한정하는 것은 아니다.
도 1A-3은 양면 핀 소자를 이용해 두개 이상의 PCB를 연결하는 여러가지 기술중 한가지 예를 보여준다. 도 1A, 1B는 PGA(pin grid array) 패키지 등의 양면 쓰루홀 핀소자를 이용해 두개의 PCB를 연결하는 기술의 일례인데, 이때 PCB중 적어도 하나에는 다양한 깊이의 비아들이 있다. 도 2A, 2B는 양면 하이브리드 핀 소자를 이용해 두개의 PCB를 연결하는 기술의 일례를 보여주는데, 이때 적어도 하나의 PCB에는 다양한 깊이의 비아들이 있다. 하이브리드 핀 소자란 쓰루홀 계통 핀(예; PGA)과 표면실장핀(SMT){예; CGA(column grid array), BGA(ball grid array)} 둘다를 이용하는 회로소자를 말한다. 도 3은 길이가 일정한 핀 집합들을 갖는 양면 핀소자에 의해 두개의 PCB가 연결되어 있는 회로모듈을 보여준다. 도 1A-3에는 제각기 다양한 깊이의 비아들을 가져 채널 라우팅을 용이하게 하는 두개의 PCB들을 결합하는데 양면 핀소자들을 이용한 실시예들이 도시되어 있지만, 채널 라우팅 이외의 다른 이유로 다양한 깊이의 비아들을 갖는 PCB들을 연결하는 다른 실시예들이 있을 수도 있다.
핀이란 PCB의 하나 이상의 전기로와 핀소자의 입출력단 사이를 전기적으로 연결하는데 사용되는 모든 도체(예; "리이드")를 일컫는다. 핀은 스트레이트 핀, 금속(예; 금) 수지결정 핀, 볼, 컬럼 등을 포함하지만, 이에 한정되는 것은 아니다.
도 1A, 1B에는 양면 핀소자를 이용해 다양한 깊이의 비아를 갖는 두개의 PCB를 연결하는 기술의 일례가 본 발명의 일 실시예로서 도시되어 있다. 도 1A의 실시예에서는 PCB(102A), PCB(102B)와 쓰루홀 계통 핀소자(150)를 포함한 회로모듈의 단면도가 조립전 상태로 도시되어 있다. 설명의 편의상, 이 단면도는 소자(150)의핀 로우와 PCB(102A,102B)의 대응 로우의 단면도라고 가정한다.
PCB(102A)는 유전층(104A-104F)과 도전층(106A-106E)이 교대로 적층되어 있다. PCB(102B)는 유전층(128A-128F)과 도전층(130A-130E)이 교대로 적층되어 있다. PCB(102A,102B)의 층수가 일정한 것으로 도시되어 있지만, 그 층수는 이하의 가이드라인에 따라 얼마든지 적절하게 구현할 수 있다.
적어도 한 실시예에서, PCB(102A,102B)의 하나나 둘다에 대한 최적 채널라우팅 방식을 결정하는 한가지 이상의 채널라우팅 기술이 구현될 수 있다. 채널라우팅 기술로는 Kwong의 미국특허 6,388,890에 설명된 기술을 이용하는 것이 좋다. Kwong의 특허에서 설명된 것처럼, 신호 트레이스를 라우팅하는 채널(라인이나 선로라고도 함)은 PCB 일부만 침투한 비아를 이용해 형성될 수 있다. 비아 밑의 비침투층 부분, 즉 채널은 신호트레이스를 라우팅하는데 이용될 수 있다. 소자(150)의 기능성을 기초로 설명하기 위해, 비아(112-122, 126)와 표면패드(124)가 도면과 같이 배열되어 있는 PCB(102A)를 Kwong의 특허에서 설명한 것과 같은 한가지 이상의 채널라우팅 과정을 이용해 형성했는데, 여기서 비아(112,114,120,122)는 PCB(102A) 전체를 관통하는 쓰루홀을 포함하고, 비아(116,118,126)은 PCB(102)의 일부 층만을 관통하는 블라인드 비아(예; 마이크로비아)를 포함한다. 이런 구성에서는 PCB(102A)의 여러 층들에 하나 이상의 채널(108A-108E)을 형성할 수 있다. 다음, 이들 채널(108A-108E)을 이용해, Kwong의 특허에서 설명한 것처럼 PCB(102A)의 대응 층들에 트레이스를 구성할 수 있다.
일 실시예에서, PCB(102A,102B) 둘다 채널 라우팅을 구현한다. 따라서,비아(132,138-146)와 표면패드(134,136)가 PCB(102B)의 각 로우에 배열되어 전술한 방식으로 PCB(102B)의 여러 층에 채널(110A-110H)을 형성한다. 비아와 표면패드는 다른 로우에도 비슷하게 배열될 수 있다. 다음, 채널(110A-110H)를 이용해 최종 회로소자의 원하는 동작에 맞게 트레이스를 라우팅할 수 있다.
다양한 깊이의 비아를 사용하는 목적은 신호 트레이스를 라우팅하는 채널의 구현에 있지만, 본 발명은 채널 라우팅 이외의 다른 이유로 다양한 깊이의 비아를 갖는 회로기판을 연결하는데에도 적용될 수 있다.
소자(150)은 DIP(dual-inline package), PGA 패키지, CSP(chip scale package), 쓰루홀 어레이 커넥터 등의 다양한 쓰루홀 계통 회로소자를 포함할 수 있다. 일 실시예에서, 소자(150)는 윗면(168)에 다수의 핀이 있고 바닥면(188)에도 다수의 핀이 있다. 이들 핀의 일부나 전체는 소자(150)의 회로의 하나 이상의 입력단 및/또는 출력단에 전기적으로 연결될 수 있다. 핀은 그리드(또는 매트릭스) 패턴으로 각각의 표면에 배열되는 것이 바람직하다. 도시된 실시예에서, (비아/표면패드 112-126 각각에 대응하는) 핀(152-166)과, (비아/표면패드 132-146 각각에 대응하는) 핀(172-186)은 각각 윗면(168)과 바닥면(188)에 도시된 것과 같은 로우로 위치한다. 윗면과 바닥면 양쪽에 핀이 배열되어 있는 회로소자를 이하 양면 핀소자라 한다.
양면소자는 대개 일정한 길이의 핀을 구비한다. 그러나, 채널 라우팅이나 다른 목적으로 다양한 길이의 비아를 갖는 PCB에는 다양한 길이의 핀이 필요할 수도 있다. 본 실시예에서는 비아(112,114,120,122,132,142,144)가 쓰루홀이기 때문에,이들 비아에 대응하는 소자(150)의 위치에 전장(full-length) 핀들을 사용할 수 있다(즉, 이들 비아와의 전기적 연결을 위한 것임). 그러나, 이런 PCB에는 일반적으로 채널을 형성하거나 기타 이유로 블라인드 비아(예; 116,118,126,138,140,146) 및/또는 표면패드(예; 124,134,136)가 있기 때문에, 쓰루홀에 맞는 전장 핀들은 블라인드 비아/표면패드에는 적절하지 않다.
따라서, 적어도 일 실시예에서는 제작중에나 제작 후 개조 방식으로, PCB(102A,102B)의 대응 비아/표면패드와 어울리는 길이를 갖는 소자(150)의 핀들을 형성할 수 있다. (핀을 적어도 부분적으로 비아에 삽입하여) 소자(150)를 PCB 표면에 실장할 때 핀이 신뢰성 있게 부착되어 비아와 전기접촉할 정도로 핀이 충분히 길면서도 다른 핀들이 대응 비아나 표면패드와의 전기접촉과 신뢰성 있는 기계적 부착하는 것을 방해하지 않을 정도의 길이를 가질 때 핀은 대응 비아와 잘 어울린다. 소자(150)의 핀이 PCB의 표면패드와 전기접촉할 경우(예컨대 핀(164)과 표면패드(124)), 표면패드의 "깊이"는 소자(150)의 외측면(이 경우 윗면)과 대응 표면패드 사이의 거리이다.
소자(150)는 범용으로 제작되고 쓰루홀만을 갖는 PCB에 맞는 일정 길이의 핀(152-166,172-186)을 갖는다. 채널 라우팅을 갖는 PCB(102A,102B)에 소자(150)를 적용하기 위해, 핀의 일부분을 제거하여 변형된 핀이 대응 비아/표면패드의 깊이에 맞는 길이를 갖도록 할 수 있다. 도시된 바와 같이, 핀의 일부분(158A,164A,166A,174A,176A,178A,180A,186A)을 핀(156,158,164,166,174,176, 178,180,186)에서 각각 잘라낼 수 있다. 소자(150)의 핀을 이렇게 구성하면,핀(152-162,166,172,178-186)을 대응 비아(112-122,126,132,138-146)에 삽입하여 전기접촉할 수 있고, 핀(164,174,176)은 대응 PCB의 표면패드에 전기접촉할 수 있다.
소자(150)의 핀은 다양한 방법을 이용해 적당한 길이로 구성할 수 있다. 이런 기술로는, 다이아몬드 톱이나 레이저커터를 이용해 핀을 원하는 길이로 절단하거나, 핀을 원하는 길이로 갈아내는 기술 등이 있다. 한편, 원래부터 핀을 적당한 길이로 제조할 수도 있다.
전술한 바와 같이, 소자(150)는 조립 뒤에 PCB(102A)와 PCB(102B) 사이를 한군데 이상에서 전기접속하는데 사용되는 것이 바람직하다. 따라서, 소자(150)는 윗면(168)의 하나 이상의 핀과 바닥면(188)의 하나 이상의 핀 사이를 연결하는 로직을 포함하는 것이 좋다. 예컨대, 소자(150)는 핀(156,174,176) 사이를 연결하기 위한 로직(192)과, 핀(164,180) 사이를 연결하기 위한 로직(194)를 가질 수 있다.
이런 로직은 수동회로와 능동회로의 모든 조합을 포함할 수 있다. 예컨대, 윗면의 핀과 바닥면의 핀 사이에 신호선을 제공하는 간단한 도전경로가 이에 포함된다. 한편, 윗면(168)의 핀과 바닥면(188)의 핀 사이를 이동하는 신호의 잡음을 줄이기 위한 여과회로를 포함할 수도 있다. 또, DSP(digital signal processing) 로직과 같은 동작에 관련된 능동회로를 포함할 수도 있다.
도 1B는 본 발명의 일 실시예에 따라 도 1A의 소자(150)와 PCB(102A,102B)를 조립하여 회로모듈(190)을 구성하는 예를 보여준다. 도 1B에 도시된 바와 같이, 핀(152,162,166)을 PCB(102A)의 대응 비아(112-122,126)에 삽입하여 전기접속하고,핀(172,178-186)을 PCB(102B)의 대응 비아(132,138-146)에 삽입해 전기접속할 수 있다. 마찬가지로, 핀(164)을 PCB(102A)의 표면패드(124)에 전기접속시키고, 핀(174,176)을 PCB(102B)의 표면패드(134,136)에 각각 전기접속할 수 있다. 핀과 대응 비아/표면패드 사이의 전기적 및/또는 기계적 결합은 당업자에게 공지된 여러 방식으로 이루어질 수 있다. 예컨대, 솔더 리플로우 기술을 이용해 핀을 대응하는 비아/표면패드에 납땜할 수도 있다.
또, 적어도 일 실시예에서, 조립중에 잘못된 배향을 방지하기 위해 소자에 키를 형성할 수도 있다. 예컨대, PCB(102A,102B)중 하나의 핀 위치와 소자(150)의 대응 핀을 특정 형상(예; 정사각형)으로 만들어 다른 형상(예; 원형)을 갖는 나머지 핀/패드와 구분할 수도 있다. 한편, PCB(102B)와 어울리지 않는 윗면의 소정 핀 패턴이나, PCB(102A)와 어울리지 않는 바닥면의 핀 패턴을 이용해 소자(150)를 특정화할 수도 있다. 또, 돌기나 노치와 같은 기계적이나 구조적인 특징을 소자(150)에 형성하여 소자가 PCB(102A,102B)에 잘못 삽입되는 것을 방지할 수도 있다.
조립이 끝난 뒤, 소자(150)는 PCB(102A,102B) 사이의 커넥터 기능을 한다. 그러나, 단순한 기계적 커넥터와 달리, 핀 소자(150)는 PCB(102A,102B) 사이를 이동하는 신호에 미치는 악영향을 줄이거나 없애기 위한 수동/능동 로직을 구현할 수 있다. 또, 양면 핀소자를 여러개의 PCB에 연결하면, 많은 경우 회로소자의 비용과 복잡성을 낮출 수 있다.
도 2A, 2B에는 양면 하이브리드 핀소자를 이용해 두개의 채널-라우팅된 PCB를 연결하는 기술이 본 발명의 일 실시예로서 도시되어 있다. 도 2A의 실시예에서는, PCB(202A,202B)와 하이브리드 소자(250)를 포함한 회로모듈의 단면도가 조립전 상태로 도시되어 있다. 설명의 편의상 이 단면도는 소자(250)의 핀 로우와 PCB(202A,202B)의 대응 로우의 단면도로 가정한다.
PCB(202A)는 유전층(204A-204F)과 도전층(206A-206E)이 교대로 적층된 것이다. PCB(202B)는 유전층(228A-228F)과 도전층(230A-230E)이 교대로 적층된 것이다. PCB(202A,202B)의 층수가 일정한 것으로 도시되어 있지만, 그 층수는 본 명세서의 가이드라인에 따라 얼마든지 변경할 수 있다.
PCB(102A,102B)에서 설명한 것처럼, PCB(202A,202B)는 쓰루홀, 블라인드 비아 및/또는 표면패드와 같이 다양한 깊이의 비아들의 배열을 이용해 채널 라우팅을 구현할 수 있다. 도시된 실시예에서, PCB(202A)는 쓰루홀(212,214,220,222), 블라인드 비아(218,226) 및 표면패드(216,224)를 도시된 배열로 이용하여 트레이스를 라우팅하는 채널(208A-208E)을 형성한다. 마찬가지로, PCB(202B)도 쓰루홀(232,242), 블라인드 비아(238,240,246), 접촉패드(234,236,244)를 이용해 PCB(202B)에서 트레이스를 라우팅하는 채널(210A-210H)을 형성할 수 있다.
도 1의 소자(150)와 마찬가지로, 소자(250) 역시 윗면(268)과 바닥면(288)에 핀이 배치되어 있는 양면소자를 포함한다. 그러나, 소자(150)와는 달리, 이 소자(250)는 쓰루홀 관련 핀(예; 스트레이트 핀)과 표면실장핀(예; 볼이나 컬럼)을 둘다 구비하여 PCB(202A,202B)의 구성에 핀을 적용한다.
도시된 바와 같이, 소자(250)는 PCB(202A)의 비아(212,214,218,220,222,226)와 각각 전기접속하는 핀(252,254,258,260,262,266)과, PCB(202B)의 비아(232,238,240,242,246)와 각각 전기접속하는 핀(272,278,280,282,286)을 구비할 수 있다. 도시된 바와 같이, 핀(252,254,258-262,266,272,278-282,286) 각각을 대응 비아와 어울리는 길이로 제작하거나 절단할 수 있다. 표면패드(216,224,234,236,244)와의 전기접속에 핀을 이용하지 않고, 소자(250)에 SMT-계통 핀(예; 볼 256, 264, 274,276,284)을 사용할 수도 있다.
양면 핀소자(250)는 조립 후에 PCB(202A,202B) 사이를 한군데 이상에서 전기접속하는데 사용하는 것이 바람직하다. 따라서, 이 소자(250)는 윗면(268)의 핀과 바닥면(288)의 핀을 전기접속하기 위한 로직을 포함할 수 있다. 예컨대, 핀(256,274,276) 사이를 연결하기 위한 로직(292)과, 핀(264,280) 사이를 연결하기 위한 로직(294)이 있다. 이런 로직은 소자(150)의 로직(192,194)과 마찬가지로 수동/능동 회로의 임의의 조합을 포함할 수 있다(도 1 참조).
도 2B는 본 발명의 일 실시예에 따라 도 2A의 소자(250)와 PCB(202A,202B)를 조립해 회로모듈(290)을 형성하는 예를 보여준다. 도 2B에 도시된 바와 같이, 핀(252,254,258,260,262,266)을 PCB(202A)의 대응 비아(212,214,218,220,222,226) 각각에 삽입해 전기접속하고, 핀(272,278,280,282,286)을 PCB(202B)의 대응 비아(232,238,240,242,246)에 각각 삽입해 전기접속할 수 있다. 마찬가지로, 볼(256,264)을 PCB(202A)의 표면패드(216,224)에 각각 전기접속하고, 볼(274,276)을 PCB(202B)의 표면패드(234,236,244)에 각각 전기접속할 수 있다. 핀과 대응 비아/표면패드 사이의 전기적 및/또는 기계적 결합은 당업자에게 알려진 다양한 방법 어떤 것을 이용해서도 이루어질 수 있다. 적어도 일 실시예에서, 조립중의 잘못된배향을 방지하기 위해 특정 핀 패턴이나 기계적 특징을 이용해 소자(250)에 특정 형태를 마련할 수도 있다.
조립 후, 소자(250)는 PCB(202A,202B) 사이의 커넥터 기능을 한다. 그러나, 소자(250)는 단순한 기계적 커넥터와 달리 PCB(202A,202B) 사이에 전달되는 신호에 미치는 악영향을 줄이거나 없애기 위한 수동/능동 로직을 구비할 수 있다. 또, 하나의 소자를 여러개의 PCB에 연결해, 많은 경우 회로모듈(290)의 비용과 복잡성을 줄일 수 있다.
도 1A-2B의 실시예에서는 핀이 PCB의 각각의 비아에 상당 길이 삽입되는 길이로 형성되거나 절단되었지만, 일정한 길이를 갖도록 일단의 핀을 절단하거나 형성하고, 일정길이의 각각의 핀을 가장 짧은 비아에 충분히 삽입하되, 나머지 핀은 각각의 비아/표면패드에 기계적으로 결합하여 전기접속할 수도 있다. 도 3에는, 본 발명의 일 실시예에 따라 일정 길이의 핀들을 갖는 양면 핀소자(350)로 두개의 PCB(202A,202B)를 연결한 회로모듈(390)이 도시되어 있다.
핀 소자(350)는 윗면의 핀(352-366)과 바닥면의 핀(372-386)을 갖는데, 핀(352-366;372-386)은 예컨대 (전술한 로직 292,294와 비슷한) 로직(392,394)을 이용해 PCB(202A,202B)를 연결하고 그 사이에 하나 이상의 신호경로를 형성하는데 이용될 수 있다. 도 3의 실시예에서, 핀(352,354,358-362,366,372,378-382,386)은 비아(212,214,218-222,226,232,238-242,246)에 각각 연결하기 위한 스트레이트 핀이다. 핀(356,364,374,376,384)은 각각 표면패드(216,224,234,236,244)에 연결하기 위한 볼이다.
비아와 핀 사이의 기계적 연결의 신뢰성은 흔히 핀이 비아에 삽입되는 정도와 관련이 있지만, 실질적으로 길이가 일정한 일단의 핀을 사용하는 장점은 각각의 비아의 길이를 확장하는 핀에 의한 추가적인 기계적 결합을 확보할 수 있다는 것이다. 예를 들면, 각각의 비아의 깊이에 맞는 길이로 핀을 형성하지 않고 핀(352,354,358-362,366,372,378-382,386)의 길이를 일정하게 하는 것이 수고가 덜 든다. 따라서, 적어도 일 실시예에서, 비아에 연결하도록 구성된 소자(350) 표면의 핀을 대응 PCB의 가장 짧은 비아에 맞는 핀 길이로 일정하게 절단하여, 가장 짧은 비아와의 기계적/전기적 결합을 신뢰성 있게 형성할 수 있다. 동시에, 핀의 길이 때문에 다른 핀들은 적어도 일부는 각각의 비아로 들어갈 수 있고, 표면패드용 핀들은 각각의 표면패드와 접촉할 수 있다.
도시된 바와 같이, 핀(352,354,358-362,366)을 일정한 길이로 형성하거나 절단하면, 핀(366)은 PCB(202A)에서 가장 짧은 비아(226)와 기계적/전기적 결합을 하고, 핀(352-364)은 각각의 비아/표면패드와 신뢰성 있는 기계적/전기적 결합을 할 수 있다. 마찬가지로, 핀(372,378-382,386)을 일정한 길이로 절단하거나 형성하여, 핀(372-386)이 각각의 비아/표면패드(232-246)와 기계적/전기적 접촉하게 할 수 있다.
본 발명은 이상 설명한 실시예에 한정되지 않는다. 이상 설명한 실시예 이외에도, 당업자라면 이상의 설명과 첨부 도면으로부터 본 발명의 다양한 변형을 예사할 수 있을 것이다. 따라서, 이런 변형도 모두 첨부된 특허청구범위에 속한다고 본다. 또, 특정 목적으로 특정 환경에서 특정한 내용에 대해 본 발명을 설명했지만, 당업자라면 그 유용성이 이런 설명에 한정되지 않으며 여러 목적의 여러가지 환경에서도 본 발명을 구현할 수 있을 것이다. 따라서, 특허청구범위는 이상 설명한 본 발명의 모든 사상을 감안하여 고려되어야 한다.

Claims (22)

  1. 제1, 제2 다층 회로기판들을 연결하되, 제1 다층 회로기판에는 다양한 깊이의 다수의 제1 도전 비아들이 있고, 제2 다층 회로기판에는 다수의 도전 비아들이 있는 회로소자에 있어서:
    제1 다층 회로기판의 다수의 제1 도전 비아에 대응하도록 회로소자의 제1 표면에 위치하고, 각각 제1 다층 회로기판의 제1 도전비아들 각각의 깊이에 대응하는 길이를 갖는 다수의 제1 핀; 및
    제2 다층 회로기판의 제2 도전비아들에 대응하도록 회로소자의 제2 표면에 위치한 다수의 제2 핀;을 포함하는 것을 특징으로 하는 회로소자.
  2. 제1항에 있어서, 상기 다수의 제1 핀들중 하나 이상의 핀과 제2 다수의 핀들중 하나 이상의 핀 사이를 전기접속하기 위한 회로들을 하나 이상 더 포함하는 것을 특징으로 하는 회로소자.
  3. 제1항에 있어서, 제1 다층 회로기판의 하나 이상의 신호층들에서 하나 이상의 도전 신호 트레이스들을 라우팅하기 위한 채널을 하나 이상 형성하도록 상기 다수의 제1 도전비아들을 배열하는 것을 특징으로 하는 회로소자.
  4. 제2항에 있어서, 제2 다층 회로기판의 하나 이상의 신호층에서 하나 이상의도전 신호 트레이스들을 라우팅하기 위한 채널을 하나 이상 형성하도록 제2 다층 회로기판의 다양한 깊이의 다수의 제2 도전비아들이 배열되고, 다수의 제2 핀들의 각각의 길이는 제2 다층 회로기판의 다수의 제2 도전 비아들 각각의 깊이와 대응하는 것을 특징으로 하는 회로소자.
  5. 제1항에 있어서, 제2 다층 회로기판의 다수의 제2 도전 비아들의 깊이가 다양한 것을 특징으로 하는 회로소자.
  6. 제5항에 있어서, 제2 다층 회로기판의 하나 이상의 신호층들에서 하나 이상의 도전 신호 트레이스를 라우팅하기 위한 채널을 하나 이상 형성하도록 제2 다층 회로기판의 다수의 제2 도전 비아들을 배열하고, 다수의 제2 핀들 각각의 길이는 제2 다층 회로기판의 다수의 제2 도전 비아들 각각의 깊이에 대응하는 것을 특징으로 하는 회로소자.
  7. 제1항에 있어서, 제1 및 제2 다수의 핀들 각각이 스트레이트 핀, 금속 수지결정, 컬럼 및 볼로 이루어진 그룹중의 하나인 것을 특징으로 하는 회로소자.
  8. 제1항에 있어서, 제2 다층 회로기판에 회로소자의 제1 표면이 연결되지 않도록 제1 다수의 핀들을 배열한 것을 특징으로 하는 회로소자.
  9. 다양한 깊이의 다수의 제1 도전비아들을 갖는 제1 다층 회로기판;
    다수의 도전 비아들을 갖는 제2 다층 회로기판; 및
    제1 표면은 제2 다층 회로기판의 표면에 장착되고 제2 표면은 제2 다층 회로기판의 표면에 장착되는 회로소자;를 포함하고,
    상기 회로소자는,
    제1 다층 회로기판의 다수의 제1 도전 비아에 대응하도록 회로소자의 제1 표면에 위치하고, 각각 제1 다층 회로기판의 제1 도전비아들 각각에 삽입되어 전기접속되는 다수의 제1 핀; 및
    제2 다층 회로기판의 제2 도전비아들에 대응하도록 회로소자의 제2 표면에 위치하고, 각각 제2 다층 회로기판의 다수의 제2 도전 비아들 각각에 삽입되어 전기접속하는 다수의 제2 핀;을 포함하며,
    회로소자의 다수의 제1 핀들 각각의 길이는 제1 다층 회로기판의 다수의 제1 도전 비아들 각각의 깊이에 대응되는 것을 특징으로 하는 회로모듈.
  10. 제9항에 있어서, 상기 회로소자가 제1 다수의 핀중 하나 이상과 제2 다수의 핀중 하나 이상을 전기접속하기 위한 회로들을 하나 이상 더 포함하는 것을 특징으로 하는 회로모듈.
  11. 제9항에 있어서, 제1 다층 회로기판의 하나 이상의 신호층에서 하나 이상의 도전 신호 트레이스를 라우팅하기 위한 채널을 하나 이상 형성하도록 제1 다수의도전 비아들이 배열된 것을 특징으로 하는 회로모듈.
  12. 제11항에 있어서, 제2 다층 회로기판의 하나 이상의 신호층에서 하나 이상의 도전 신호 트레이스들 라우팅하기 위한 채널을 하나 이상 형성하도록 제2 다층 회로기판의 다양한 깊이의 다수의 제2 도전비아들이 배열되고, 다수의 제2 핀들의 각각의 길이는 제2 다층 회로기판의 다수의 제2 도전 비아들 각각의 깊이와 대응하는 것을 특징으로 하는 회로모듈.
  13. 제9항에 있어서, 제2 다층 회로기판의 다수의 제2 도전 비아들의 깊이가 다양한 것을 특징으로 하는 회로모듈.
  14. 제2 다층 회로기판의 하나 이상의 신호층들에서 하나 이상의 도전 신호 트레이스를 라우팅하기 위한 채널을 하나 이상 형성하도록 제2 다층 회로기판의 다수의 제2 도전 비아들을 배열하고, 다수의 제2 핀들 각각의 길이는 제2 다층 회로기판의 다수의 제2 도전 비아들 각각의 깊이에 대응하는 것을 특징으로 하는 회로모듈.
  15. 제1 및 제2 다수의 핀들 각각이 스트레이트 핀, 금속 수지결정, 컬럼 및 볼로 이루어진 그룹중의 하나인 것을 특징으로 하는 회로모듈.
  16. 제1, 제2 다층 회로기판들을 연결하기 위한 회로소자들을 구현하되, 회로소자의 제1 표면에는 다수의 제1 핀들이 있고 회로소자의 제2 표면에는 다수의 제2 핀들이 있으며, 제1 다층 회로기판에는 다양한 깊이의 다수의 제1 도전 비아들이 있고, 제2 다층 회로기판에는 다수의 도전 비아들이 있는 회로소자를 구현하는 방법에 있어서:
    제1 다층 회로기판의 다수의 제1 도전 비아 각각의 깊이에 대응하는 길이를 갖도록 회로소자의 다수의 제1 핀들 각각을 형성하는 단계;를 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서,
    제1 다층 회로기판 표면에 회로소자의 제1 표면을 결합하되, 다수의 제1 핀들 각각을 제1 다층 회로기판의 다수의 제1 도전 비아들 각각에 삽입하여 전기접속하는 단계; 및
    제2 다층 회로기판 표면에 회로소자의 제2 표면을 결합하되, 다수의 제2 핀들 각각을 제2 다층 회로기판의 다수의 제2 도전 비아들 각각에 삽입하여 전기접속하는 단계;를 더 포함하는 것을 특징으로 하는 방법.
  18. 제16항에 있어서, 제1 다층 회로기판의 하나 이상의 신호층들에서 하나 이상의 도전 신호 트레이스들을 라우팅하기 위한 채널을 하나 이상 형성하도록 제1 다층 회로기판의 다수의 제1 도전비아들을 배열하는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 제2 다층 회로기판의 다수의 제2 도전 비아들의 깊이가 다양한 것을 특징으로 하는 방법.
  20. 제19항에 있어서, 제2 다층 회로기판의 하나 이상의 신호층들에서 하나 이상의 도전 신호 트레이스를 라우팅하기 위한 채널을 하나 이상 형성하도록 다수의 제2 도전 비아들을 배열하는 것을 특징으로 하는 방법.
  21. 제19항에 있어서, 다수의 제2 핀들중 적어도 하나는 제2 다층 회로기판의 다수의 제2 도전 비아들 각각의 깊이에 대응하는 길이를 갖도록 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  22. 제21항에 있어서,
    회로소자의 제1 표면을 제1 다층 회로기판 표면에 결합하되, 다수의 제1 핀들 각각을 제1 다층 회로기판의 다수의 제1 도전 비아들 각각에 삽입하여 전기접속하는 단계; 및
    회로소자의 제2 표면을 제2 다층 회로기판 표면에 결합하되, 다수의 제2 핀들 각각을 제2 다층 회로기판의 다수의 제2 도전 비아들 각각에 삽입하여 전기접속하는 단계;를 더 포함하는 것을 특징으로 하는 방법.
KR1020040042805A 2003-06-12 2004-06-11 다층 회로기판을 연결하는 기술 KR101062538B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/459,475 2003-06-12
US10/459,475 US6817870B1 (en) 2003-06-12 2003-06-12 Technique for interconnecting multilayer circuit boards

Publications (2)

Publication Number Publication Date
KR20040107389A true KR20040107389A (ko) 2004-12-20
KR101062538B1 KR101062538B1 (ko) 2011-09-06

Family

ID=33299681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042805A KR101062538B1 (ko) 2003-06-12 2004-06-11 다층 회로기판을 연결하는 기술

Country Status (8)

Country Link
US (1) US6817870B1 (ko)
EP (1) EP1487060A3 (ko)
JP (1) JP2005044779A (ko)
KR (1) KR101062538B1 (ko)
CN (1) CN1607897B (ko)
CA (1) CA2470790A1 (ko)
HK (1) HK1075169A1 (ko)
TW (1) TW200507722A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735825B1 (ko) * 2006-03-03 2007-07-06 한국과학기술원 다층 패키지 구조물 및 그의 제조방법

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582999B2 (en) * 2003-11-20 2009-09-01 Intelligent Electric Motor Solutions Pty Ltd Electric machine having a magnetically inducible core
US7108556B2 (en) * 2004-07-01 2006-09-19 Amphenol Corporation Midplane especially applicable to an orthogonal architecture electronic system
US8444436B1 (en) * 2004-07-01 2013-05-21 Amphenol Corporation Midplane especially applicable to an orthogonal architecture electronic system
US7094102B2 (en) * 2004-07-01 2006-08-22 Amphenol Corporation Differential electrical connector assembly
US20060148283A1 (en) * 2004-12-30 2006-07-06 Minich Steven E Surface-mount electrical connector with strain-relief features
US7307437B1 (en) * 2005-03-24 2007-12-11 Hewlett-Packard Development Company, L.P. Arrangement with conductive pad embedment
US7914304B2 (en) * 2005-06-30 2011-03-29 Amphenol Corporation Electrical connector with conductors having diverging portions
US20090291593A1 (en) 2005-06-30 2009-11-26 Prescott Atkinson High frequency broadside-coupled electrical connector
US20080025007A1 (en) * 2006-07-27 2008-01-31 Liquid Computing Corporation Partially plated through-holes and achieving high connectivity in multilayer circuit boards using the same
US7785113B2 (en) 2006-10-27 2010-08-31 Asahi Denka Kenkyusho Co., Ltd. Electrical connection structure
JP2008210974A (ja) * 2007-02-26 2008-09-11 Hitachi Ltd プレスフィットピン及び基板構造
KR100885121B1 (ko) * 2007-08-29 2009-02-20 가부시키가이샤 아사히 덴카 겐큐쇼 전기 접속구조
US7878854B2 (en) * 2008-07-21 2011-02-01 Tyco Electronics Corporation Electrical connector having variable length mounting contacts
CN102396030B (zh) 2009-04-17 2014-10-29 惠普公司 用于降低大的存储器覆盖区背景下的迹线长度和电容的方法和系统
EP2290753B1 (de) * 2009-08-31 2012-12-05 ERNI Electronics GmbH Steckverbinder und Multilayerplatine
DE102009057260A1 (de) * 2009-12-08 2011-08-04 ERNI Electronics GmbH, 73099 Relief-Steckverbinder und Multilayerplatine
US7833026B1 (en) * 2010-03-23 2010-11-16 Tyco Electronics Corporation Electrical connector system
US8057240B2 (en) * 2010-03-23 2011-11-15 Tyco Electronics Corporation Circuit board for an electrical connector assembly
WO2011140438A2 (en) 2010-05-07 2011-11-10 Amphenol Corporation High performance cable connector
US8491313B2 (en) 2011-02-02 2013-07-23 Amphenol Corporation Mezzanine connector
US8529276B2 (en) * 2011-02-18 2013-09-10 Hi Rel Connectors, Inc. Connector to flex assembly
US9831588B2 (en) 2012-08-22 2017-11-28 Amphenol Corporation High-frequency electrical connector
US9372205B2 (en) * 2014-01-15 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Universal probe card PCB design
US9450344B2 (en) 2014-01-22 2016-09-20 Amphenol Corporation High speed, high density electrical connector with shielded signal paths
IL239386B (en) 2015-06-11 2018-07-31 Medigus Ltd Video camera head
US11395406B2 (en) 2015-06-11 2022-07-19 Scoutcam Ltd. Camera head
US10541482B2 (en) 2015-07-07 2020-01-21 Amphenol Fci Asia Pte. Ltd. Electrical connector with cavity between terminals
WO2018009269A1 (en) * 2016-07-06 2018-01-11 Lumileds Llc Printed circuit board for integrated led driver
CN115000735A (zh) 2016-08-23 2022-09-02 安费诺有限公司 可配置为高性能的连接器
EP3595417A4 (en) * 2017-03-06 2020-03-18 Mitsubishi Electric Corporation CONTROL UNIT WITH INLET STRUCTURE
JP6597936B2 (ja) 2017-05-16 2019-10-30 株式会社村田製作所 電子機器
KR20190002100A (ko) * 2017-06-29 2019-01-08 주식회사 유라코퍼레이션 회로기판 어셈블리 및 그 제조 방법
JP6621450B2 (ja) * 2017-09-13 2019-12-18 矢崎総業株式会社 板状配索材の導体接続構造
BE1026201B1 (de) * 2018-04-11 2019-11-12 Phoenix Contact Gmbh & Co. Kg Leiterplattenanordnung
CN208862209U (zh) 2018-09-26 2019-05-14 安费诺东亚电子科技(深圳)有限公司 一种连接器及其应用的pcb板
TWI733074B (zh) * 2019-01-09 2021-07-11 榮晶生物科技股份有限公司 微型電子裝置及其電路基板
CN111511100B (zh) * 2019-01-30 2021-09-24 京东方科技集团股份有限公司 柔性电路板及制作方法、电子装置模组及电子装置
US11469554B2 (en) 2020-01-27 2022-10-11 Fci Usa Llc High speed, high density direct mate orthogonal connector
CN115428275A (zh) 2020-01-27 2022-12-02 富加宜（美国）有限责任公司 高速连接器
CN215816516U (zh) 2020-09-22 2022-02-11 安费诺商用电子产品(成都)有限公司 电连接器
CN213636403U (zh) 2020-09-25 2021-07-06 安费诺商用电子产品(成都)有限公司 电连接器
US11664626B2 (en) * 2021-07-29 2023-05-30 Dell Products L.P. Staggered press-fit fish-eye connector
KR20230020129A (ko) * 2021-08-03 2023-02-10 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN115842254B (zh) * 2023-03-01 2023-05-12 上海合见工业软件集团有限公司 一种叠放互连系统及一种电路板

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60250699A (ja) * 1984-05-25 1985-12-11 富士通株式会社 高周波モジュ−ルの接続構造
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same
US4662691A (en) * 1986-01-03 1987-05-05 Motorola, Inc. Surface mount connector for metal printed circuit panels
US4735587A (en) * 1986-02-12 1988-04-05 Specialty Electronics, Inc. Pin header with board retention tail
US4859188A (en) * 1987-10-05 1989-08-22 Cray Research, Inc. Wire/disk board-to-board interconnect device
US4939624A (en) * 1988-12-14 1990-07-03 Cray Research, Inc. Interconnected multiple circuit module
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
JP2892514B2 (ja) * 1991-01-22 1999-05-17 ケル株式会社 電気コネクタ
US5224918A (en) * 1991-06-27 1993-07-06 Cray Research, Inc. Method of manufacturing metal connector blocks
US5269693A (en) * 1991-11-25 1993-12-14 Nec Corporation Connector for printed circuit boards
US5241454A (en) * 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
JP2556834Y2 (ja) * 1992-08-07 1997-12-08 モレックス インコーポレーテッド プリント回路基板用電気コネクタ
DE4237632A1 (de) 1992-11-07 1994-05-11 Export Contor Ausenhandelsgese Schaltungsanordnung
TW281818B (ko) * 1993-12-14 1996-07-21 Market Kk
EP0677897A3 (de) * 1994-04-14 1996-09-11 Siemens Ag Leiterplattenanordnung für Steckverbindungen.
DE69413679T2 (de) * 1994-07-15 1999-04-29 Berg Electronics Mfg Zusammenbau eines abgeschirmten Verbinders und einer Leiterplatte mit kontaktierten Löchern
JPH09139264A (ja) * 1995-11-13 1997-05-27 Yazaki Corp Ｐｃｂ用多極コネクタ
US5819401A (en) * 1996-06-06 1998-10-13 Texas Instruments Incorporated Metal constrained circuit board side to side interconnection technique
US5761050A (en) * 1996-08-23 1998-06-02 Cts Corporation Deformable pin connector for multiple PC boards
JPH1164377A (ja) 1997-08-20 1999-03-05 Jsr Corp 積層型コネクターおよび回路基板検査用アダプター装置
US6407652B1 (en) * 1998-11-19 2002-06-18 Pulse Research Lab Adapters for RF connectors
TW392958U (en) * 1998-12-18 2000-06-01 Hon Hai Prec Ind Co Ltd Electronic card connector assembly
JP4295384B2 (ja) * 1999-03-08 2009-07-15 富士通コンポーネント株式会社 コネクタ
JP4311859B2 (ja) * 2000-04-17 2009-08-12 富士通株式会社 バックボード
JP2001307795A (ja) * 2000-04-18 2001-11-02 Yazaki Corp 配線ユニット及び電気接続箱
US6388890B1 (en) 2000-06-19 2002-05-14 Nortel Networks Limited Technique for reducing the number of layers in a multilayer circuit board
JP2002015805A (ja) * 2000-06-28 2002-01-18 Auto Network Gijutsu Kenkyusho:Kk 基板接続構造及び方法
US6608762B2 (en) * 2001-06-01 2003-08-19 Hyperchip Inc. Midplane for data processing apparatus
JP2003017163A (ja) 2001-06-27 2003-01-17 Gunma Denki Kk サブ基板搭載用多ピンコネクタ及びプリント基板の部品実装方法
US6623280B2 (en) * 2001-11-13 2003-09-23 International Business Machines Corporation Dual compliant pin interconnect system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735825B1 (ko) * 2006-03-03 2007-07-06 한국과학기술원 다층 패키지 구조물 및 그의 제조방법

Also Published As

Publication number Publication date
HK1075169A1 (en) 2005-12-02
CA2470790A1 (en) 2004-12-12
EP1487060A3 (en) 2007-11-07
EP1487060A2 (en) 2004-12-15
US6817870B1 (en) 2004-11-16
JP2005044779A (ja) 2005-02-17
KR101062538B1 (ko) 2011-09-06
CN1607897A (zh) 2005-04-20
TW200507722A (en) 2005-02-16
CN1607897B (zh) 2010-04-21

Similar Documents

Publication Publication Date Title
KR101062538B1 (ko) 다층 회로기판을 연결하는 기술
KR102666151B1 (ko) 반도체 패키지
EP1705967B1 (en) Off-grid decoupling capacitor of ball grid array (BGA) devices and method
US8120927B2 (en) Printed circuit board
CN113573463B (zh) 电路板
US20100041252A1 (en) Connector, connector mounting structure, and method of manufacturing connector
US6011695A (en) External bus interface printed circuit board routing for a ball grid array integrated circuit package
JPH10341080A (ja) 一次スルー・ホールおよび二次スルー・ホールを有する回路板および方法
TW202002732A (zh) 用於高速且高密度之電連接器的背板佔位面積
EP3641510B1 (en) Systems and methods for providing a high speed interconnect system with reduced crosstalk
JP2009038112A (ja) プリント配線板構造および電子機器
US6538213B1 (en) High density design for organic chip carriers
US10595394B1 (en) PCB with minimized crosstalk
US20110085313A1 (en) Motherboard Assembly for Interconnecting and Distributing Signals and Power
US7402757B1 (en) Method, system, and apparatus for reducing transition capacitance
TW201528884A (zh) 線路板及電子總成
US9681554B2 (en) Printed circuit board
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
US20100073892A1 (en) Circuit board including stubless signal paths and method of making same
US20220304149A1 (en) Multilayer circuit board
JP2002344092A (ja) プリント基板
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
CN114126190A (zh) 电路板结构及其制作方法
WO2003096777A3 (en) Adapter for surface mount devices to through hole applications
CN113747658A (zh) 使用两个布线层的集成电路的印刷电路板连接

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee