CN114126190A - 电路板结构及其制作方法 - Google Patents

电路板结构及其制作方法 Download PDF

Info

Publication number
CN114126190A
CN114126190A CN202011389798.5A CN202011389798A CN114126190A CN 114126190 A CN114126190 A CN 114126190A CN 202011389798 A CN202011389798 A CN 202011389798A CN 114126190 A CN114126190 A CN 114126190A
Authority
CN
China
Prior art keywords
circuit
core substrate
layer
circuit board
board structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011389798.5A
Other languages
English (en)
Inventor
曾子章
李少谦
刘汉诚
郑振华
谭瑞敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN114126190A publication Critical patent/CN114126190A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种电路板结构及其制作方法。电路板结构包括至少两子电路板以及至少一连接件。每一子电路板包括多个载板单元。连接件连接于子电路板之间，而于子电路板之间定义出多个应力释放间隙。本发明的电路板结构，可在回焊期间避免或减少产生翘曲，且可提高表面黏着技术组件的组装良率。

Description

电路板结构及其制作方法
技术领域
本发明涉及一种电路板结构及其制作方法，尤其涉及一种可避免在回焊期间产生翘曲的电路板结构及其制作方法。
背景技术
发光二极管的选择和放置与电路板上的铜接触垫的平坦度有关。若电路板上的铜接触垫的平坦度不佳，则会降低接合良率，导致良率损失。再者，回焊温度及电路板的尺寸也会影响接合良率。当回焊温度较高时，较大面积尺寸的电路板因应力无法释放，而会发生较大的翘曲，进而降低电路板的组装良率。若为了避免大尺寸面积的电路板产生翘曲，而将电路板裁切成小面积尺寸的电路板，则会减少表面黏着技术(surface mountingtechnology,SMT)组件的产能(assembly throughput)，且也会增加发光二极管组装至显示器上的制作步骤。
发明内容
本发明是针对一种电路板结构，可在回焊期间避免或减少产生翘曲，且可提高表面黏着技术(SMT)组件的组装良率。
本发明还针对一种电路板结构的制作方法，用以制作上述的电路板结构。
根据本发明的实施例，电路板结构，其包括至少两子电路板以及至少一连接件。每一子电路板包括多个载板单元。连接件连接于子电路板之间，而于子电路板之间定义出多个应力释放间隙。
在根据本发明的实施例的电路板结构中，上述的每一应力释放间隙为贯孔。
在根据本发明的实施例的电路板结构中，上述的每一载板单元包括核心基材、多个导电胶块、第一线路层以及第二线路层。核心基材具有彼此相对的上表面与下表面以及贯穿核心基材且连接上表面与下表面的多个通孔。导电胶块分别配置于核心基材的通孔内。第一线路层配置于核心基材的上表面上，且覆盖上表面与每一导电胶块的顶表面。第二线路层配置于核心基材的下表面上，且覆盖下表面与每一导电胶块的底表面。
在根据本发明的实施例的电路板结构中，上述的每一载板单元还包括第一防焊层以及第二防焊层。第一防焊层配置于第一线路层所暴露出的部分上表面上，且延伸覆盖部分第一线路层上，并暴露出部分第一线路层。第二防焊层配置于第二线路层所暴露出的部分下表面上，且延伸覆盖部分第二线路层上，并暴露出部分第二线路层。
在根据本发明的实施例的电路板结构中，上述的每一载板单元还包括第一表面处理层以及第二表面处理层。第一表面处理层配置于第一防焊层所暴露出的第一线路层上。第二表面处理层配置于第二防焊层所暴露出的第二线路层上。
在根据本发明的实施例的电路板结构中，上述的至少一连接件包括多个连接件，且连接件位于同一轴线上。
在根据本发明的实施例的电路板结构中，上述的至少一连接件包括多个第一连接件以及多个第二连接件。第一连接件位于第一轴线上，而第二连接件位于第二轴线上，且第一轴线垂直于第二轴线。
根据本发明的实施例，电路板结构的制作方法其包括以下步骤。提供电路基板，电路基板上形成有多个载板单元。形成多个应力释放间隙于电路基板上，而将电路基板区分为至少两子电路板以及至少一连接件。连接件连接于子电路板之间，且子电路板包括载板单元。
在根据本发明的实施例的电路板结构的制作方法中，上述的形成应力释放间隙于电路基板上的步骤包括形成多个贯孔于电路基板上。
在根据本发明的实施例的电路板结构的制作方法中，上述的形成每一载板单元的步骤包括：提供核心基材，核心基材具有彼此相对的上表面与下表面以及贯穿核心基材且连接上表面与下表面的多个通孔，其中核心基材处于B阶段(B-stage)状态。填充多个导电胶块于核心基材的通孔内，其中导电胶块突出于上表面与下表面。以压合、固化及图案化的方式分别形成第一线路层与第二线路层于核心基材上。核心基材由B阶段状态转变成C阶段(C-stage)状态。第一线路层配置于核心基材的上表面上，且覆盖上表面与每一导电胶块的顶表面，而第二线路层配置于核心基材的下表面上，且覆盖下表面与每一导电胶块的底表面。
基于上述，在本发明的电路板结构的设计中，连接于子电路板之间的连接件可与子电路板定义出应力释放间隙，藉此可释放于回焊期间电路板结构所产生的应力。因此，本发明的电路板结构可避免或减少产生翘曲，进而可提高表面黏着技术(SMT)组件组装于其上的组装良率。
附图说明
图1A是依照本发明的一实施例的一种电路板结构的示意图；
图1B是图1A中一个载板单元的剖面示意图；
图2是依照本发明的另一实施例的一种电路板结构的示意图；
图3是图1A的电路板结构接合至电路母板且芯片配置于电路板结构上的剖面示意图。
附图标记说明
10:电路母板；
20:芯片；
30:第一凸块；
40:第二凸块；
100a、100b:电路板结构；
110、110’:电路基板；
110a、110b、110c、110d:子电路板；
111、113:侧壁；
120:连接件；
120a:第一连接件；
120b:第二连接件；
210:核心基材；
212:上表面；
214:下表面；
216:通孔；
220:导电胶块；
222:顶表面；
224:底表面；
230:第一线路层；
240:第二线路层；
250:第一防焊层；
260:第二防焊层；
270:第一表面处理层；
280:第二表面处理层；
G、G1、G2:应力释放间隙；
U:载板单元；
X:轴线；
X1:第一轴线；
X2:第二轴线。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A是依照本发明的一实施例的一种电路板结构的示意图。图1B是图1A中一个载板单元的剖面示意图。请先参考图1A，在本实施例中，电路板结构100a包括至少两子电路板(示意地示出两个子电路板110a、110b)以及至少一连接件(示意地示出三个连接件120)。每一子电路板110a、110b包括多个载板单元U。连接件120连接于子电路板110a、110b之间，而于子电路板110a、110b之间定义出多个应力释放间隙(示意地示出四个应力释放间隙G)。也就是说，每一连接件120是局部连接于子电路板110a、110b彼此相邻的两侧壁111、113，而两侧壁111、113与连接件120之间具有应力释放间隙G，其中应力释放间隙G与连接件120交替排列。此处，连接件120是位于同一轴线X上。
进一步来说，本实施例是先提供已形成有多个载板单元U的电路基板110。之后，形成应力释放间隙G于电路基板110上，而将电路基板110区分为子电路板110a、110b以及连接件120。此处，每一应力释放间隙G具体化为贯孔，其中例如是通过切割(cut)或钻孔的方式来形成应力释放间隙G，但不以此为限。
更具体来说，请参考图1B，每一载板单元U包括核心基材210、多个导电胶块(示意地示出两个导电胶块220)、第一线路层230以及第二线路层240。核心基材210具有彼此相对的上表面212与下表面214以及贯穿核心基材210且连接上表面212与下表面214的多个通孔(示意地示出两个通孔216)。导电胶块220分别配置于核心基材210的通孔216内。第一线路层230配置于核心基材210的上表面212上，且覆盖上表面212与每一导电胶块220的顶表面222。第二线路层240配置于核心基材210的下表面214上，且覆盖下表面214与每一导电胶块220的底表面224。此处，第一线路层230与第二线路层240分别为图案化线路层，其中第一线路层230会暴露出核心基材210的部分上表面212，而第二线路层240会暴露出核心基材210的部分下表面214。
在制程上，形成每一载板单元U的步骤包括先提供核心基材210，其中核心基材210于此时处于B阶段状态，意即尚未完全固化，且核心基材210的厚度例如是20微米至100微米。接着，可于核心基材210的相对两侧贴附离型膜，其中离型膜的材质如是聚酯聚合物(PET)。接着，对核心基材210进行钻孔程序，而形成通孔216，其中钻孔程序例如是雷射钻孔或机械钻孔，但不以此为限。接着，以印刷(printing)或注入(injection)的方式，于通孔216内填充导电胶材，而形成导电胶块220。之后，移除贴附在核心基材210相对两侧的离型膜，而使导电胶块220的顶表面222与底表面224分别突出于核心基材210的上表面212与下表面214。接着，在核心基材210处于B阶段状态时，压合两铜箔层于核心基材210的上表面212与下表面214上，其中铜箔层覆盖核心基材210的上表面212与下表面214以及导电胶块220的顶表面222与底表面224。特别是，铜箔层的表面粗糙度小于1微米，其中铜箔层的相对两面的表面粗糙度可以不同，而铜箔层是以较粗面朝向核心基材210。之后，进行固化程序，而使铜箔层固定于核心基材210上。此时，核心基材210会由原来的B阶段状态转变成C阶段状态，意即呈现完全固化状态。紧接着，对两铜箔层进行图案化程序，而形成位于核心基材210的上表面212上的第一线路层230以及位于核心基材210的下表面214上的第二线路层240。
请再参考图1B，在本实施例中，每一载板单元U还包括第一防焊层250以及第二防焊层260。第一防焊层250配置于第一线路层230所暴露出的部分上表面212上，且延伸覆盖部分第一线路层230上，并暴露出部分第一线路层230。第二防焊层260配置于第二线路层240所暴露出的部分下表面214上，且延伸覆盖部分第二线路层240上，并暴露出部分第二线路层240。
此外，本实施例的每一载板单元U还包括第一表面处理层270以及第二表面处理层280。第一表面处理层270配置于第一防焊层250所暴露出的第一线路层230上，其中第一表面处理层270覆盖第一线路层230相对远离核心基材210的顶面及侧面。第二表面处理层280配置于第二防焊层260所暴露出的第二线路层240上，其中第二表面处理层280覆盖第二线路层240相对远离核心基材210的顶面及侧面。此处，第一表面处理层270与第二表面处理层280的材质分别例如是化镍钯浸金(ENEPIG)、有机保焊剂(organic solderabilitypreservatives,OSP)层或无电镀镍浸金ENIG(Electroless Nickel Immersion Gold，ENIG)，但不以此为限。
简言之，在本实施例的电路板结构100a的设计中，连接于子电路板110a、110b之间的连接件120可与子电路板110a、110b定义出应力释放间隙G，藉此可释放于回焊期间电路板结构100a所产生的应力。因此，本实施例的电路板结构100a可避免或减少产生翘曲，进而可提高表面黏着技术(SMT)组件组装于其上的组装良率。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2是依照本发明的另一实施例的一种电路板结构的示意图。请同时参考图2与图1A，本实施例的电路板结构100b与上述的电路板结构100a的相似，两者的差异在于：本实施例是于电路基板110’上形成应力释放间隙G1、G2，而将电路基板110’区分为子电路板110a、110b、110c、110d以及第一连接件120a与第二连接件120b。此处，第一连接件120a位于第一轴线X1上，而第二连接件120b位于第二轴线X2上，且第一轴线X1垂直于第二轴线X2。
图3是图1A的电路板结构接合至电路母板且芯片配置于电路板结构上的剖面示意图。在应用上，请参考图3，在本实施例中，多个芯片20可通过第一凸块30电性连接至电路板结构100a上，其中每一芯片20可对应一个载板单元U设置。电路板结构100a则可通过第二凸块40而电性连接至电路母板10上，其中第二凸块40的尺寸大于第一凸块30的尺寸。藉此，可扩大电路板结构100a的应用范围。
综上所述，在本发明的电路板结构的设计中，连接于子电路板之间的连接件可与子电路板定义出应力释放间隙，藉此可释放于回焊期间电路板结构所产生的应力。因此，本发明的电路板结构可避免或减少产生翘曲，进而可提高表面黏着技术(SMT)组件组装于其上的组装良率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种电路板结构，其特征在于，包括：
至少两子电路板，所述至少两子电路板中的每一个包括多个载板单元；以及
至少一连接件，连接于所述至少两子电路板之间，而于所述至少两子电路板之间定义出多个应力释放间隙。
2.根据权利要求1所述的电路板结构，其特征在于，所述多个应力释放间隙中的每一个为贯孔。
3.根据权利要求1所述的电路板结构，其特征在于，所述多个载板单元中的每一个包括：
核心基材，具有彼此相对的上表面与下表面以及贯穿所述核心基材且连接所述上表面与所述下表面的多个通孔；
多个导电胶块，分别配置于所述核心基材的所述多个通孔内；
第一线路层，配置于所述核心基材的所述上表面上，且覆盖所述上表面与所述多个导电胶块中的每一个的顶表面；以及
第二线路层，配置于所述核心基材的所述下表面上，且覆盖所述下表面与所述多个导电胶块中的每一个的底表面。
4.根据权利要求3所述的电路板结构，其特征在于，所述多个载板单元中的每一个还包括:
第一防焊层，配置于所述第一线路层所暴露出的部分所述上表面上，且延伸覆盖部分所述第一线路层上，并暴露出部分所述第一线路层；以及
第二防焊层，配置于所述第二线路层所暴露出的部分所述下表面上，且延伸覆盖部分所述第二线路层上，并暴露出部分所述第二线路层。
5.根据权利要求4所述的电路板结构，其特征在于，所述多个载板单元中的每一个还包括：
第一表面处理层，配置于所述第一防焊层所暴露出的所述第一线路层上；以及
第二表面处理层，配置于所述第二防焊层所暴露出的所述第二线路层上。
6.根据权利要求1所述的电路板结构，其特征在于，所述至少一连接件包括多个连接件，且所述多个连接件位于同一轴线上。
7.根据权利要求1所述的电路板结构，其特征在于，所述至少一连接件包括多个第一连接件以及多个第二连接件，而所述多个第一连接件位于第一轴线上，而所述多个第二连接件位于第二轴线上，且所述第一轴线垂直于所述第二轴线。
8.一种电路板结构的制作方法，其特征在于，包括：
提供电路基板，所述电路基板上形成有多个载板单元；以及
形成多个应力释放间隙于所述电路基板上，而将所述电路基板区分为至少两子电路板以及至少一连接件，其中所述至少一连接件连接于所述至少两子电路板之间，且所述至少两子电路板包括所述多个载板单元。
9.根据权利要求8所述的电路板结构的制作方法，其特征在于，形成所述多个应力释放间隙于所述电路基板上的步骤包括形成多个贯孔于多个所述电路基板上。
10.根据权利要求8所述的电路板结构的制作方法，其特征在于，形成所述多个载板单元中的每一个的步骤包括：
提供核心基材，所述核心基材具有彼此相对的上表面与下表面以及贯穿所述核心基材且连接所述上表面与所述下表面的多个通孔，其中所述核心基材处于B阶段状态；
填充多个导电胶块于所述核心基材的所述多个通孔内，其中所述多个导电胶块突出于所述上表面与所述下表面；以及
以压合、固化及图案化的方式分别形成第一线路层与第二线路层于所述核心基材上，其中所述核心基材由所述B阶段状态转变成C阶段状态，而所述第一线路层配置于所述核心基材的所述上表面上，且覆盖所述上表面与所述多个导电胶块中的每一个的顶表面，而所述第二线路层配置于所述核心基材的所述下表面上，且覆盖所述下表面与所述多个导电胶块中的每一个的底表面。
CN202011389798.5A 2020-08-28 2020-12-01 电路板结构及其制作方法 Withdrawn CN114126190A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063071369P 2020-08-28 2020-08-28
US63/071,369 2020-08-28

Publications (1)

Publication Number Publication Date
CN114126190A true CN114126190A (zh) 2022-03-01

Family

ID=80359215

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011389798.5A Withdrawn CN114126190A (zh) 2020-08-28 2020-12-01 电路板结构及其制作方法
CN202110037686.1A Pending CN114126208A (zh) 2020-08-28 2021-01-12 电路板结构及其制作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110037686.1A Pending CN114126208A (zh) 2020-08-28 2021-01-12 电路板结构及其制作方法

Country Status (2)

Country Link
CN (2) CN114126190A (zh)
TW (2) TWI741891B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810885B (zh) * 2021-04-16 2023-08-01 旺矽科技股份有限公司 用於半導體測試之電路板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101444A (en) * 2009-06-24 2011-01-01 Phoenix Prec Technology Corp Package substrate device and method for fabricating the same
JP2012191101A (ja) * 2011-03-14 2012-10-04 Panasonic Corp 回路基板の製造方法
TW201304624A (zh) * 2011-07-15 2013-01-16 Silitek Electronic Guangzhou 基板結構、半導體裝置陣列及其半導體裝置
US20140146500A1 (en) * 2012-11-28 2014-05-29 Ibiden Co., Ltd. Multi-piece substrate
CN107808857A (zh) * 2016-09-09 2018-03-16 力成科技股份有限公司 芯片封装结构及其制造方法
US20180310401A1 (en) * 2015-12-25 2018-10-25 Taiyo Yuden Co., Ltd. Printed wiring board and camera module
CN109451655A (zh) * 2018-11-16 2019-03-08 深圳市正基电子有限公司 一种生产pcb板控制板体尺寸以及翘曲的方法及其结构
US20200275552A1 (en) * 2019-02-26 2020-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit board, semiconductor device including the same, and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102076180B (zh) * 2009-11-20 2012-06-27 南亚电路板股份有限公司 电路板结构及其形成方法
US20120055706A1 (en) * 2010-09-03 2012-03-08 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP2016110205A (ja) * 2014-12-02 2016-06-20 株式会社ソシオネクスト 半導体装置の設計方法及びプログラム
CN110581075B (zh) * 2018-06-08 2021-11-02 欣兴电子股份有限公司 线路载板结构及其制作方法
TWI701981B (zh) * 2019-05-07 2020-08-11 欣興電子股份有限公司 線路載板及其製作方法
TWI698972B (zh) * 2019-12-16 2020-07-11 欣興電子股份有限公司 線路基板
CN209787552U (zh) * 2019-03-01 2019-12-13 奥特斯(中国)有限公司 部件承载件结构
CN111465198B (zh) * 2020-05-26 2021-07-02 胜宏科技（惠州）股份有限公司 一种改善线路板翘板的制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101444A (en) * 2009-06-24 2011-01-01 Phoenix Prec Technology Corp Package substrate device and method for fabricating the same
JP2012191101A (ja) * 2011-03-14 2012-10-04 Panasonic Corp 回路基板の製造方法
TW201304624A (zh) * 2011-07-15 2013-01-16 Silitek Electronic Guangzhou 基板結構、半導體裝置陣列及其半導體裝置
US20140146500A1 (en) * 2012-11-28 2014-05-29 Ibiden Co., Ltd. Multi-piece substrate
US20180310401A1 (en) * 2015-12-25 2018-10-25 Taiyo Yuden Co., Ltd. Printed wiring board and camera module
CN107808857A (zh) * 2016-09-09 2018-03-16 力成科技股份有限公司 芯片封装结构及其制造方法
CN109451655A (zh) * 2018-11-16 2019-03-08 深圳市正基电子有限公司 一种生产pcb板控制板体尺寸以及翘曲的方法及其结构
US20200275552A1 (en) * 2019-02-26 2020-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit board, semiconductor device including the same, and manufacturing method thereof

Also Published As

Publication number Publication date
CN114126208A (zh) 2022-03-01
TWI741891B (zh) 2021-10-01
TW202209938A (zh) 2022-03-01
TWI800782B (zh) 2023-05-01
TW202209940A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
KR101344800B1 (ko) 배선 기판 및 반도체 장치
KR100996914B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US5636104A (en) Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board
JP2011023751A (ja) 電子部品内蔵型多層印刷配線基板及びその製造方法
KR20070065789A (ko) 회로판 및 그 제조방법
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US8334590B1 (en) Semiconductor device having insulating and interconnection layers
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
KR101109261B1 (ko) 인쇄회로기판 및 그 제조방법
JP5289880B2 (ja) 配線基板
CN114126190A (zh) 电路板结构及其制作方法
JP2013065811A (ja) プリント回路基板及びその製造方法
US9693459B2 (en) Circuit board assembly and method of manufacturing same
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2007115809A (ja) 配線基板
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR20090121676A (ko) 회로 기판의 제조 방법 및 그 방법으로 제조된 회로 기판
US20220071000A1 (en) Circuit board structure and manufacturing method thereof
CN113380720A (zh) 线路载板结构及其制作方法
CN108878373B (zh) 布线基板、布线基板的制造方法
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
US11641720B2 (en) Circuit board and manufacturing method thereof
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR100733245B1 (ko) 내장된 칩 부품을 갖는 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220301