CN110581075B - 线路载板结构及其制作方法 - Google Patents

线路载板结构及其制作方法 Download PDF

Info

Publication number
CN110581075B
CN110581075B CN201811213335.6A CN201811213335A CN110581075B CN 110581075 B CN110581075 B CN 110581075B CN 201811213335 A CN201811213335 A CN 201811213335A CN 110581075 B CN110581075 B CN 110581075B
Authority
CN
China
Prior art keywords
substrate
layer
circuit
conductive
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811213335.6A
Other languages
English (en)
Other versions
CN110581075A (zh
Inventor
林纬廸
简俊贤
陈建州
陈富扬
谭瑞敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN110581075A publication Critical patent/CN110581075A/zh
Application granted granted Critical
Publication of CN110581075B publication Critical patent/CN110581075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种线路载板结构，包括第一基板、第二基板、黏着层以及多个连接垫。第一基板具有第一表面以及相对第一表面的第二表面，且包括多个第一增层依序堆栈。第一增层包括第一介电层以及第一线路层，且第一增层彼此电性连接。第二基板具有第三表面以及相对第三表面的第四表面，且包括多个第二增层依序堆栈。第二增层包括第二介电层以及第二线路层，且第二增层彼此电性连接。黏着层位于第一基板与第二基板之间。第二表面组合至第三表面。连接垫位于第一表面上电性连接第一线路层。第一基板电性连接第二基板。一种线路载板结构的制作方法也被提出。

Description

线路载板结构及其制作方法
技术领域
本发明涉及一种载板结构及其制作方法，且尤其涉及一种线路载板结构及其制作方法。
背景技术
一般而言，线路板的多层线路结构大多采用增层(build up)方式或是压合(laminated) 方式来制作，因此具有高线路密度与缩小线路间距的特性。举例来说，多层线路结构的制作方式是将铜箔(copper foil)与胶片(PrePreg)组成增层结构，并将增层结构反复压合而堆栈于核心层(core)上，来形成多层线路结构，以增加多层线路结构的内部布线空间，其中增层结构上的导电材料可依据所需的线路布局形成导电线路，而增层结构的盲孔或通孔中可另外填充导电材料来导通各层。如此，多层线路结构可依据需求调整线路结构的数量，并以上述方法制作而成。
随着科技的进步，各类电子产品皆朝向高速、高效能、且轻薄短小的趋势发展。在此趋势下，多层线路结构的层数也随之增加，以符合更复杂的电子产品设计。然而，随着多层线路结构的层数增加，多层线路结构的翘曲(warpage issue)问题将变得更加严重。此外，多层线路结构的制造复杂，提升超微细线路的制作工艺难度，进而无法降低成本，更有生产良率不佳的问题。
发明内容
本发明是针对一种线路载板结构及其制作方法，其可改善线路载板结构的翘曲问题、降低制作难度、制作成本、并提升生产良率，且具有良好质量。
根据本发明的实施例，线路载板结构的制作方法包括以下步骤。提供临时载板。形成第一基板于临时载板上，第一基板具有第一表面以及相对第一表面的第二表面。提供第二基板，具有第三表面以及相对第三表面的第四表面。设置黏着层于第一基板与第二基板的其中之一者上，且黏着层位于第一基板与第二基板之间。组合第一基板的第二表面至第二基板的第三表面。以及，移除临时载板，其中第一基板电性连接第二基板。
在根据本发明的实施例的线路载板结构的制作方法中，上述的形成第一基板的步骤包括形成离形层于临时载板上。以及，形成多个第一增层依序堆栈于离形层上。各第一增层包括第一介电层以及第一线路层。各第一增层彼此电性连接。
在根据本发明的实施例的线路载板结构的制作方法中，上述的提供第二基板的步骤包括提供第二基底。形成多个第二增层依序堆栈于第二基底上，其中各第二增层包括第二介电层以及第二线路层。以及，形成多个导电接垫于第三表面上，且导电接垫电性连接第二线路层。各第二增层彼此电性连接。
在根据本发明的实施例的线路载板结构的制作方法中，还包括以下步骤。形成多个贯孔贯穿第一基板并暴露导电接垫。形成种子层(seed layer)于第一表面上，并填入贯孔接触导电接垫。形成覆盖部分种子层的光阻图案，以暴露出部分种子层。自暴露出的部分种子层形成多个导电结构，各导电结构电性连接各导电接垫以及第一线路层。移除光阻图案以及光阻图案所覆盖的种子层。
在根据本发明的实施例的线路载板结构的制作方法中，上述的形成第一基板的步骤还包括形成多个导电柱于第二表面上，并电性连接第一线路层。
在根据本发明的实施例的线路载板结构的制作方法中，上述的提供第二基板的步骤包括提供第二基底。形成多个第二增层依序堆栈于第二基底上，其中各第二增层包括第二介电层以及第二线路层。以及，形成多个导电盲孔于第三表面上，且导电盲孔电性连接第二线路层。各第二增层彼此电性连接。
在根据本发明的实施例的线路载板结构的制作方法中，上述的组合第一基板至第二基板的步骤还包括组合导电柱至导电盲孔，以使导电柱电性连接并填入导电盲孔以形成导电结构。导电结构电性连接第二线路层以及第一线路层。
在根据本发明的实施例的线路载板结构的制作方法中，上述的制作方法还包括形成多个连接垫于第一表面上，连接垫电性连接第一线路层，其中第一线路层的线宽小于各连接垫的线宽。形成防焊层覆盖第一表面以及第四表面，且防焊层暴露部分连接垫、第一线路层以及第二线路层。以及，进行表面处理程序。
在根据本发明的实施例的线路载板结构的制作方法中，上述的制作方法还包括设置多个电子组件于第一基板的第一表面上，且电子组件电性连接至连接垫及第一线路层。以及，设置多个焊球电性连接第二线路层。
根据本发明的实施例，线路载板结构包括第一基板、第二基板、黏着层以及多个连接垫。第一基板具有第一表面以及相对第一表面的第二表面，包括多个第一增层依序堆栈，各第一增层包括第一介电层以及第一线路层，且各第一增层彼此电性连接。第二基板具有第三表面以及相对第三表面的第四表面，包括多个第二增层依序堆栈，各第二增层包括第二介电层以及第二线路层，且各第二增层彼此电性连接。黏着层位于第一基板与第二基板之间。第二表面组合至第三表面。连接垫位于第一表面上电性连接第一线路层。第一基板电性连接第二基板，第一线路层的线宽小于各连接垫的线宽，且第一线路层的线宽小于或等于10微米。
在根据本发明的实施例的线路载板结构中，上述的第一基板还包括多个贯孔，贯穿第一基板。第二基板还包括第二基底，且第二增层设置于第二基底上，以及多个导电接垫，位于第三表面上电性连接第二线路层。贯孔暴露导电接垫，且导电接垫填入贯孔中电性连接连接垫、导电接垫、第一线路层以及第二线路层。
在根据本发明的实施例的线路载板结构中，上述的各导电结构的顶面靠近第一表面，导电结构的底面靠近第二表面，且导电结构的顶面的直径大于底面的直径。第一线路层的顶面靠近第二表面，第一线路层的底面靠近第一表面，且第一线路层的顶面的直径大于底面的直径。
在根据本发明的实施例的线路载板结构中，上述的第一基板还包括多个导电柱，位于第二表面上电性连接第一线路层。第二基板还包括第二基底，且第二增层设置于第二基底上，以及多个导电盲孔，位于第三表面上电性连接第二线路层。导电柱填入导电盲孔以形成多个导电结构，且导电结构电性连接第一线路层以及第二线路层。
在根据本发明的实施例的线路载板结构中，上述的线路载板结构还包括防焊层，覆盖第一表面以及第四表面。防焊层暴露部分连接垫、第一线路层以及第二线路层。
在根据本发明的实施例的线路载板结构中，上述的线路载板结构还包括多个电子组件，位于第一基板的第一表面上；以及多个焊球，电性连接第二线路层。电子组件电性连接至连接垫及第一线路层。
基于上述，本发明的线路载板结构及其制作方法，可通过分别将多层第一增层以及第二增层设置于第一基板及第二基板中。如此，可减少在同一基板上形成增层的层数，改善制作多层增层产生的翘曲问题，并可降低制作难度、制作成本、并提升生产良率。此外，本发明的线路载板结构还可通过导电结构以及连接垫，以电性连接第一基板与第二基板。如此，线路载板结构不需额外的互连板结构即可达成与电子组件上精细接点接合的需求，还可通过全面性地设置于第二基板上的第一基板及设置于第一基板中的导电结构，电性连接第二基板。因此线路载板结构的布线裕度可以大幅提升，还可提升多个电子组件之间信号传递的信号完整性，使线路载板结构具有良好的质量。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1为本发明一实施例的线路载板结构的剖面示意图；
图2A至图2D为本发明一实施例的第一基板的制造流程剖面示意图；
图3A至图3E为本发明一实施例的第二基板的制造流程剖面示意图；
图4A至图4G为本发明一实施例的线路载板的制造流程的剖面示意图；
图5A至5D为本发明另一实施例的线路载板的制造流程的剖面示意图；
图6A至图6H为本发明又一实施例的线路载板的制造流程的剖面示意图；
图7为本发明又一实施例的线路载板的剖面示意图；
图8A为本发明又一实施例的线路载板的制造流程的剖面示意图；
图8B为本发明再一实施例的线路载板的制造流程的剖面示意图。
附图标号说明
1：线路载板结构
10、10A、10B、10C、10D、10E：线路载板；
100、100A：第一基板；
102：第一表面；
104：第二表面；
110：临时载板；
120：第一增层；
121、143：底面；
122：第一介电层；
123、141：顶面；
124：第一线路层；
130：离形层；
140、320：导电结构；
140’：种子层；
142、142A：连接垫；
150：贯孔；
160：光阻图案；
170：黏着层；
180：防焊层；
200、200A、200B、200C、400、400A：第二基板；
202：第三表面；
204：第四表面；
210、210A：第二基底；
220、420：第二增层；
222、422：第二介电层；
224、424：第二线路层；
240：导电接垫；
260：导电盲孔；
300：导电柱；
500：电子组件；
SB：焊球。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
下文列举一些实施例并配合所附附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为了方便理解，下述说明中相同的组件将以相同的符号标示来说明。
另外，关于文中所使用的“第一”、“第二”等用语，并非表示顺序或顺位的意思，应知其是为了区别以相同技术用语描述的组件或操作。
其次，在本文中所使用的用词“包含”、“包括”、“具有”等等，均为开放性的用语；也就是指包含但不限于。
再者，在本文中所使用的用词“接触”、“相接”、“接合”等等，如无特别说明，则可代表直接接触或者通过其他膜层间接地接触。
图1是本发明一实施例的一种线路载板结构的剖面示意图。请参考图1，在本实施例中，线路载板结构1包括：第一基板100，具有第一表面102以及相对第一表面102的第二表面 104；第二基板200，具有第三表面202及相对第三表面202的第四表面204；黏着层170，位于第一基板100的第一表面102与第二基板200的第三表面202之间；以及多个连接垫142，位于第一表面102上。第一基板100包括多个第一增层120依序堆栈，且各第一增层120包括第一介电层122以及第一线路层124。各第一增层120彼此电性连接。第二基板200包括多个第二增层220依序堆栈，且各第二增层220包括第二介电层222以及第二线路层224，且各第二增层220彼此电性连接。举例而言，第二基板200还包括第二基底210，且第二增层220 设置于第二基底210上。多个连接垫142电性连接第一线路层124。第一基板100电性连接第二基板200。
在本实施例中，线路载板结构1还包括：防焊层180，覆盖第一表面102以及第四表面 204，且防焊层180暴露部分连接垫142、第一线路层124以及第二线路层224。线路载板结构1还包括：多个电子组件500，位于第一基板100的第一表面102上；以及多个焊球SB，电性连接第二线路层224。电子组件500电性连接连接垫142及第一线路层124。以下将以一实施例说明线路载板结构1的制作方法。
图2A至图2D是本发明一实施例的第一基板的制造流程剖面示意图。请参考图2A至图 2D，线路载板结构1的制作方法包括以下步骤，首先提供临时载板110，接着形成第一基板 100于临时载板110上。在本实施例中，第一基板100具有第一表面102及相对第一表面102 的第二表面104(示出于图2D)。
在本实施例中，形成第一基板100的方法包括以下步骤。请再次参考图2A，形成离形层 130于临时载板110上。在本实施例中，临时载板110可以是玻璃基板(glasssubstrate)、硅基板(Si substrate)、陶瓷基板(ceramic substrate)或其组合，本发明不以此为限。离形层130 可以是光固化离形膜(photo-curable release film)或热固化离形膜(thermal curable release film)，但本发明不以此为限。所述光固化离形膜的黏度(viscosity)会通过光固化(photo-curing)制造减小；而所述热固化离形膜的黏度会通过热固化(thermal-curing)制造减小。在其他实施例中，离形层130也可以是激光离形膜(1aser debond release film)。
接着，请参考图2B、图2C以及图2D，进行镀覆制造，以形成多个第一增层120依序堆栈于离形层130上。在本实施例中，第一增层120包括第一介电层122以及第一线路层124。举例而言，第一线路层124内嵌于第一介电层122，但本发明不以此为限。在本实施例中，如图2B所示，先设置一层第一增层120于离形层130上。接着，请参考图2C及图2D，再依序组合多层第一增层120堆栈于前述的第一增层120上。如图2D所示，本实施例的第一基板 100是以三层第一增层120的堆栈举例说明，但本发明不以此为限。在其他实施例中，第一增层120的数量可以为单层或多层，视使用者需求而设计。
在形成第一基板100的步骤后，接着设置黏着层170于第一基板100上。在本实施例中，黏着层170例如是作为第一增层120中的第一介电层122设置。换句话说，黏着层与介电层例如是相同的材质，因此在后续组合的制造中，不需额外通过设置黏着材料的步骤，即可直接组合第一基板100与第二基板200，以简化制造。在本实施例中，黏着层170(例如最外层的第一介电层122)的第二表面104组合至第二基板200的第三表面202。黏着层170的材料包括介电材料，所述介电材料包括选自胶片、耐燃玻璃纤维(FR4)、背胶铜箔、ABF膜、黏胶、防焊材料或感光型介电材料的其中一者，但本发明不以此为限。
在本实施例中，第一基板100例如为重布置线路层(redistribution layer，RDL)，且每一层的第一增层120的第一线路层124可应用为重布置线路，但本发明不以此为限。在本实施例中，第一线路层124是以超微细线路的工艺设置，其线宽小于或等于10微米，但本发明不以此为限。各第一增层120彼此电性连接。在本实施例中，第一线路层124的材料包括金属材料，其可例如是铜或类似材料。第一介电层122的材料包括介电材料。所述介电材料例如为胶片(PrePreg)、感光型介电材料(photoimageable dielectric，PID)、感旋光性聚合体(例如苯并环丁烯，Benzocyclobutene)、ABF膜(Ajinomoto build-up film)、背胶铜箔(resin coated cooper foil，RCC)、玻璃纤维树脂复合材料或其组合，本发明不以此为限。
图3A至图3E是本发明一实施例的第二基板的制造流程剖面示意图。接着，请参考图3A 至图3E，提供第二基板200。第二基板200具有第三表面202以及相对第三表面202的第四表面204(示出于图3E)。本实施例的第二基板200是以高密度连接板(High DensityInterconnect， HDI)为例进行说明，然而本发明不以此为限。在其他实施例中，第二基板200也可以是无核心基板(coreless)、印刷电路板(printed circuit board，PCB)或任意层印刷电路板(any-layer printed circuit board)。
在本实施例中，提供第二基板200的方法包括以下步骤。请再次参考图3A，首先提供第二基底210。第二基底210包括有核基板(core)或无核心基板(coreless)。在本实施例中，第二基底210可以是绝缘基板、玻璃基板或其组合，本发明不以此为限。在其他实施例中，第二基底也可以是胶片(PrePreg)或是其他合适的介电材料。
在本实施例中，可选择性地在第二基底210上设置光阻图案(未标示)，以在第二基底210 中形成多个贯穿第二基底210的开孔(未标示)，但本发明不以此为限。在其他实施例中，开孔的形成方式也可以是机械钻孔、激光钻孔或是其他合适的方法。
接着，进行镀覆制造，以分别形成多个第二增层220依序堆栈于第二基底210的相对的两个表面上。在本实施例中，第二增层220包括第二介电层222以及第二线路层224。举例而言，第二线路层224内嵌于第二介电层222，但本发明不以此为限。在本实施例中，如图3C 所示，先设置一层第二增层220于第二基底210上。接着，请参考图3C及图3D，再依序组合多层第二增层220堆栈于前述的第二增层220上。如图3E所示，本实施例的第二基板200 包括三层第二增层220的堆栈分别设置在第二基底210的相对两个表面上举例说明，但本发明不以此为限。在其他实施例中，第二增层220的数量可以为单层或多层，视使用者需求而设计。在其他实施例中，第二增层220也可以仅设置在第二基底210的其中一个表面上，本发明不以此为限。
请参考图3E，形成多个导电接垫240于第二基板200的第三表面202上。在本实施例中，导电接垫240电性连接第二线路层224。在本实施例中，第三表面202举例是第二基板200最上层的表面，且第三表面202面对第一基板100(示出于图4A)。在本实施例中导电接垫240的材料包括金属材料，其可例如是铜或类似材料。
在本实施例中，各第二增层220彼此电性连接。在本实施例中，第二线路层224的材料包括金属材料，其可例如是铜或类似材料。第二介电层222的材料包括介电材料。所述介电材料例如为胶片(PrePreg)、感光型介电材料(photoimageable dielectric，PID)、感旋光性聚合体(例如苯并环丁烯，Benzocyclobutene)、ABF膜(Ajinomoto build-up film)、背胶铜箔(resin coated cooper foil，RCC)、玻璃纤维树脂复合材料或其组合，本发明不以此为限。
图4A至图4G是本发明一实施例的线路载板的制造流程的剖面示意图。请参考图4A，在形成第一基板100以及提供第二基板200的步骤后，接着组合第一基板100的第二表面104 至第二基板200的第三表面202。在上述组合的步骤之前，本实施例是以先将黏着层170作为第一介电层122而设置在第一基板100，但本发明不以此为限。在一些实施例中，可设置黏着层170于第一基板100与第二基板200的其中之一者上。举例而言，黏着层也可作为最外层的第二介电层222以设置在第二基板200，但本发明不以此为限。
接着，请参考图4A以及图4B，在组合第一基板100的第二表面104至第二基板200的第三表面202后，接着，移除临时载板110以及形成于临时载板110上的离形层130。在本实施例中，最靠近第一表面102的第一线路层124可视为凸块结构，但本发明不以此为限。在其他实施例中，上述第一线路层124也可以是凸块下金属(UBM)层。在本实施例中，第二线路层224的线宽大于第一线路层124的线宽，且第二线路层的线宽为10微米至数百微米，但本发明不以此为限。
值得注意的是，本发明可以分别形成第一基板100以及第二基板200，再通过组合第一基板100至第二基板200。如此，可以分别将多层增层设置形成在不同基板中，再组合成一体。进而可以减少在同一基板上形成增层的层数，改善制作多层增层产生的翘曲问题，并可降低制作难度、制作成本、并提升生产良率。
请参考图4C，在本实施例中，线路载板结构1的制作方法还包括以下步骤。于移除临时载板110之后，形成多个贯孔150贯穿第一基板100并暴露导电接垫240。举例而言，贯孔150形成于多个第一增层120中并贯穿前述的多个第一增层120的堆栈。在本实施例中，贯孔150的形成方法可以是机械钻孔、激光钻孔或是其他合适的方法，本发明不以此为限。贯孔150的剖面例如是锥形，但本发明不以此为限。
接着，请参考图4D，形成种子层140’(seed layer)于第一基板100的第一表面102上，并填入贯孔150接触导电接垫240。举例而言，种子层140’共形地覆盖第一表面102以及贯孔 150的表面。在本实施例中，种子层140’的材料包括金属材料，其可以是铜或钛/铜。种子层 140’的形成方法包括化学镀、溅镀或其组合，本发明不以此为限。
然后，请参考图4E，形成覆盖部分种子层140的光阻图案160，以暴露出部分种子层140’。举例而言，光阻图案160暴露填入贯孔150的部分种子层140’，以及暴露出部分覆盖第一线路层124的种子层140’。在本实施例中，光阻图案160可用以定义后续形成的导电结构140 (示出于图4F)的位置。光阻图案160的材料包括感光型介电材料、聚酰亚胺、或是聚苯恶唑(Polybenzoxazole，PBO)、硅利康(Silicone)、环氧树脂(Epoxy)、苯并环丁烯(BCB)或其他合适的材料，但本发明不以此为限。
接着，请参考图4E以及图4F，进行镀覆制造，以自暴露出的部分种子层140’形成多个导电结构140。举例而言，可通过电镀或化学镀，在贯孔150中形成导电结构140。换句话说，导电结构140填入贯孔150中，并电性连接导电接垫240。接着，移除光阻图案160以及光阻图案160所覆盖的种子层140’。
在本实施例中，在移除光阻图案160之前，还包括形成多个连接垫142于第一表面102 上，且连接垫142电性连接第一线路层124。在本实施例中，连接垫142与导电结构140是同时完成的，但本发明不以此为限。举例而言，形成多个导电结构140的同时，部分暴露出的种子层140’也可以同时形成连接垫142于第一线路层124上，且连接垫142电性连接导电结构140。如此，导电结构140与连接垫142可同时在一次镀覆制造中形成而被视为一体的结构。在本实施例中，导电结构140电性连接导电接垫240以及第一线路层124。由于第一线路层124可通过连接垫142以及导电结构140，以电性连接至导电接垫240以及第二线路层224，因此完成第一基板100电性连接第二基板200。
在本实施例中，导电结构140的顶面141与第一线路层124的顶面123所靠近的表面不同。举例而言，导电结构140的顶面141靠近第一表面102，导电结构140的底面143靠近第四表面204，且导电结构140的顶面141的直径大于底面143的直径。第一线路层124的顶面123靠近第四表面204，第一线路层124的底面121靠近第一表面102，且第一线路层124的顶面123的直径大于底面121的直径。导电结构140的剖面呈锥形，但本发明不以此为限。
值得注意的是，本发明可以在第一基板100组合至第二基板200后，再于第一基板100 上形成贯孔150以设置导电结构140以及形成连接垫142。在上述的设置下，本发明可先制作超微细线路的第一线路层124，再进行一般线宽的导电结构140以及连接垫142的制作。如此，本发明可以简单的制造方法，在第一基板100上制作线宽不同的第一线路层124、导电结构 140以及连接垫142。举例而言，第一线路层124的线宽小于连接垫142的线宽。由于第一基板100可同时具有超微细线宽的第一线路层124以及一般线宽的连接垫142，因此不需额外的互连板结构即可达成与芯片上精细接点接合的精细走线需求(例如UBM)，以及导通第一基板100与第二基板200的一般走线需求，进而提升线路布局的裕度，使线路载板结构1具有良好的质量。
接着，请继续参考图4G，形成防焊层180覆盖第一表面102以及第四表面204。在本实施例中，防焊层180暴露部分连接垫142、第一线路层124以及第二线路层224。防焊层180的材料包括绿漆、感光型介电材料、ABF膜、以及高分子树脂材料，本发明不以此为限。
接着，在本实施例中，选择性地进行表面处理程序。表面处理程序包括无电镀镍无电镀钯浸金(electroless nickel/electroless palladium/immersion gold，ENEPIG)、无电镀镍自催化金 (electroless nickel autocatalytic gold，ENAG)、浸镀锡(immersiontin，IT)、微锡球植球 (Micro-ball)、以及305锡银铜合金锡膏(SAC 305)。至此，本发明的线路载板10便制作完成。
然后，请参考图1及图4G，设置多个电子组件500于第一基板100的第一表面102上。电子组件500电性连接至连接垫142及第一线路层124。最后，设置多个焊球SB电性连接第二线路层224。至此，已完成线路载板结构1的制作。在本实施例中，电子组件500举例为芯片，且具有精细线宽的接点以及一般线宽的接点(未标示)，分别与第一线路层124以及连接垫142电性连接。在上述的设置下，本发明的线路载板10可不需通过额外的互连结构即可达成与芯片上精细接点接合。多个电子组件500可通过第一基板100彼此电性连结，并且可通过导电结构140电性连接第二基板200，进而提升线路载板结构1的布线裕度，还可提升多个电子组件500之间信号传递的信号完整性。
简言之，本发明的线路载板结构1可通过分别将多层第一增层120以及第二增层220设置于第一基板100及第二基板200中。如此，可减少在同一基板上形成增层的层数，改善制作多层增层产生的翘曲问题，并可降低制作难度、制作成本、并提升生产良率。此外，本发明的线路载板结构1还可以在第一基板100组合至第二基板200后，于第一基板100上设置导电结构140以及连接垫142，以电性连接第一基板100与第二基板200。如此，线路载板结构1不需额外的互连板结构即可通过第一基板100的超细微的第一线路层124及连接垫142 电性连接电子组件500(例如芯片)。藉此，线路载板结构1除了达成与电子组件500上精细接点接合的需求，还可通过全面性地设置于第二基板200上的第一基板100及设置于第一基板100中的导电结构140，电性连接第二基板200。因此线路载板结构1的布线裕度可以大幅提升，还可提升多个电子组件500之间信号传递的信号完整性，使线路载板结构1具有良好的质量。
在此必须说明的是，下述实施例沿用前述实施例的组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，关于省略了相同技术内容的部分说明可参考前述实施例，下述实施例中不再重复赘述。
图5A至图5D是本发明另一实施例的线路载板的制造流程的剖面示意图。请先参考图4G 及图5D，本实施例的线路载板10A与图4G的线路载板10相似，主要的差异在于：线路载板 10A的第一基板100A还包括多个导电柱300、第二基板200A还包括多个导电盲孔260。导电柱300填入导电盲孔260以形成导电结构320，且导电结构320电性连接第一线路层124以及第二线路层224。以下将以一实施例说明线路载板10A的制作方法。
请参考图5A，形成多个导电柱300于第二表面104上，并电性连接第一线路层124。形成导电柱300的方法例如通过镀覆制造，在第一线路层124上形成导电柱300。导电柱300与第一线路层124的材料包括金属材料，其可例如是铜或类似材料。在本实施例中，多个导电柱300彼此分离且剖面呈柱形。在本实施例中，于形成最靠近临时载板110的第一增层120时，可同时形成第一线路层124以及连接垫142A。举例而言，第一线路层124与连接垫142A可实际上一体成形，但本发明不以此为限。在其他实施例中，连接垫142A也可以在移除临时载板110后形成。
接着，请参考图5B，形成多个导电盲孔260于第三表面202上，并电性连接第二线路层 224。导电盲孔260的材料包括金属材料，其可以是铜或钛/铜。导电盲孔260的形成方法包括化学镀、溅镀或其组合，本发明不以此为限。
接着，请参考图5B以及图5C，组合第一基板100A至第二基板200A。然后，移除临时载板110以及形成于临时载板110上的离形层130。然后，请参考图5D，形成防焊层180覆盖第一表面102及第四表面204，并暴露连接垫142A、第一线路层124以及第二线路层224。如此，于后续设置电子组件以及焊球(示出于图1)的制造中，可以直接将电子组件电性连接第一线路层124，焊球电性连接第二线路层224，以降低制作难度、制作成本、并提升生产良率。
值得注意的是，组合第一基板100A至第二基板200A的步骤包括通过一定的温度与压力，将导电柱300组合至导电盲孔260，以使导电柱300电性连接并填入导电盲孔260以形成导电结构320。在本实施例中，所述组合步骤的温度与压力可依材料或制造需求来进行调整。在本实施例中，导电柱300与导电盲孔260的材料相同。举例来说，导电柱300的材料与导电盲孔260的材料皆为金属铜。因此，本实施例可通过铜对铜接合而将第一基板100A与第二基板 200A接合在一起，以形成线路载板10A。
在本实施例中，导电结构320的剖面呈锥形或柱形，但本发明不以此为限。举例而言，导电结构320靠近第一表面102的顶面(未标示)的直径可以大于或等于靠近第四表面204 的底面(未标示)的直径。如此，导电结构320可依设计需求而形成底面的直径较顶面的直径来得小的锥状，或底面与顶面的直径相同的柱状。藉此，导电结构320可以电性连接第二线路层224以及第一线路层，还提供良好的接合可靠度及质量，降低制作难度、制作成本、并提升生产良率。此外，通过上述的设计，本实施例的线路载板10A还可获致与上述实施例相同的效果，于此不再赘述。
图6A至图6H是本发明又一实施例的线路载板的制造流程的剖面示意图。请先参考图4G 及6H，本实施例的线路载板10B与图4G的线路载板10相似，主要的差异在于：本实施例的第二基板200B不包括第二基底。具体而言，本实施例的第二基板200B是以无核心基板举例进行说明。
请参考图4A及图6A，本实施例的第一基板100与图4A的第一基板100相同，于此不再赘述。第二基板200B包括多个第二增层22依序堆栈，且设置于第二基底210A的相对两个表面上。举例来说，上下的两个第二基板200B的第四表面204设置于第二基底210A的相对两个表面上。第二基底210A的材料可包括玻璃、陶瓷、高分子材料或具可挠性的介电材料或其他适用材质，本发明不以此为限。在其他实施例中，第二基底210A的材料也可以包括胶片(PrePreg)。
接着，如图6A所示，上下的两个第一基板100的第二表面104分别组合至上下的两个第二基板200B的第三表面202。然后，请参考图6B，移除临时载板110。详细的接合及移除步骤已于上述段落说明过，于此便不再赘述。
接着，请参考图6C，将第二基底210A移除，以得到两个无核心的第二基板200B。如此，可以提升制作效率、降低成本并提升生产良率。
接着，请参考图6D、图6E、图6F、图6G及图6H，形成多个导电结构140填入贯孔150中电性连接连接垫142、导电接垫240、第一线路层120以及第二线路层224。详细的形成步骤已于上述段落说明过，于此便不再赘述。如此，线路载板10B的第一基板100可以电性连接第二基板200B，并获致与上述实施例相同的效果。
图7是本发明又一实施例的线路载板的剖面示意图。请参考图6H及图7，本实施例的线路载板10C与图6H的线路载板10B相似，主要的差异在于：本实施例的第一基板100A组合至第二基板200C，使导电柱填入导电盲孔(示出于图5B中)以形成导电结构320，且导电结构320电性连接第一线路层124以及第二线路层224。详细的组合步骤已于上述段落说明过，于此便不再赘述。如此，线路载板10C的第一基板100A可以电性连接第二基板200C，并获致与上述实施例相同的效果。
图8A是本发明又一实施例的线路载板的制造流程的剖面示意图。请参考图4G及图8A，本实施例的线路载板10D与图4G的线路载板10相似，主要的差异在于：本实施例的第二基板400是印刷电路板。具体而言，第二基板400包括第二基底410以及多个第二增层420依序堆栈于第二基底410上。第二增层420包括第二介电层422以及第二线路层424，且各第二增层420彼此电性连接。第一基板100设置于第二基板400上且第一基板100电性连接第二基板400。详细的形成步骤已于上述段落说明过，于此便不再赘述。如此，线路载板10D的第一基板100可以电性连接第二基板400，并获致与上述实施例相同的效果。在本实施例中，第二基板400是以印刷电路板举例进行说明，然而本发明不以此为限。在其他实施例中，第二基板也可以是任意层印刷电路板。
图8B是本发明再一实施例的线路载板的制造流程的剖面示意图。请参考图8A及图8B，本实施例的线路载板10E与图8A的线路载板10D相似，主要的差异在于：本实施例的第一基板100A组合至第二基板400A，使导电柱填入导电盲孔(示出于图5B中)以形成导电结构320，且导电结构320电性连接第一线路层124以及第二线路层424。详细的组合步骤已于上述段落说明过，于此便不再赘述。如此，线路载板10E的第一基板100A可以电性连接第二基板400A，并获致与上述实施例相同的效果。在本实施例中，第二基板400A是以印刷电路板举例进行说明，然而本发明不以此为限。在其他实施例中，第二基板也可以是任意层印刷电路板。
综上所述，本发明的线路载板结构及其制作方法可通过分别将多层第一增层以及第二增层设置于第一基板及第二基板中。如此，可减少在同一基板上形成增层的层数，改善制作多层增层产生的翘曲问题，并可降低制作难度、制作成本、并提升生产良率。此外，本发明的线路载板结构还可通过导电结构以及连接垫，以电性连接第一基板与第二基板。如此，线路载板结构不需额外的互连板结构即可通过第一基板的超细微的第一线路层及连接垫电性连接电子组件(例如芯片)。藉此，线路载板结构除了达成与电子组件上精细接点接合的需求，还可通过全面性地设置于第二基板上的第一基板及设置于第一基板中的导电结构，电性连接第二基板。因此线路载板结构的布线裕度可以大幅提升，还可提升多个电子组件之间信号传递的信号完整性，使线路载板结构具有良好的质量。此外，线路载板结构还可包括导电柱与导电盲孔以铜对铜接合方式形成的导电结构，可进一步提供良好的接合可靠度及质量，降低制作难度、制作成本、并提升生产良率。此外，本发明的线路载板结构的制作方法可以应用于高密度连接板、无核心基板、印刷电路板或任意层印刷电路板，具有优良的适用性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种线路载板结构的制作方法，其特征在于，包括：
提供临时载板；
形成第一基板于所述临时载板上，所述第一基板具有第一表面以及相对所述第一表面的第二表面，形成所述第一基板的步骤包括：
形成离形层于所述临时载板上；以及
形成多个第一增层依序堆栈于所述离形层上，
其中各所述第一增层包括第一介电层以及第一线路层，
其中各所述第一增层彼此电性连接；
提供第二基板，具有第三表面以及相对所述第三表面的第四表面，提供所述第二基板的步骤包括：
提供第二基底；
形成多个第二增层依序堆栈于所述第二基底上，其中各所述第二增层包括第二介电层以及第二线路层；以及
形成多个导电接垫于所述第三表面上，所述多个导电接垫电性连接所述第二线路层，
其中各所述第二增层彼此电性连接；
设置黏着层于所述第一基板与所述第二基板的其中之一者上，且所述黏着层位于所述第一基板与所述第二基板之间；
组合所述第一基板的所述第二表面至所述第二基板的所述第三表面；以及
移除所述临时载板，
其中所述第一基板电性连接所述第二基板。
2.根据权利要求1所述的线路载板结构的制作方法，其特征在于，还包括：
形成多个贯孔贯穿所述第一基板并暴露所述多个导电接垫；
形成种子层于所述第一表面上，并填入所述多个贯孔接触所述多个导电接垫；
形成覆盖部分所述种子层的光阻图案，以暴露出部分所述种子层；
自暴露出的部分所述种子层形成多个导电结构，各所述导电结构电性连接各所述导电接垫以及所述第一线路层；以及
移除所述光阻图案以及所述光阻图案所覆盖的所述种子层。
3.根据权利要求1所述的线路载板结构的制作方法，其特征在于，形成所述第一基板的步骤还包括：
形成多个导电柱于所述第二表面上，并电性连接所述第一线路层。
4.根据权利要求3所述的线路载板结构的制作方法，其特征在于，提供所述第二基板的步骤包括：
提供第二基底；
形成多个第二增层依序堆栈于所述第二基底上，其中各所述第二增层包括第二介电层以及第二线路层；以及
形成多个导电盲孔于所述第三表面上，所述多个导电盲孔电性连接所述第二线路层，
其中各所述第二增层彼此电性连接。
5.根据权利要求4所述的线路载板结构的制作方法，其特征在于，组合所述第一基板至所述第二基板的步骤还包括：
组合所述多个导电柱至所述多个导电盲孔，以使所述多个导电柱电性连接并填入所述多个导电盲孔以形成多个导电结构，
其中所述多个导电结构电性连接所述第二线路层以及所述第一线路层。
6.根据权利要求4所述的线路载板结构的制作方法，其特征在于，还包括：
形成多个连接垫于所述第一表面上，所述多个连接垫电性连接所述第一线路层，其中所述第一线路层的线宽小于各所述连接垫的线宽；
形成防焊层覆盖所述第一表面以及所述第四表面，且所述防焊层暴露部分所述多个连接垫、所述第一线路层以及所述第二线路层；以及
进行表面处理程序。
7.根据权利要求6所述的线路载板结构的制作方法，其特征在于，还包括：
设置多个电子组件于所述第一基板的所述第一表面上，且所述多个电子组件电性连接至所述多个连接垫及所述第一线路层；以及
设置多个焊球电性连接所述第二线路层。
8.一种线路载板结构，其特征在于，包括：
第一基板，具有第一表面以及相对所述第一表面的第二表面，包括：
多个第一增层依序堆栈，各所述第一增层包括第一介电层以及第一线路层，各所述第一增层彼此电性连接；
第二基板，具有第三表面以及相对所述第三表面的第四表面，包括：
多个第二增层依序堆栈，各所述第二增层包括第二介电层以及第二线路层，各所述第二增层彼此电性连接；
黏着层，位于所述第一基板与所述第二基板之间，所述第二表面组合至所述第三表面；以及
多个连接垫，位于所述第一表面上电性连接所述第一线路层，
其中所述第一基板电性连接所述第二基板，
其中所述第一线路层的线宽小于各所述连接垫的线宽，
其中所述第一线路层的线宽小于或等于10微米。
9.根据权利要求8所述的线路载板结构，其特征在于，所述第一基板还包括多个贯孔，贯穿所述第一基板，所述第二基板还包括第二基底，且所述多个第二增层设置于所述第二基底上，以及多个导电接垫，位于所述第三表面上电性连接所述第二线路层，所述多个贯孔暴露所述多个导电接垫，且多个导电结构填入所述多个贯孔中电性连接所述多个连接垫、所述多个导电接垫、所述第一线路层以及所述第二线路层。
10.根据权利要求9所述的线路载板结构，其特征在于，各所述导电结构的顶面靠近所述第一表面，各所述导电结构的底面靠近所述第二表面，且各所述导电结构的顶面的直径大于底面的直径，
其中所述第一线路层的顶面靠近所述第二表面，所述第一线路层的底面靠近所述第一表面，且所述第一线路层的顶面的直径大于底面的直径。
11.根据权利要求10所述的线路载板结构，其特征在于，各所述导电结构的剖面呈锥形。
12.根据权利要求8所述的线路载板结构，其特征在于，所述第一基板还包括多个导电柱，位于所述第二表面上电性连接所述第一线路层，所述第二基板还包括第二基底，且所述多个第二增层设置于所述第二基底上，以及多个导电盲孔，位于所述第三表面上电性连接所述第二线路层，所述多个导电柱填入所述多个导电盲孔以形成多个导电结构，且所述多个导电结构电性连接所述第一线路层以及所述第二线路层。
13.根据权利要求12所述的线路载板结构，其特征在于，各所述导电结构的剖面呈锥形或柱形。
14.根据权利要求8所述的线路载板结构，其特征在于，还包括：
防焊层，覆盖所述第一表面以及所述第四表面，且所述防焊层暴露部分所述多个连接垫、所述第一线路层以及所述第二线路层。
15.根据权利要求8所述的线路载板结构，其特征在于，还包括：
多个电子组件，位于所述第一基板的所述第一表面上，且所述多个电子组件电性连接至所述多个连接垫及所述第一线路层；以及
多个焊球，电性连接所述第二线路层。
16.根据权利要求8所述的线路载板结构，其特征在于，所述第二基板包括有核基板或无核心基板。
17.根据权利要求8所述的线路载板结构，其特征在于，所述第一线路层内嵌于所述第一介电层，且所述第二线路层内嵌于所述第二介电层。
18.根据权利要求8所述的线路载板结构，其特征在于，所述第一介电层、所述第二介电层及所述黏着层的材料包括选自胶片、耐燃玻璃纤维、背胶铜箔、ABF膜、黏胶、防焊材料或感光型介电材料的其中一者。
CN201811213335.6A 2018-06-08 2018-10-18 线路载板结构及其制作方法 Active CN110581075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862682181P 2018-06-08 2018-06-08
US62/682,181 2018-06-08

Publications (2)

Publication Number Publication Date
CN110581075A CN110581075A (zh) 2019-12-17
CN110581075B true CN110581075B (zh) 2021-11-02

Family

ID=68810371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811213335.6A Active CN110581075B (zh) 2018-06-08 2018-10-18 线路载板结构及其制作方法

Country Status (2)

Country Link
CN (1) CN110581075B (zh)
TW (1) TWI693874B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI708541B (zh) * 2019-06-06 2020-10-21 欣興電子股份有限公司 線路載板及其製作方法
TWI721813B (zh) * 2020-03-10 2021-03-11 欣興電子股份有限公司 線路載板結構及其製作方法
TWI720847B (zh) * 2020-03-17 2021-03-01 欣興電子股份有限公司 晶片封裝結構及其製作方法
TWI741891B (zh) * 2020-08-28 2021-10-01 欣興電子股份有限公司 電路板結構及其製作方法
CN114828384B (zh) * 2021-01-21 2024-06-11 欣兴电子股份有限公司 电路板及其制作方法与电子装置
TWI825648B (zh) 2022-03-31 2023-12-11 欣興電子股份有限公司 電路板及其製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100539106C (zh) * 2000-09-25 2009-09-09 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
CN101095382A (zh) * 2004-12-28 2007-12-26 日本特殊陶业株式会社 布线板及布线板的制造方法
JP4726546B2 (ja) * 2005-06-03 2011-07-20 日本特殊陶業株式会社 配線基板の製造方法
JP4848226B2 (ja) * 2006-08-08 2011-12-28 日本メクトロン株式会社 フレキシブル配線板の製造方法
JP4862641B2 (ja) * 2006-12-06 2012-01-25 株式会社デンソー 多層基板及び多層基板の製造方法
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
TWI422000B (zh) * 2010-01-26 2014-01-01 Unimicron Technology Corp 無核心層封裝基板及其製法
CN104658923B (zh) * 2010-09-01 2018-08-14 群成科技股份有限公司 四边扁平无接脚封装方法及其制成的结构
US9177899B2 (en) * 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
TWI482548B (zh) * 2013-02-04 2015-04-21 Unidisplay Inc 線路結構的製造方法
TWI542263B (zh) * 2014-07-31 2016-07-11 恆勁科技股份有限公司 中介基板及其製法
TWI545997B (zh) * 2014-07-31 2016-08-11 恆勁科技股份有限公司 中介基板及其製法
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法

Also Published As

Publication number Publication date
TW202002742A (zh) 2020-01-01
CN110581075A (zh) 2019-12-17
TWI693874B (zh) 2020-05-11

Similar Documents

Publication Publication Date Title
CN110581075B (zh) 线路载板结构及其制作方法
US11678441B2 (en) Manufacturing method of circuit carrier board structure
US20210219435A1 (en) Manufacturing method of circuit carrier board
US6803664B2 (en) Semiconductor package
TWI345939B (en) Method of manufacturing a multilayer wiring board
US8209856B2 (en) Printed wiring board and method for manufacturing the same
KR101006619B1 (ko) 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
US20090046441A1 (en) Wiring board for mounting semiconductor device, manufacturing method of the same, and wiring board assembly
US7547577B2 (en) Method of making circuitized substrate with solder paste connections
KR20100086472A (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
US9622347B2 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
CN111916354B (zh) 线路载板及其制作方法
CN112055482A (zh) 线路载板及其制作方法
JP2017152536A (ja) プリント配線板及びその製造方法
US20210282277A1 (en) Manufacturing method of circuit carrier board
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
TWI701981B (zh) 線路載板及其製作方法
JP2018032661A (ja) プリント配線板およびその製造方法
JP2016051747A (ja) 配線基板
WO2010073831A1 (ja) 多層配線基板および製造方法
JP2023164038A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2023131595A (ja) 配線基板
JP2023183319A (ja) 積層基板及び積層基板の製造方法
JP2016225331A (ja) 配線基板
JP2023142048A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant