CN112055482A - 线路载板及其制作方法 - Google Patents
线路载板及其制作方法 Download PDFInfo
- Publication number
- CN112055482A CN112055482A CN201910828142.XA CN201910828142A CN112055482A CN 112055482 A CN112055482 A CN 112055482A CN 201910828142 A CN201910828142 A CN 201910828142A CN 112055482 A CN112055482 A CN 112055482A
- Authority
- CN
- China
- Prior art keywords
- circuit
- layer
- build
- layers
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 239000010410 layer Substances 0.000 claims description 323
- 238000000034 method Methods 0.000 claims description 63
- 239000004020 conductor Substances 0.000 claims description 34
- 229910000679 solder Inorganic materials 0.000 claims description 23
- 238000005553 drilling Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000012790 adhesive layer Substances 0.000 claims description 14
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 239000007769 metal material Substances 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 238000007747 plating Methods 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000000805 composite resin Substances 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000004634 thermosetting polymer Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229920000877 Melamine resin Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 2
- 238000000016 photochemical curing Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229920001567 vinyl ester resin Polymers 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- ATMLPEJAVWINOF-UHFFFAOYSA-N acrylic acid acrylic acid Chemical compound OC(=O)C=C.OC(=O)C=C ATMLPEJAVWINOF-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种线路载板及其制作方法，所述线路载板包括第一增层结构、基板、粘着层以及导电结构。第一增层结构包括多个第一介电层及多个第一线路层交互堆叠。基板包括基底以及第二增层结构设置于基底上。第二增层结构包括多个第二介电层及多个第二线路层交互堆叠。第二线路层中的最顶层外露于第二介电层。粘着层位于第一增层结构与第二增层结构之间。导电结构贯穿第一介电层、第一线路层及粘着层，并接触第二线路层中的最顶层。导电结构串连第一线路层。导电结构将第一线路层电性连接至第二线路层。
Description
技术领域
本发明涉及一种线路载板及其制作方法，尤其涉及一种具有可电性连接 不同增层结构的导电结构的线路载板。
背景技术
一般而言，线路板的多层线路结构大多采用增层(build up)方式或是压 合(laminated)方式来制作，因此具有高线路密度与缩小线路间距的特性。 举例来说，多层线路结构的制作方式是将铜箔(copper foil)与胶片(PrePreg) 组成增层结构，并将增层结构反复压合而堆叠于核心层(core)上，来形成 多层线路结构，以增加多层线路结构的内部布线空间，其中增层结构上的导 电材料可依据所需的线路布局形成导电线路，而增层结构的盲孔或通孔中可 另外填充导电材料来导通各层。如此，多层线路结构可依据需求调整线路结 构的数量，并以上述方法制作而成。
随着科技的进步，各类电子产品皆朝向高速、高效能、且轻薄短小的趋 势发展。在此趋势下，如何简化具有高密度线路层的线路板的制程并提升生 产良率，为本领域亟需解决的课题。
发明内容
本发明是针对一种线路载板，其可降低线路载板的制作难度、减少制作 成本并提升生产良率，且具有良好的品质。
根据本发明的实施例，线路载板的制作方法包括以下步骤。提供临时载 板。形成第一增层结构于临时载板上。第一增层结构包括多个第一介电层以 及多个第一线路层配置于这些第一介电层中。形成基板，基板包括第二增层 结构。第二增层结构包括多个第二介电层以及多个第二线路层配置于这些第 二介电层中。这些第二电路层中的最顶层外露于这些第二介电层。设置粘着 层于第一增层结构与第二增层结构的其中之一者上。组合第一增层结构至第 二增层结构，其中粘着层位于第一增层结构与第二增层结构之间。移除临时 载板。对第一增层结构进行钻孔程序，同时贯穿这些第一介电层中的多者、 这些第一线路层中的多者及粘着层，以形成盲孔暴露出第二线路层中的最顶 层的部分。以及，形成导电结构于盲孔，导电结构将这些第一线路层电性连 接至第二线路层中的最顶层。
在根据本发明的实施例的线路载板的制作方法中，上述的形成第一增层 结构的步骤包括将第一线路层与第一介电层交互堆叠于临时载板上，其中这 些第一线路层彼此电性连接。
在根据本发明的实施例的线路载板的制作方法中，上述的形成基板的步 骤包括提供基底以及形成第二增层结构于基底上，其中第二增层结构中的第 二线路层与第二介电层交互堆叠于基底上，且这些第二线路层彼此电性连接。
在根据本发明的实施例的线路载板的制作方法中，上述的形成导电结构 的步骤包括形成光致抗蚀剂图案于第一增层结构上。以光致抗蚀剂图案作为 遮罩，将导电材料设置于盲孔以形成具有连续侧壁的导电结构，其中导电结 构在垂直基板的方向上串连这些第一线路层。以及，移除光致抗蚀剂图案。
在根据本发明的实施例的线路载板的制作方法中，上述的形成导电结构 的步骤包括：形成导电材料于第一增层结构上，且导电材料填入盲孔。以及 进行平坦化程序，去除部分导电材料，以将填入盲孔的导电材料形成具有连 续侧壁的导电结构。导电结构在垂直基板的方向上串连第一线路层。
在根据本发明的实施例的线路载板的制作方法中，上述的线路载板的制 作方法还包括形成防焊层覆盖的一增层结构的部分以及导电结构的部分。防 焊层具有多个开口分别暴露部分第一线路层以及部分导电结构。
根据本发明的实施例，线路载板包括第一增层结构、基板、粘着层以及 导电结构。第一增层结构包括多个第一介电层及多个线路层交互堆叠，且这 些第一线路层配置于这些第一介电层中并彼此电性连接。基板包括基底以及 第二增层结构设置于基底上。第二增层结构包括多个第二介电层及多个第二 线路层交互堆叠，且这些第二线路层配置于这些第二介电层中并彼此电性连 接。第二线路层中的最顶层外露于第二介电层。粘着层位于第一增层结构与 第二增层结构之间，且第一增层结构组合至第二线路层中的最顶层。导电结构贯穿这些第一介电层中的多者、这些第一线路层中的多者及粘着层，并接 触第二线路层中的最顶层。导电结构在垂直基板的方向上串连这些第一线路 层。导电结构将这些第一线路层电性连接至第二线路层中的最顶层。
在根据本发明的实施例的线路载板中，上述的线路载板还包括盲孔，盲 孔于基底上的垂直投影重叠的一线路层及第二线路层中的最顶层于基底上的 垂直投影。导电结构设置于盲孔中并电性连接这些第一线路层。
在根据本发明的实施例的线路载板中，上述的导电结构具有相对的顶面、 底面以及连接顶面及底面的连续侧壁，且导电结构为锥形。
在根据本发明的实施例的线路载板中，上述的导电结构的顶面具有第一 宽度，底面具有第二宽度，且第一宽度大于第二宽度。
在根据本发明的实施例的线路载板中，上述的各第一线路层包括多个接 垫及连接这些接垫的多个导电通孔。导电通孔于垂直基板的方向上贯穿第一 介电层，且导电通孔的宽度往靠近基板的方向上逐渐递增。
在根据本发明的实施例的线路载板中，上述的线路载板还包括防焊层覆 盖的一增层结构的部分及导电结构的部分。防焊层具有多个开口分别暴露部 分第一线路层以及部分导电结构。
在根据本发明的实施例的线路载板中，上述的线路载板的制作方法还包 括形成防焊层覆盖第一增层结构的部分以及导电结构的部分。防焊层具有多 个开口分别暴露部分第一线路层中的一者以及部分导电结构。
基于上述，本发明一实施例的线路载板及其制作方法，由于可在第一增 层结构组合至基板后，通过钻孔制程简单的形成盲孔以贯穿第一增层结构中 的多个第一线路层，再通过于盲孔中形成导电结构以完成这些第一线路层与 暴露出的第二线路层中的最顶层的电性连接。如此一来，可以降低线路载板 的制作难度、减少制作成本并提升生产良率。此外，线路载板还可具有优秀 的结构强度及信赖性，而具有良好的品质。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明 书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原 理。
图1A至图1F为本发明一实施例的线路载板的制造流程剖面示意图；
图2为图1F的区域R中导电结构的放大剖面示意图；
图3为本发明另一实施例的导电结构的放大剖面示意图；
图4A至图4G为本发明又一实施例的线路载板的制造流程剖面示意图。
附图标号说明
1、1A：线路载板；
10：临时载板；
12：离形层；
20：基板；
100：第一增层结构；
110：第一介电层；
120：第一线路层；
121、121B、121V：接垫；
121T、123T、300T、320T、320T’：顶面；
122：线路；
123：导电通孔；
123B、300B：底面；
130：粘着层；
200、200’：第二增层结构；
210、210’：第二介电层；
220、220’：第二线路层；
220T：最顶层；
230：基底；
231：上表面；
232：下表面；
300、300’、300A：导电结构；
301：导电材料；
310：连续侧壁；
320、320’、320A：顶部；
340：凸块；
D1：方向；
O1、O2、O3、O4：开口；
PR：光致抗蚀剂图案；
R、R’：区域；
SR、SR’：防焊层；
V：盲孔；
W1、W1’：第一宽度；
W2：第二宽度；
W3：第三宽度。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附 图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
下文列举一些实施例并配合所附附图来进行详细地说明，但所提供的实 施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未 依照原尺寸作图。为了方便理解，下述说明中相同的元件将以相同的符号标 示来说明。
另外，关于文中所使用的“第一”、“第二”...等用语，并非表示顺序或 顺位的意思，应知其是为了区别以相同技术用语描述的元件或操作。
其次，在本文中所使用的用词“包含”、“包括”、“具有”等等，均为开 放性的用语；也就是指包含但不限于。
再者，在本文中所使用的用词“接触”、“相接”、“接合”等等，如无特 别说明，则可代表直接接触或者通过其他膜层间接地接触。
图1A至图1F是本发明一实施例的线路载板的制造流程剖面示意图。请 先参考图1F，在本实施例中，线路载板1包括的一增层结构100、基板20、 粘着层130设置于基板20与第一增层结构100之间以及导电结构300贯穿第 一增层结构100。第一增层结构100设置于基板20上，且第一增层结构100 包括多个第一介电层110以及多个第一线路层120交互堆叠。这些第一线路 层120配置于这些第一介电层110中并且这些第一线路层120彼此电性连接。 基板20包括基底230以及设置于基底230上的第二增层结构200。第二增层 结构200包括多个第二介电层210及多个第二线路层220交互堆叠。这些第 二线路层220配置于这些第二介电层210中并且这些第二线路层220彼此电 性连接。这些第二线路层220中的最顶层220T外露于这些第二介电层210。 粘着层130位于第一增层结构100与第二增层结构200之间，以将第一增层 结构100接合至基板20上。具体而言，第一增层结构100是组合至第二增层 结构200中多个第二线路层220中的最顶层220T。导电结构300贯穿多层第 一介电层110、多层第一线路层120以及粘着层130并接触多层第二线路层 220中的最顶层220T。此外，线路载板1还包括防焊层SR覆盖第一增层结 构100的部分以及导电结构300的部分。以下将以一实施例简单说明线路载 板1的制作方法。
请参考图1A，线路载板1(标示于图1F)的制作方法包括以下步骤。首 先，提供临时载板10。在本实施例中，临时载板10上还可设置一层离形层 12，但本发明不以此为限。在本实施例中，临时载板10可以是玻璃基板(glass substrate)、硅基板(Si substrate)、陶瓷基板(ceramic substrate)或其组合， 本发明不以此为限。离形层12可以是光固化离形膜(photo-curable release film)或热固化离形膜(thermal curable release film)，但本发明不以此为限。 所述光固化离形膜的粘度(viscosity)会通过光固化(photo-curing)制程减 小；而所述热固化离形膜的粘度会通过热固化(thermal-curing)制程减小。 在其他实施例中，离形层12也可以是激光离形膜(laser debond release film)。
接着，形成第一增层结构100于临时载板10上的离形层12上。在本实 施例中，第一增层结构100例如为多层叠层的重布置线路层(redistribution layer，RDL)，但本发明不以此为限。详细而言，第一增层结构100可为单层 或多层的堆叠结构，但不以此为限。在本实施例中，第一增层结构100的形 成方法包括将多层第一线路层120与多层第一介电层110交互堆叠于临时载 板10的离形层12上。具体而言，可先将一层第一线路层120形成于离形层 12上，再将一层第一介电层110形成于第一线路层120上并覆盖第一线路层 120。接着再依序将第一线路层120及第一介电层110交互堆叠而形成多层堆 叠的第一增层结构100。如图1A所示，第一增层结构100例如是以三层第一 线路层120与两层第一介电层110的堆叠举例说明，但本发明不以此为限。 在其他实施例中，第一增层结构100的层数可以为单层或多层，视使用者需 求而设计。
在上述的设置下，部分的第一线路层120可配置于多层第一介电层110 中，而至少一层第一线路层120(例如在图1A中，在垂直临时载板10的方 向D1上最上方的一层)可外露于第一介电层110。这些第一线路层120彼此 电性连接。举例而言，如图1A所示，各第一线路层120包括多个接垫121、 多条线路122以及多个导电通孔123。在一些实施例中，线路122可与接垫 121电性连接，但本发明不以此为限。导电通孔123可以在垂直临时载板10 的方向D1上电性连接不同第一线路层120的部分接垫121。也就是说，导电 通孔123可以在垂直临时载板10的方向D1上，贯穿第一介电层110并接触 部分接垫121。从另一角度而言，导电通孔123例如是将多层线路层导通的 通孔(interconnecting via)。
在本实施例中，第一线路层120可以超微细线路的工艺设置，其线路122 的线宽小于或等于10微米，但本发明不以此为限。在本实施例中，基于导电 性考量，第一线路层120的接垫121、线路122及导电通孔123一般是使用 金属材料，例如包括铜、铝、银、金或其他合适的材料，但本发明不以此为 限。根据其他实施例，第一线路层120也可以使用其他导电材料例如是包括 合金或是金属材料与其他导电材料的堆叠层。在本实施例中，形成第一线路层120的方法包括电镀(electroplating)或化学镀(chemical plating or electrolessplating)，但本发明不以此为限。第一介电层110的材料包括介电材料。所述 介电材料例如为胶片(PrePreg)、感光型介电材料(photoimageable dielectric, PID)、感光性聚合体(例如苯并环丁烯，Benzocyclobutene)、ABF膜(Ajinomoto build-up film)、背胶铜箔(resin coated cooper foil,RCC)、玻璃纤维树脂复合 材料或其组合，本发明不以此为限。
接着，请参考图1B，提供基板20。在本实施例中，基板20例如为线路 基板(circuitboard)，包括基底230以及设置于基底230上的第二增层结构 200，但本发明不以此为限。在一些实施例中，基板20也可以是无核心基板 (coreless)、印刷电路板(printed circuitboard,PCB)、任意层印刷电路板 (any-layer printed circuit board)或是应用高密度连接板(High Density Interconnect,HDI)技术，但不以此为限。
详细而言，基板20的形成方法包括以下步骤。首先提供基底230。基底 230具有上表面231以及相对上表面231的下表面232。在本实施例中，基底230包括有核基板(core)或无核心基板(coreless)。基底230可以是绝缘基 板、玻璃基板或其组合，本发明不以此为限。在其他实施例中，基底230也 可以是胶片(PrePreg)或是其他合适的介电材料。在本实施例中，可选择性 地在基底230中形成多个贯穿基底230的贯孔(未标示)，以提供将基底230 的上表面231导通至下表面232的路径，但本发明不以此为限。上述贯孔的 形成方式包括微影蚀刻、机械钻孔、激光钻孔或是其他合适的方法，本发明 不以此为限。
接着，将第二增层结构200形成于基底230的上表面231上。在本实施 例中，还可以将第二增层结构200’形成于基底230的下表面232上。在此需 说明的是，第二增层结构200与第二增层结构200’的组成、材料及制法相似， 故以下仅以第二增层结构200举例进行说明，不赘述第二增层结构200的结 构及制作方法。本技术领域技术人员应当能依第二增层结构200的制作步骤 而推知第二增层结构200’的结构及制作方法。
在本实施例中，第二增层结构200的形成方法包括将多层第二线路层220 与多层第二介电层210交互堆叠于基底230的上表面231上。具体而言，可 先将一层第二线路层220形成于基底230上，再将一层第二介电层210形成 于第二线路层220上并覆盖第二线路层220。接着再依序将第二线路层220 及第二介电层210交互堆叠而形成多层堆叠的第二增层结构200。如图1B所 示，第二增层结构200例如是以四层第二线路层220与三层第二介电层210 的堆叠举例说明，但本发明不以此为限。在其他实施例中，第二增层结构200 的层数可以为单层或多层，视使用者需求而设计。
在上述的设置下，部分的第二线路层220可配置于多层第二介电层210 中，而这些第二线路层220中的最顶层220T(例如在图1B中，于垂直基底 230的方向D1上最上方的一层)可外露于第二介电层210。这些第二线路层 220彼此电性连接。举例而言，如图1B所示，位于相同水平面的第二线路层 220与第二介电层210可定义出一个增层。多个增层可于垂直基底230的方 向D1堆叠以形成第二增层结构200。这些位于不同水平面的增层中的第二线 路层220可以贯穿第二介电层210以在垂直临时载板10的方向D1上彼此电 性连接，但本发明不以此为限。如此一来，多层第二线路层220的部分可贯 穿第二介电层210以将不同水平面的第二线路层220彼此电性连接，且这些 第二线路层220的另一部分则仅与位于相同水平面的第二线路层220互连。 换句话说，第二增层结构200的第二线路层220可以提供基板20所需的水平 及垂直连接的走线需求。
在本实施例中，第二线路层220可以一般走线或高密度(high density) 走线的工艺设置。举例而言，第二线路层220的线宽可为10微米至数百微米， 但本发明不以此为限。基于导电性考量，第二线路层220一般是使用金属材 料，例如包括铜、铝、银、金或其他合适的材料，但本发明不以此为限。根 据其他实施例，第二线路层220也可以使用其他导电材料例如是包括合金或 是金属材料与其他导电材料的堆叠层。在本实施例中，形成第二线路层220 的方法包括电镀或化学镀，但本发明不以此为限。第二介电层210的材料包 括介电材料。所述介电材料例如为胶片(PrePreg)、感光型介电材料 (photoimageable dielectric,PID)、感光性聚合体(例如苯并环丁烯， Benzocyclobutene)、ABF膜(Ajinomoto build-upfilm)、背胶铜箔(resin coated cooper foil,RCC)、玻璃纤维树脂复合材料或其组合，本发明不以此为限。
在本实施例中，相对于第二增层结构200，另一第二增层结构200’可设 置于基底230的下表面232上。简单来说，第二增层结构200’的结构与第二 增层结构200相似，为四层第二线路层220’与三层第二介电层210’交互堆叠 于基底230的下表面232上，但第二线路层220’与第二介电层210’的数量不 以图1B所示为限。在本实施例中，这些第二线路层220’中的最底层(未标 示，例如在图1B中，在垂直基底230的方向D1上最下方的一层)可外露于第二介电层210’。在上述的设置下，基板20例如为双面线路板(double-sided circuitboard)，但本发明不以此为限。
接着，在第一增层结构100与第二增层结构200两者的其中之一者上形 成粘着层130。举例而言，可以先将粘着层130设置于第一介电层110上覆 盖第一线路层120。或先将粘着层130设置于第二介电层210上覆盖第二线 路层220中的最顶层220T。在本实施例中，粘着层130的材料包括选自热固 性聚合物(thermosetting polymer)或光固性聚合物(photopolymer)。热固性 聚合物例如包括：聚脂树脂(polyester resin)、聚氨脂(polyurethanes)、三聚 氰胺甲醛树脂(melamine resin)、环氧树脂(epoxy resin)、聚酰亚胺 (polyimides)、硅氧树脂(silicone)或乙烯基酯(vinyl ester)。光固性聚合 物例如包括：丙烯酸酯(acrylate)或环氧树脂(epoxy resin)。然而，本发明 不以此为限。在一些实施例中，粘着层130的材质也可以与第一介电层110 或第二介电层210的材质相似，包括胶片、感光型介电材料、感光性聚合体、 ABF膜、背胶铜箔、玻璃纤维树脂复合材料或其组合，本发明不以此为限。
然后，将第一增层结构100组合至第二增层结构200。如图1B所示，粘 着层130位于第一增层结构100与第二增层结构200之间，以将第一增层结 构100固定至基板20上。如图1B所示，第一线路层120的最底层的接垫121B 靠近第二线路层220的最顶层220T设置，但本发明不以此为限。在上述的设 置下，粘着层130可提升第一增层结构100与基板20的结构强度及信赖性。
接着，请参考图1C，将临时载板10以及临时载板10上的离形层12自 第一增层结构100移除，以暴露出部分的第一线路层120。举例而言，于垂 直基底230的方向D1上，最上方的部分接垫121以及部分线路122可外露 于第一介电层110，但本发明不以此为限。在本实施例中，移除临时载板10 的方法例如包括通过照光、加热、外加机械力(例如：剥离)或是通过激光 解离以降低离形层12的粘性，进而将临时载板10与第一增层结构100分离。
然后，请参考图1D，对第一增层结构100进行钻孔程序。如图1C及图 1D所示，位于不同水平膜层且彼此电性分离的多个接垫121于基底230的垂 直投影重叠第二线路层220的最顶层220T于基底230的垂直投影。如图1D 所示，在上述第一线路层120中的多个接垫121与第二线路层220的最顶层 220T的垂直投影重叠之处，进行上述的钻孔程序。藉此，可形成同时贯穿多 个第一介电层110、多个第一线路层120中的多个接垫121(例如为：被贯穿的接垫121V)及粘着层130的盲孔V。上述盲孔V可暴露出第二线路层220 中的最顶层220T的部分。如图1D所示，本实施例仅示意性地示出两个贯穿 第一增层结构100的盲孔V，但盲孔V的数量不以此为限，而以使用者的需 求而设置。在本实施例中，盲孔V的形成方法可以是机械钻孔、激光钻孔或 是其他合适的方法，本发明不以此为限。盲孔V的剖面例如是锥形(taper)， 但本发明不以此为限。
接着，请参考图1D及图1E，将导电结构300形成于盲孔V中。在本实 施例中，形成导电结构300的步骤包括，形成光致抗蚀剂图案PR于第一增 层结构100上。光致抗蚀剂图案PR可通过显影而暴露出部分接垫121以及 盲孔V。举例而言，光致抗蚀剂图案PR例如包括多个开口O1、O2。开口 O1例如重叠盲孔V而暴露出盲孔V以及被盲孔V贯穿的接垫121V。开口 O2例如重叠并暴露出接垫121。在本实施例中，光致抗蚀剂图案PR可用以 定义后续形成的导电结构300的位置。光致抗蚀剂图案PR的材料包括感光 型介电材料、聚酰亚胺、或是聚苯恶唑(Polybenzoxazole,PBO)、硅利康 (Silicone)、环氧树脂(Epoxy)、苯并环丁烯(BCB)或其他合适的材料，但本 发明不以此为限。
接着，以光致抗蚀剂图案PR作为遮罩，通过镀覆制程，将导电材料(未 示出)设置于盲孔V中以形成导电结构300。举例而言，可通过电镀或化学 镀，在开口O1中的接垫121V的部分上以及盲孔V中形成导电结构300。换 句话说，导电结构300填入盲孔V中。在本实施例中，导电结构300在垂直 基底230的方向D1上，电性连接这些被盲孔V贯穿的接垫121V，并将第一 线路层120电性连接第二线路层220。从另一角度而言，导电结构300在垂 直基底230的方向D1上，串连这些第一线路层120的接垫121V，以将这些 第一线路层120电性连接至第二线路层220中的最顶层220T。在上述的设置 下，导电结构300与这些第一线路层120(例如为被贯穿的接垫121V)可形 成一体的结构。藉此，可以简单的通过钻孔以及镀覆制程将第一增层结构100 电性连接至基板20上的第二增层结构200，以简化制程并降低成本。
在本实施例中，还可以在开口O2中的接垫121上形成凸块340。凸块 340与导电结构300可通过相同的镀覆制程形成，但本发明不以此为限。在 一些实施例中，凸块340与导电结构300也可以分别于不同制程中形成。在 本实施例中，凸块340于基底230上的正投影位于开口O2于基底230上的 正投影之内，且重叠接垫121于基底230上的正投影。在本实施例中，导电 材料、导电结构300与凸块340的材料包括金属材料，例如包括铜、铝、银、 金或其他合适的材料，但本发明不以此为限。根据其他实施例，导电材料、 导电结构300与凸块340也可以使用其他导电材料例如是包括合金或是金属 材料与其他导电材料的堆叠层。此外，当凸块340与第一线路层120的材质 相同时，凸块340与所接触的接垫121也可以是为一体的结构，但本发明不 以此为限。
接着，请参考图1E及图1F，将光致抗蚀剂图案PR由第一增层结构100 上移除。然后形成防焊层SR覆盖第一增层结构100的部分以及导电结构300 的部分。在本实施例中，防焊层SR具有多个开口O3以暴露部分第一线路层 120以及部分导电结构300。举例而言，防焊层SR可以覆盖部分线路122、 部分接垫121、121V及部分凸块340与部分导电结构300。
如图1F所示，防焊层SR’还可以设置于基板20相对第一增层结构100 的另一侧之第二增层结构200’上。防焊层SR’还具有多个开口O4以暴露部分 第二线路层220’，但本发明不以此为限。在本实施例中，防焊层SR、SR’的 材料包括绿漆、感光型介电材料、ABF膜、以及高分子树脂材料，但本发明 不以此为限。至此，以大致完成线路载板1的制作。
图2是图1F的区域R中导电结构的放大剖面示意图。请参考图1F及图 2，在本实施例中，值得注意的是，由于光致抗蚀剂图案PR可定义出导电结 构300的位置，因此导电结构300除了填入盲孔V外，部分导电结构300还 可以设置于接垫121V上位于开口O1中。上述设置于接垫121V上且为于开 口O1中的部分导电结构300可被定义为导电结构300的顶部320。顶部320 具有顶面320T且不切齐于接垫121V的顶面121T。换句话说，顶部320除了 外露于第一介电层110还突出于第一介电层110。如此一来，顶部320可被视 为导电结构300的接垫，以应用为线路载板1的接点而使用，还可进一步通 过表面处理程序对顶部320进行无电镀镍无电镀钯浸金(electroless nickel/electroless palladium/immersion gold,ENEPIG)、无电镀镍自催化金 (electroless nickel autocatalytic gold,ENAG)或浸镀锡(immersion tin,IT)， 以保护盲孔V中的导电结构300、提升线路载板1的信赖性及品质。
在一些实施例中，还可以对凸块340进行无电镀镍无电镀钯浸金、无电 镀镍自催化金以及浸镀锡(immersion tin,IT)的表面处理，以达到保护接垫 121、提升线路载板1的信赖性及品质。
此外，相对于顶部320的顶面320T，导电结构300还包括底面300B以 及连接顶面320T及底面300B的连续侧壁310。在上述的设置下，导电结构 300可与盲孔V共形而于基底230上的垂直投影重叠第一线路层120与第二 线路层220中的最顶层220T于基底230上的垂直投影。在本实施例中，底面 300B可接触第二线路层220中的最顶层220T。在上述的设置下，可在第一 增层结构100组合至基板20后，通过钻孔制程简单的形成盲孔V以贯穿第 一增层结构100中的多个第一线路层120，再通过于盲孔V中形成导电结构 300以完成这些第一线路层120与暴露出的第二线路层220中的最顶层220T 的电性连接。如此一来，可以降低线路载板1的制作难度、减少制作成本并 提升生产良率。此外，线路载板1还可具有由优秀的结构强度及信赖性，而 具有良好的品质。
另外，如图2所示，顶面320T具有第一宽度W1，而底面300B具有第 二宽度W2。在本实施例中，第一宽度W1大于第二宽度W2。如此一来，导 电结构300的剖面呈锥形，但本发明不以此为限。此外，位于第一介电层110 中且电性连接不同膜层之线路122的导电通孔123具有顶面123T以及底面 123B。导电通孔123的顶面123T及底面123B分别连接至对应的线路122。 在本实施例中，顶面123T的宽度小于底面123B的宽度。也就是说，导电通 孔123的宽度是沿着垂直基底230的方向D1上往基底230逐渐递增。而导 电结构300的宽度是沿着垂直基底230的方向D1上往基底230逐渐递减。 如此一来，第一增层结构100中可包括宽度分别往图2的下方(也就是往靠 近基底230的方向上)逐渐递减的锥形导电结构300以及逐渐递增的锥形导 电通孔123。
此外，在本实施例中，接垫121V还具有第三宽度W3。第三宽度W3大 于第一宽度W1大于第二宽度W2。换句话说，请参考图1F及图2，顶部320 于基底230上的正投影位于接垫121V于基底230上的正投影内，且顶部320 的部分覆盖接垫121V，但本发明不以此为限。在一些实施例中，第三宽度 W3也可以大于或等于第一宽度W1，且当第三宽度W3等于第一宽度W1时， 顶部320可以完全重叠接垫121V。
在一些实施例中，还可以选择性地设置多个芯片(未示出)于第一增层 结构100上并电性连接导电结构300以及凸块340。此外还可以设置多个焊 球(未示出)或其他适当的元件于第二增层结构200’上并电性连接第二线路 层220’，但不以此为限。
简言之，由于本发明一实施例的线路载板1，可在第一增层结构100组 合至基板20后，通过钻孔制程简单的形成盲孔V以贯穿第一增层结构100 中的多个第一线路层120，再通过在盲孔V中形成导电结构300以完成这些 第一线路层120与暴露出的第二线路层220中的最顶层220T的电性连接。如 此一来，可以降低线路载板1的制作难度、减少制作成本并提升生产良率。 此外，线路载板1还可具有优秀的结构强度及信赖性，而具有良好的品质。 此外导电结构300还具有顶部320，且顶面320T不切齐于接垫121V的顶面 121T。如此，可进一步增加将顶部320应用为线路载板1的接点，并通过对 顶部320进行表面处理程序，以保护盲孔V中的导电结构300，进而提升线 路载板1的信赖性及品质。
下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标 号来表示相同或近似的元件，关于省略了相同技术内容的部分说明可参考前 述实施例，下述实施例中不再重复赘述。
图3是本发明另一实施例的导电结构的放大剖面示意图。请参考图2及 图3，本实施例的导电结构300’与图2的导电结构300相似，主要的差异在 于：本实施例导电结构300’的顶部320’的顶面320T’具有第一宽度W1’，而 接垫121V具有第三宽度W3。第一宽度W1’大于第三宽度W3。换句话说， 接垫121V于基底230上的正投影位于顶部320’于基底230上的正投影内， 且顶部320’完全地覆盖接垫121V，但本发明不以此为限。在上述的设置下， 可确保顶部320’与接垫121V之间的电性连接并保护接垫121V不受外界水氧 的影响，增加线路载板的可靠性及性能。此外，通过上述的设计，本实施例 的线路载板还可获致与上述实施例相同的效果，故于此不再赘述。
图4A至图4G是本发明又一实施例的线路载板的制造流程剖面示意图。 请先参考图1F与图4G，本实施例的线路载板1A与图1F的线路载板1相似， 主要的差异在于：线路载板1A是通过化学机械平坦化制程以完成导电结构 300A的设置。因此导电结构300A的顶面300T可与接垫121V的顶面121T 切齐(示出于图4F)。以下将简单的说明线路载板1A的制作流程。相同或近 似的元件以及步骤则不再赘述。
请参考图4A至图4D，将第一增层结构100组合至基板20上，并移除临 时载板10。接着，对第一增层结构100进行钻孔程序以形成盲孔V。盲孔V 于基底230上的垂直投影重叠第一线路层120及第二线路层220中的最顶层 220T于基底230上的垂直投影。
请参考图4E，然后，于第一增层结构100上进行镀覆程序，以整面地形 成导电材料301。形成导电材料301的方式包括电镀或化学镀。如图4E所示， 在第一介电层110上形成导电材料301并使导电材料301填入盲孔V。在本 实施例中，导电材料301的材质包括金属材料，例如包括铜、铝、银、金或 其他合适的材料，但本发明不以此为限。根据其他实施例，导电材料301也 可以使用其他导电材料例如是包括合金、金属材料的氧化物、金属材料的氮化物、金属材料的氮氧化物或是金属材料与其他导电材料的堆叠层。
请参考图4E及图4F，接着，进行平坦化程序(未示出)，以去除部分导 电材料301。平坦化程序包括化学机械平坦化(chemical-mechanical planarization，CMP)或刷磨法(brush grinding)，但本发明不以此为限。在上 述的设置下，平坦化程序可对第一增层结构100的表面进行平坦化及薄化， 以去除第一介电层110上的导电材料301，而填入盲孔V中的导电材料301 则不会被去除而形成具有连续侧壁310的导电结构300A。在一些实施例中，平坦化程序还可以去除部分第一介电层110、第一线路层120以及导电结构 300A，但不以此为限。如此一来，第一增层结构100可具有平坦的表面且第 一增层结构100的整体可更为轻薄化。
值得注意的是，由于导电结构300A的顶部320A的部分可在平坦化程序 中被移除，因而使导电结构300A与第一介电层110切齐。换句话说，导电结 构300A的顶面300T与接垫121V的顶面121T切齐。在上述的设置下，顶部 320A实际上与最上层的接垫121V为一体的结构而内嵌于第一介电层110中。 从另一角度而言，顶部320不突出于第一介电层110。如此一来，相较于图 1F所示的线路载板1，本实施例的线路载板1A的第一增层结构100的表面 更为平坦，可以提升线路载板1A的品质。
在本实施例中，导电结构300A具有顶面300T、底面300B以及连接顶 面300T与底面300B的连续侧壁310。导电结构300A可在垂直基板20的方 向D1上串连多个第一线路层120的多个接垫121V。如此一来，可通过简单 的钻孔程序以及镀覆程序，而形成导电结构300A并通过导电结构300A将第 一线路层120电性连接至第二线路层220中的顶层220T，以简化制程并降低 成本。
请参考图4G，形成防焊层SR覆盖第一增层结构100的部分以及导电结 构300的部分。在一些实施例中，还可以将防焊层SR’设置第二增层结构200’ 上。防焊层SR、SR’分别具有多个开口O3、O4以暴露导电结构300A、部分 第一线路层120以及部分第二线路层220’，但本发明不以此为限。至此，以 大致完成线路载板1A的制作。通过上述的设计，本实施例的线路载板1A可 获致与上述实施例相同的效果，故于此不再赘述。
此外，还可进一步通过表面处理程序对导电结构300A的顶部320A及/ 或接垫121进行无电镀镍无电镀钯浸金、无电镀镍自催化金或浸镀锡，以保 护盲孔V中的导电结构300A、提升线路载板1A的信赖性及品质。
另外，还可以选择性地设置多个芯片(未示出)在第一增层结构100上 并电性连接导电结构300A以及接垫121。此外还可以设置多个焊球(未示出) 或其他适当的元件于第二增层结构200’上并电性连接第二线路层220’，但不 以此为限。
综上所述，本发明一实施例的线路载板及其制作方法，由于可在第一增 层结构组合至基板后，通过钻孔制程简单的形成盲孔以贯穿第一增层结构中 的多个第一线路层，再通过于盲孔中形成导电结构以完成这些第一线路层与 暴露出的第二线路层中的最顶层的电性连接。如此一来，可以降低线路载板 的制作难度、减少制作成本并提升生产良率。此外，线路载板还可具有优秀 的结构强度及信赖性，而具有良好的品质。此外导电结构的顶部可应用为线 路载板的接点，且通过对顶部进行表面处理程序，可以保护盲孔中的导电结构，进而提升线路载板的信赖性及品质。
此外，本发明另一实施例的线路载板还可通过平坦化程序去除第一介电 层上的导电材料而在盲孔中形成导电结构。如此一来，导电结构的顶部可内 嵌于第一介电层，使第一增层结构具有平坦的表面且第一增层结构的整体可 更为轻薄化，进而提升线路载板的品质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对 其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通 技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并 不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种线路载板的制作方法，其特征在于，包括：
提供临时载板；
形成第一增层结构于所述临时载板上，所述第一增层结构包括：
多个第一介电层；以及
多个第一线路层，配置于所述多个第一介电层中；
形成基板，所述基板包括第二增层结构，其中所述第二增层结构包括：
多个第二介电层；以及
多个第二线路层，配置于所述多个第二介电层中，所述多个第二线路层中的最顶层外露于所述多个第二介电层；
设置粘着层于所述第一增层结构与所述第二增层结构的其中之一者上；
组合所述第一增层结构至所述第二增层结构，其中所述粘着层位于所述第一增层结构与所述第二增层结构之间；
移除所述临时载板；
对所述第一增层结构进行钻孔程序，同时贯穿所述多个第一介电层中的多者、所述多个第一线路层中的多者及所述粘着层，以形成盲孔暴露出所述多个第二线路层中的最顶层的部分；以及
形成导电结构于所述盲孔，所述导电结构将所述多个第一线路层电性连接至所述多个第二线路层中的最顶层。
2.根据权利要求1所述的线路载板的制作方法，其特征在于，形成所述第一增层结构的步骤包括：
将所述多个第一线路层与所述多个第一介电层交互堆叠于所述临时载板上，
其中所述多个第一线路层彼此电性连接。
3.根据权利要求1所述的线路载板的制作方法，其特征在于，形成所述基板的步骤包括：
提供基底：以及
形成所述第二增层结构于所述基底上，
其中所述第二增层结构中的所述多个第二线路层与所述多个第二介电层交互堆叠于所述基底上，且所述多个第二线路层彼此电性连接。
4.根据权利要求1所述的线路载板的制作方法，其特征在于，形成所述导电结构的步骤包括：
形成光致抗蚀剂图案于所述第一增层结构上；
以所述光致抗蚀剂图案作为遮罩，将导电材料设置于所述盲孔以形成具有连续侧壁的所述导电结构，其中所述导电结构在垂直所述基板的方向上串连所述多个第一线路层；以及
移除所述光致抗蚀剂图案。
5.根据权利要求1所述的线路载板的制作方法，其特征在于，形成所述导电结构的步骤包括：
形成导电材料于所述第一增层结构上，且所述导电材料填入所述盲孔；以及
进行平坦化程序，去除部分所述导电材料，以将填入所述盲孔的所述导电材料形成具有连续侧壁的所述导电结构，其中所述导电结构在垂直所述基板的方向上串连所述多个第一线路层。
6.根据权利要求1所述的线路载板的制作方法，其特征在于，还包括：
形成防焊层覆盖所述第一增层结构的部分以及所述导电结构的部分，且所述防焊层具有多个开口分别暴露部分所述多个第一线路层中的一者以及部分所述导电结构。
7.一种线路载板，其特征在于，包括：
第一增层结构，包括：
多个第一介电层及多个第一线路层交互堆叠，且所述多个第一线路层配置于所述多个第一介电层中，且所述多个第一线路层彼此电性连接；
基板，包括：
基底；以及
第二增层结构设置于所述基底上，包括：
多个第二介电层及多个第二线路层交互堆叠，且所述多个第二线路层配置于所述多个第二介电层中，且所述多个第二线路层彼此电性连接，其中所述多个第二线路层中的最顶层外露于所述多个第二介电层；
粘着层位于所述第一增层结构与所述第二增层结构之间，所述第一增层结构组合至所述多个第二线路层中的最顶层；以及
导电结构贯穿所述多个第一介电层中的多者、所述多个第一线路层中的多者及所述粘着层，并接触所述多个第二线路层中的最顶层，
其中所述导电结构在垂直所述基板的方向上串连所述多个第一线路层，
其中所述导电结构将所述多个第一线路层电性连接至所述多个第二线路层中的最顶层。
8.根据权利要求7所述的线路载板，其特征在于，还包括盲孔，所述盲孔于所述基底上的垂直投影重叠所述多个第一线路层及所述多个第二线路层中的最顶层于所述基底上的垂直投影，其中所述导电结构设置于所述盲孔中并电性连接所述多个第一线路层。
9.根据权利要求7所述的线路载板，其特征在于，所述导电结构具有相对的顶面、底面以及连接所述顶面及所述底面的连续侧壁，且所述导电结构为锥形。
10.根据权利要求9所述的线路载板，其特征在于，所述导电结构的所述顶面具有第一宽度，所述底面具有第二宽度，且所述第一宽度大于所述第二宽度。
11.根据权利要求7所述的线路载板，其特征在于，还包括防焊层覆盖所述第一增层结构的部分以及所述导电结构的部分，且所述防焊层具有多个开口分别暴露部分所述多个第一线路层中的一者以及部分所述导电结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108119700A TWI708541B (zh) | 2019-06-06 | 2019-06-06 | 線路載板及其製作方法 |
| TW108119700 | 2019-06-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112055482A true CN112055482A (zh) | 2020-12-08 |
Family
ID=73609592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910828142.XA Pending CN112055482A (zh) | 2019-06-06 | 2019-09-03 | 线路载板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112055482A (zh) |
| TW (1) | TWI708541B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI826060B (zh) * | 2022-10-21 | 2023-12-11 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI762310B (zh) * | 2021-05-13 | 2022-04-21 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
| TWI815556B (zh) * | 2022-07-15 | 2023-09-11 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0062084A1 (en) * | 1981-04-06 | 1982-10-13 | Herbert Irwin Schachter | Multi-level circuit and method of making same |
| CN1874648A (zh) * | 2005-06-03 | 2006-12-06 | 日本特殊陶业株式会社 | 布线板以及布线板的制造方法 |
| KR20110042981A (ko) * | 2009-10-20 | 2011-04-27 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN104902676A (zh) * | 2014-03-06 | 2015-09-09 | 常熟东南相互电子有限公司 | 印刷电路板及其制法 |
| TW201918140A (zh) * | 2017-10-20 | 2019-05-01 | 南韓商三星電機股份有限公司 | 多層印刷電路板 |
| CN110581075A (zh) * | 2018-06-08 | 2019-12-17 | 欣兴电子股份有限公司 | 线路载板结构及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190046511A (ko) * | 2017-10-26 | 2019-05-07 | 삼성전기주식회사 | 다층 인쇄회로기판 |
-
2019
- 2019-06-06 TW TW108119700A patent/TWI708541B/zh active
- 2019-09-03 CN CN201910828142.XA patent/CN112055482A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0062084A1 (en) * | 1981-04-06 | 1982-10-13 | Herbert Irwin Schachter | Multi-level circuit and method of making same |
| CN1874648A (zh) * | 2005-06-03 | 2006-12-06 | 日本特殊陶业株式会社 | 布线板以及布线板的制造方法 |
| KR20110042981A (ko) * | 2009-10-20 | 2011-04-27 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN104902676A (zh) * | 2014-03-06 | 2015-09-09 | 常熟东南相互电子有限公司 | 印刷电路板及其制法 |
| TW201918140A (zh) * | 2017-10-20 | 2019-05-01 | 南韓商三星電機股份有限公司 | 多層印刷電路板 |
| CN110581075A (zh) * | 2018-06-08 | 2019-12-17 | 欣兴电子股份有限公司 | 线路载板结构及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 林金堵: "积层法多层板（BUM）制造工艺", 《印制电路信息》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI826060B (zh) * | 2022-10-21 | 2023-12-11 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202046840A (zh) | 2020-12-16 |
| TWI708541B (zh) | 2020-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10999939B2 (en) | Circuit carrier board and manufacturing method thereof | |
| TWI381785B (zh) | 佈線板及其製造方法，暨半導體封裝及其製造方法 | |
| JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| US7365007B2 (en) | Interconnects with direct metalization and conductive polymer | |
| KR20100065635A (ko) | 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법 | |
| JP2010232636A (ja) | 多層プリント配線板 | |
| JP5547615B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| CN112055482A (zh) | 线路载板及其制作方法 | |
| US9622347B2 (en) | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
| KR101055586B1 (ko) | 금속범프를 갖는 인쇄회로기판의 제조방법 | |
| CN110581075B (zh) | 线路载板结构及其制作方法 | |
| CN111916354B (zh) | 线路载板及其制作方法 | |
| US20210282277A1 (en) | Manufacturing method of circuit carrier board | |
| US20190327830A1 (en) | Printed wiring board and method for manufacturing the same | |
| JP2018082084A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| JP2009004813A (ja) | 半導体搭載用配線基板 | |
| TWI701981B (zh) | 線路載板及其製作方法 | |
| CN108305864B (zh) | 端子 | |
| KR101158213B1 (ko) | 전자부품 내장형 인쇄회로기판 및 이의 제조 방법 | |
| JP4528018B2 (ja) | 半導体装置及びその製造方法 | |
| TW202412573A (zh) | 配線基板 | |
| JP2023142048A (ja) | 配線基板の製造方法 | |
| JP2023114212A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201208 |
|
| RJ01 | Rejection of invention patent application after publication |