TWI825648B - 電路板及其製造方法 - Google Patents

電路板及其製造方法 Download PDF

Info

Publication number
TWI825648B
TWI825648B TW111112648A TW111112648A TWI825648B TW I825648 B TWI825648 B TW I825648B TW 111112648 A TW111112648 A TW 111112648A TW 111112648 A TW111112648 A TW 111112648A TW I825648 B TWI825648 B TW I825648B
Authority
TW
Taiwan
Prior art keywords
layer
pad
conductive
conductive pillar
mask pattern
Prior art date
Application number
TW111112648A
Other languages
English (en)
Other versions
TW202341820A (zh
Inventor
郭俊宏
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW111112648A priority Critical patent/TWI825648B/zh
Priority to US17/662,224 priority patent/US20230319990A1/en
Publication of TW202341820A publication Critical patent/TW202341820A/zh
Application granted granted Critical
Publication of TWI825648B publication Critical patent/TWI825648B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本公開提供一種電路板，包括第一線路層、第一導電柱和第二線路層。第一線路層包括第一接墊和覆蓋第一接墊的側壁的第一種子層。第一導電柱位於第一接墊上且直接連接第一接墊。第二線路層包括第二接墊和覆蓋第二接墊的側壁的第二種子層，其中第二接墊位於第一導電柱的第一連接端，第一連接端嵌入第二接墊，第二接墊連接且直接接觸第一連接端，且第一種子層和第二種子層未在第一導電柱的側壁上延伸。

Description

電路板及其製造方法
本公開內容是關於電路板及其製造方法，且特別是關於具有上下線路層通道的電路板及其製造方法。
隨著電子裝置的快速發展，電子裝置中的電路板需要迅速地傳遞更高頻的電流訊號。然而，當電流流經電路板中的元件(例如積體電路(integrated circuit，IC))時，電流訊號可能受到不同元件之間的特性差異影響，例如阻抗不匹配，而有所損失。因此，為了符合目前電子裝置的發展趨勢，須維持或提升現有電路板的訊號傳遞品質。
根據本公開一些實施方式，一種電路板包括第一線路層，第一線路層包括至少一個第一接墊和覆蓋第一接墊的側壁的第一種子層。電路板還包括第一導電柱，第一導電柱位於第一接墊上且直接連接第一接墊。電路板還包括第二線路層，第二線路層包括至少一個第二接墊和覆蓋第二接墊的側壁的第二種子層，其中第二接墊位於第一導電柱的第一連接端，第一連接端嵌入第二接墊，並且第二接墊連接且直接接觸第一連接端，且其中第一種子層和第二種子層未在第一導電柱的側壁上延伸。
在一些實施方式中，第一導電柱的第一連接端的頂表面截面積小於第一導電柱位於第一接墊上的底表面截面積。
在一些實施方式中，第一導電柱的側壁和第一接墊的頂表面之間的角度為銳角。
在一些實施方式中，第一接墊和第一導電柱是一體成形的。
在一些實施方式中，電路板進一步包括覆蓋第一線路層且圍繞第一導電柱和第二線路層的介電層，其中介電層直接接觸第一導電柱。
在一些實施方式中，介電層直接接觸第一接墊的頂表面。
在一些實施方式中，第一種子層更覆蓋第一接墊的底表面。
在一些實施方式中，第二種子層更覆蓋第二接墊的底表面。
在一些實施方式中，電路板進一步包括位於第一接墊下方的第二導電柱，其中第二導電柱具有第二連接端，第二連接端嵌入第一接墊，並且第一接墊連接且直接接觸第二連接端。
在一些實施方式中，第一線路層進一步包括至少一個第一走線，第一種子層覆蓋第一走線的側壁和底表面，但不覆蓋第一走線的頂表面。
在一些實施方式中，第二線路層進一步包括至少一個第二走線，第二種子層覆蓋第二走線的側壁和底表面，但不覆蓋第二走線的頂表面。
根據本公開一些實施方式，一種電路板的製造方法包括以下步驟。在基板上方形成第一導電層以及第一導電層上的第一遮罩圖案層。藉由第一遮罩圖案層圖案化第一導電層，以形成至少一個第一導電柱。在第一導電柱和第一遮罩圖案層上形成第一介電層。圖案化第一介電層，以形成暴露第一遮罩圖案層的至少一個第一開口。在第一開口中和第一遮罩圖案層上形成第一種子層。移除第一遮罩圖案層，以暴露第一導電柱的頂表面。在第一種子層和第一導電柱上形成第二導電層。在第二導電層上形成第二遮罩圖案層。藉由第二遮罩圖案層圖案化第二導電層，以形成第一導電柱上的第一接墊以及第一接墊上的第二導電柱。在第二導電柱和第二遮罩圖案層上形成第二介電層。圖案化第二介電層，以形成暴露第二遮罩圖案層的至少一個第二開口。在第二開口中和第二遮罩圖案層上形成第二種子層。移除第二遮罩圖案層，以暴露第二導電柱的頂表面。在第二開口內與第二導電柱的頂表面上直接形成第二接墊。
在一些實施方式中，圖案化第一介電層後，第一開口的底表面低於第一遮罩圖案層的底表面。
在一些實施方式中，形成第一種子層後，第一種子層具有位於第一開口中的底部膜層，其中底部膜層位於第一遮罩圖案層的底表面下方，並接觸第一導電柱的側壁，且底部膜層的厚度小於第一種子層其他部分的厚度。
在一些實施方式中，形成第一種子層後，第一種子層不全面覆蓋第一導電柱的側壁。
在一些實施方式中，形成第一種子層後，第一種子層不覆蓋第一遮罩圖案層的底表面。
在一些實施方式中，移除第一遮罩圖案層後，第一導電柱的頂表面高於第一開口的底表面。
在一些實施方式中，形成第二遮罩圖案層後，第二遮罩圖案層對準第二導電層下的第一導電柱。
在一些實施方式中，第一遮罩圖案層包括負型光敏材料，且第一介電層包括正型光敏材料。
在一些實施方式中，圖案化第一介電層進一步包括形成在第一介電層中的至少一個開孔，且圖案化第二導電層進一步包括形成在開孔中的走線。
本公開的實施方式提供的電路板及其製造方法可降低導電途徑上的阻抗變化，藉此減少傳遞電流時的訊號損失，從而改善電路板的訊號傳遞品質。
為了實現提及主題的不同特徵，以下公開內容提供了許多不同的實施例或示例。以下描述組件、配置等的具體示例以簡化本公開。當然，這些僅僅是示例，而不是限制性的。例如，在以下的描述中，在第二特徵之上或上方形成第一特徵可以包括第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。另外，本公開可以在各種示例中重複參考數字和/或字母。此重複是為了簡單和清楚的目的，並且本身並不表示所討論的各種實施例和/或配置之間的關係。
此外，本文可以使用空間相對術語，諸如「在…下面」、「在…下方」、「下部」、「在…上面」、「上部」等，以便於描述一個元件或特徵與如圖所示的另一個元件或特徵的關係。除了圖中所示的取向之外，空間相對術語旨在包括使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或在其他方向上)，並且同樣可以相應地解釋在此使用的空間相對描述符號。
應當理解，儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些術語的限制。這些術語僅用於區分一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分。因此，下面討論的第一元件、部件、區域、層或部分可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
通常而言，電路板中的電流藉由盲孔通道在上層線路層和下層線路層之間傳遞，其中盲孔通道的組成包括上層接墊、種子層和下層接墊。這些接墊與種子層具有不同的電阻率，且接墊與種子層之間的界面為異質界面(heteroboundary)。當電流訊號經過接墊和種子層之間的界面時，訊號可能因為阻抗的變化而有所損失。
本公開內容提供一種具有連接線路層的通道的電路板。電路板包括第一線路層中的第一接墊、第一接墊上的第一導電柱和第二線路層中的第二接墊，其中第一導電柱的連接端嵌入第二接墊。由於第一導電柱直接連接第一接墊，且第二接墊直接接觸第一導電柱，因此相較於現有常見的盲孔通道，第一接墊、第一導電柱和第二接墊所形成的導電路徑具有較少的界面，以降低導電路徑上的阻抗變化，有助於促使阻抗匹配(impedance matching)之效果。因此，本公開的電路板可以減少電流訊號損失，以改善電路板的訊號傳遞品質。
依據本公開的一些實施方式，第1A圖繪示電路板100的截面圖。第1B圖則繪示第1A圖中的電路板100的局部放大圖。為了清楚描述電路板100所包括的元件，第1A圖至第1B圖中僅繪示電路板100的部分元件，但包括額外元件(例如線路層內的互連走線、電性連接至電路板的系統板等)的電路板100也在本公開的範圍內。
參考第1A圖和第1B圖，電路板100包括第一線路層130、第二線路層160和連接第一線路層130與第二線路層160的第一導電柱140。具體而言，第一線路層130包括至少一個第一接墊132和覆蓋第一接墊132的側壁的第一種子層125。第一導電柱140位於第一接墊132上且直接連接第一接墊132，使得第一導電柱140和第一接墊132形成導電路徑。
第二線路層160相似於第一線路層130，第二線路層160包括至少一個第二接墊162和覆蓋第二接墊162的側壁的第二種子層155。第二接墊162位於第一導電柱140的第一連接端，其中第一連接端相對於第一接墊132。更詳細而言，第一導電柱140的第一連接端嵌入第二接墊162，使得第二接墊162直接接觸第一導電柱140的第一連接端。換而言之，第一導電柱140連接並且直接接觸第二接墊162，使得第一導電柱140和第二接墊162形成導電路徑。
如第1A圖和第1B圖所示，第一種子層125和第二種子層155分別覆蓋第一接墊132的側壁和第二接墊162的側壁，而未在第一導電柱140的側壁上延伸。進一步而言，第一種子層125未在第一導電柱140的側壁上延伸，使得第一種子層125不會形成在第一導電柱140的側壁上。第二種子層155未在第一導電柱140的側壁上延伸，使得第二種子層155不會形成在第一導電柱140的側壁上。
第二導電柱110、第一接墊132、第一導電柱140和第二接墊162形成直接連接的導電途徑，在一些實施例中，電流是由下而上的從第二導電柱110進入第一接墊132，而後通過第一導電柱140進入第二接墊162。值得說明的是，此直接連接的導電途徑上不包括第一種子層125或第二種子層155。換而言之，第一導電柱140不經由第一種子層125而直接連接第一接墊132，且第一導電柱140不經由第二種子層155而直接接觸第二接墊162。當電流在電路板100中傳遞時，電流可以直接流經第一接墊132、第一導電柱140和第二接墊162，而不會經過第一種子層125或第二種子層155。因此，相較於現有的盲孔通道，電路板100中直接相連的第一接墊132、第一導電柱140和第二接墊162之間存有較少的界面，降低第一接墊132至第二接墊162的阻抗變化，從而減少電流傳遞的訊號損失。
在一些實施方式中，第一接墊132和第一導電柱140可以是一體成形的(be integrally formed into one piece)。詳細而言，第一接墊132和第一導電柱140可以是在單一製程中形成，且兩者可由相同材料所製成，使得第一接墊132和第一導電柱140之間不具有接縫(seam)。因此，第一接墊132和第一導電柱140可以形成導電路徑，提升電路板100的電路品質。
在上述實施方式中，由於第一接墊132和第一導電柱140一體成形，第一接墊132和第一導電柱140可以包括相同的導電材料，例如銅金屬或合金。因此，第一接墊132的電阻率可以相同於第一導電柱140的電阻率，以顯著地降低第一接墊132和第一導電柱140之間的阻抗變化。
第二接墊162和第一導電柱140之間具有界面。詳細而言，第二接墊162和第一導電柱140可以是在不同製程中形成，使得第二接墊162和第一導電柱140之間具有接縫。如第1B圖所示，第一導電柱140嵌入第二接墊162，使得第一導電柱140的頂表面140t高於第二接墊162的底表面162b。換而言之，第二接墊162包覆至少部分的第一導電柱140的頂表面140t，從而在第二接墊162和第一導電柱140之間形成接縫。因此，第二接墊162和第一導電柱140之間的接縫可以和第二接墊162的底表面162b是不共平面的。在一些實施方式中，第二接墊162和第一導電柱140可以包括相同的材料(例如銅金屬)，使得第二接墊162的電阻率相同於第一導電柱140的電阻率，從而顯著地降低第二接墊162和第一導電柱140之間的阻抗變化。
在一些實施方式中，第一導電柱140可以具有錐狀輪廓(tapered profile)，使得第一導電柱140的兩端具有不同尺寸的截面積。舉例而言，第一導電柱140接觸第二接墊162的第一連接端的寬度可以小於第一導電柱140位於第一接墊132上的寬度。因此，第一導電柱140的第一連接端的頂表面截面積可以小於第一導電柱140位於第一接墊132上的底表面截面積。此外，第一導電柱140可以從第一接墊132的頂表面132t延伸至第二接墊162的內部，且第一導電柱140的側壁可不垂直於第一接墊132的頂表面132t。舉例而言，第一導電柱140的側壁和第一接墊132的頂表面132t之間的角度可以為小於90度的銳角。
第一種子層125可以進一步覆蓋第一接墊132的底表面132b，使得覆蓋第一接墊132的側壁的第一種子層125和覆蓋第一接墊132的底表面132b的第一種子層125彼此連接。在第1B圖所示的實施方式中，第一種子層125可以不覆蓋第一接墊132的頂表面132t。第二種子層155可以進一步覆蓋第二接墊162的底表面162b，使得覆蓋第二接墊162的側壁的第二種子層155和覆蓋第二接墊162的底表面162b的第二種子層155彼此連接。
第一種子層125和第二種子層155可以是藉由沉積製程形成的金屬材料，使得第一種子層125和第二種子層155共形(conformally)覆蓋第一接墊132和第二接墊162的側壁。舉例而言，第一種子層125和第二種子層155可以包括使用濺鍍製程形成的鈦/銅(sputter Ti/Cu)。在一些其他實施方式中，第一種子層125和第二種子層155可以包括不同的材料組成。例如，第一種子層125和第一接墊132可以包括不同的金屬組成，使得第一種子層125和第一接墊132之間具有界面，其中第一種子層125可以包括鈦/銅，而第一接墊132包括銅金屬。
在一些實施方式中，電路板100可以進一步包括位於第一接墊132下方的第二導電柱110。如第1B圖所示，第二導電柱110具有連接第一接墊132的第二連接端，其中第二導電柱110和第一接墊132的連接關係類似於第一導電柱140和第二接墊162的連接關係。詳細而言，第二導電柱110的第二連接端可以嵌入第一接墊132，使得第二導電柱110的頂表面110t高於第一接墊132的底表面132b。因此，第二導電柱110的第二連接端可以不經由第一種子層125而直接接觸第一接墊132，從而降低第二導電柱110和第一接墊132之間的阻抗變化。
電路板100可以進一步包括第一介電層120和第二介電層150，其中第一介電層120圍繞第一線路層130，第二介電層150覆蓋第一線路層130且圍繞第一導電柱140和第二線路層160。具體而言，如第1B圖所示，第一介電層120可以接觸第一線路層130中的第一種子層125，而第二介電層150可以接觸第二線路層160的第二種子層155和第一導電柱140。由於第一種子層125和第二種子層155未在第一導電柱140的側壁上延伸，因此第二介電層150可以直接接觸第一導電柱140的側壁。在一些實施方式中，第一種子層125未覆蓋第一接墊132的頂表面132t，使得第二介電層150可以直接接觸第一接墊132的頂表面132t。
在一些實施方式中，第一介電層120和第二介電層150可以由相同的介電材料所製成。舉例而言，第一介電層120和第二介電層150兩者可以包括感光型介電材料(photoimageable dielectric，PID)。在第一介電層120和第二介電層150包括相同介電材料的實施方式中，第一介電層120和第二介電層150可以視為單一介電層。值得說明的是，第一介電層120和第二介電層150每一者在第1A圖和第1B圖中繪示成單層結構，但在其他實施方式中，第一介電層120和第二介電層150每一者可具有任意層數的介電層。
第一線路層130可以進一步包括至少一個第一走線134，而第二線路層160可以進一步包括至少一個第二走線164，如第1A圖所示。第一走線134與第一接墊132可屬於同一層金屬圖案層，而第二走線164與第二接墊162可屬於另一層金屬圖案層。第一種子層125可以覆蓋第一走線134的側壁和底表面，但不覆蓋第一走線134的頂表面。相似地，第二種子層155可以覆蓋第二走線164的側壁和底表面，但不覆蓋第二走線164的頂表面。
電路板100可以進一步包括位於第二接墊162上的焊料塊175和位於第二介電層150上的絕緣保護層170，其中絕緣保護層170圍繞焊料塊175。第二接墊162可以經由焊料塊175而與裝設於電路板100上的電子元件(未示出)電性連接，從而將電流訊號傳遞至電子元件。電路板100也可以進一步包括位於第一介電層120下方的焊料塊180，其中焊料塊180連接第二導電柱110。第二導電柱110可以經由焊料塊180而與其他電子元件或電路板(皆未示出)電性連接，從而將電流訊號傳遞至其他電子元件或電路板。值得說明的是，焊料塊175和焊料塊180僅作為電路板100與其他電子元件電性連接的一種方式，本公開並不以此為限。
此外，在其他實施方式中，電路板100可以是具有核心層(core layer)的多層電路板。舉例而言，電路板100可包括核心層(未示出)，其中核心層可包括線路層，且第一線路層130與第二導電柱110可以直接製作於核心層上。因此，第二導電柱110、第一線路層130、第一導電柱140和第二線路層160可直接電性連接核心層中的線路層，從而形成高密度互連結構。
依據本公開的一些實施方式，第2A圖至第2E圖、第2H圖、第2J圖、第2K圖、第2M圖至第2S圖繪示在各個製造中間階段的電路板的截面圖。第2A圖至第2E圖、第2H圖、第2J圖、第2K圖、第2M圖至第2S圖所繪示的方法可用於形成本公開的電路板，例如第1A圖所繪示的電路板100。
值得注意的是，除非有額外說明，當第2A圖至第2E圖、第2H圖、第2J圖、第2K圖、第2M圖至第2S圖繪示或描述成實施方式的一系列步驟時，這些步驟的描述順序不應受到限制。例如，部分步驟可採取與所述實施方式不同的順序、部分步驟可同時發生、部分步驟可以不須採用及/或部分步驟可重複進行。此外，可以在所繪示的各步驟之前、期間或之後進行額外的步驟以完整形成電路板。
參考第2A圖，在基板300上方形成第一導電層210a以及第一導電層210a上的第一遮罩圖案層320。具體而言，基板300作為承載基板，使得第一導電層210a形成在基板300上方。接著，在第一導電層210a的頂表面上形成遮罩層，並經由曝光顯影形成第一遮罩圖案層320。第一遮罩圖案層320具有對應導電柱(例如第2B圖中的第一導電柱210)的圖案，從而在後續的製程中可以藉由第一遮罩圖案層320形成電路板中的導電柱。
在一些實施方式中，基板300可以具有平滑表面，使得基板300上方的第一導電層210a可以具有平坦的頂表面。舉例而言，基板300可以是玻璃基板。在一些實施方式中，如第2A圖所示，基板300上可以進一步包括離型膜310，使得第一導電層210a形成在離型膜310上。離型膜310有助於分離基板300和離型膜310上的構件(例如第一導電層210a所形成的導電柱)，從而在後續的製程中可以從電路板剝離基板300(如第2S圖所示)。
在一些其他實施方式中，基板300可以是核心層，其可包括線路層與絕緣材料層。舉例而言，第一導電層210a可以直接形成於作為核心層的基板300的上表面上，使得第一導電層210a和基板300中的線路層電性連接。因此，第一導電層210a和後續形成於第一導電層210a上方的其他元件(例如第2J圖所示的第二導電層230a)形成增層(build up)結構。
上述的第一導電層210a和後續形成的其他元件可稱為基板300上的單面增層結構。在一些示例中，第一導電層210a和後續形成於第一導電層210a上方的其他元件也可以形成於基板300的上表面和下表面上，使得基板300位於兩個增層結構之間，以減少基板300的彎曲現象。
在一些實施方式中，第一導電層210a可以包括經由沉積製程形成的金屬材料，例如使用蒸鍍、濺鍍、電鍍、其他合適的沉積技術或上述之組合形成的銅金屬或合金。在形成第一導電層210a之前，可以在基板300上方先形成種子層(未示出)，其中此種子層可用於後續電鍍，以使第一導電層210a能經由電鍍而形成在基板300上方。此外，上述種子層可為鈦/銅，並可利用蒸鍍、濺鍍或無電電鍍所形成。在形成第一導電層210a之後和形成第一遮罩圖案層320之前，可以在第一導電層210a上進行平坦化製程，例如化學機械研磨(chemical mechanical polishing，CMP)，從而形成具有平坦頂表面的第一導電層210a。
參考第2A圖，遮罩層可以包括負型光敏材料，使得照光固化後的負型光敏材料保留在第一導電層210a上而形成第一遮罩圖案層320。由於遮罩層包括負型光敏材料，因此可以使用精密的光源曝光負型光敏材料並顯影形成包括負型光敏材料的第一遮罩圖案層320，使得第一遮罩圖案層320具有精細的圖案。
參考第2B圖，藉由第一遮罩圖案層320圖案化第一導電層210a，以形成至少一個第一導電柱210。具體而言，利用第一遮罩圖案層320對第一導電層210a進行蝕刻製程，從而將第一導電層210a圖案化成第一導電柱210。在蝕刻製程中，第一遮罩圖案層320作為蝕刻遮罩，使得第一遮罩圖案層320下方的第一導電層210a保留在基板300上方而形成第一導電柱210，並且從基板300上移除其他部分的第一導電層210a。值得說明的是，第2B圖所示的第一導電柱210可以是第1A圖中的第二導電柱110，本公開並不以此為限。
在一些實施方式中，可以對第一導電層210a進行濕式蝕刻製程。濕式蝕刻製程中使用的蝕刻劑可以對金屬材料具有蝕刻選擇性，以使在蝕刻第一導電層210a的期間，蝕刻劑基本上不會損傷第一遮罩圖案層320。因此，第一遮罩圖案層320的圖案基本上不會在蝕刻過程中發生變化，以使第一導電柱210的位置與尺寸處於允許的公差(tolerance)範圍。
蝕刻製程使用的蝕刻劑可以對第一導電層210a進行等向性(isotropic)蝕刻，使得第一導電柱210形成錐狀輪廓。舉例而言，圖案化形成第一導電柱210後，第一導電柱210的頂表面的寬度可以小於第一遮罩圖案層320的寬度，而第一導電柱210的底表面的寬度則大於或相似於第一遮罩圖案層320的寬度。此外，如第2B圖所示，蝕刻製程對第一導電層210a進行的等向性蝕刻也可能造成第一導電柱140的側壁非垂直於基板300的頂表面。
參考第2C圖，在第一導電柱210和第一遮罩圖案層320上形成第一介電層220。具體而言，在基板300上方形成介電材料，從而形成圍繞且包覆第一導電柱210和第一遮罩圖案層320的第一介電層220。在一些實施方式中，第一介電層220可以進一步覆蓋第一遮罩圖案層320，使得第一介電層220的頂表面高於第一遮罩圖案層320的頂表面。
參考第2D圖，圖案化第一介電層220，以形成暴露第一遮罩圖案層320的至少一個第一開口330。具體而言，由於第一介電層220包括感光型介電材料，因此可以在第一介電層220上曝光顯影以形成第一介電層220中的第一開口330。第一開口330具有足夠大的面積，使得第一遮罩圖案層320可以暴露在第一開口330中。舉例而言，第一開口330的寬度可以大於第一遮罩圖案層320的寬度，使得第一遮罩圖案層320的側壁暴露在第一開口330中。
在一些實施方式中，第一遮罩圖案層320和第一介電層220可以包括不同的光敏材料，使得第一遮罩圖案層320在第一介電層220的圖案化製程中不會被移除。舉例而言，第一遮罩圖案層320可以包括負型光敏材料，而第一介電層220包括正型光敏材料。
在第一遮罩圖案層320包括負型光敏材料的實施方式中，第一遮罩圖案層320在先前的步驟中經過曝光而固化。當第一介電層220預定形成第一開口330的位置經歷曝光時，第一介電層220中的第一遮罩圖案層320可以維持固化的狀態而不會被後續顯影第一介電層220的顯影劑移除。因此，第一介電層220經過顯影形成第一開口330後，第一遮罩圖案層320可以保留在第一導電柱210上。
在一些實施方式中，圖案化第一介電層220後，第一開口330的底表面可以低於第一遮罩圖案層320的底表面，使得第一遮罩圖案層320的底表面暴露在第一開口330中。在第一開口330的底表面低於第一遮罩圖案層320的底表面的實施方式中，可以進一步在第一開口330中暴露第一導電柱210的部分側壁。
圖案化第一介電層220可以進一步包括形成在第一介電層220中的開孔340。開孔340可以和第一開口330位於同一層圖案層，且開孔340可以具有不同於第一開口330的形狀。舉例而言，可以使用三維(three dimensional，3D)曝光技術對第一介電層220進行曝光，使得開孔340的寬度或深度不同於第一開口330。
參考第2E圖，在第一開口330中和第一遮罩圖案層320上形成第一種子層225。舉例而言，可在第一介電層220和第一遮罩圖案層320上濺鍍形成第一種子層225，使得第一種子層225覆蓋第一介電層220和第一遮罩圖案層320的頂表面，並且覆蓋第一開口330的側壁和底表面，其中第一種子層225可以是鈦/銅。在第一介電層220包括開孔340的實施方式中，第一種子層225也可以形成在開孔340中，使得第一種子層225覆蓋開孔340的側壁和底表面。
第2F圖依據本公開的一些實施方式繪示第2E圖中的電路板的局部放大圖。如第2F圖所示，透過濺鍍而形成的第一種子層225會形成在各個元件的部分表面上。以第2F圖為例，第一開口330的寬度大於第一遮罩圖案層320的寬度，使得第一種子層225可以形成在第一遮罩圖案層320的側壁上，其中第一種子層225可以不覆蓋第一遮罩圖案層320的底表面。
在一些實施方式中，第一開口330的底表面低於第一遮罩圖案層320的底表面，使得第一種子層225在第一開口330中可以形成於第一遮罩圖案層320下方且在第一介電層220的表面上。位於第一遮罩圖案層320下方的此部分第一種子層225可以稱為第一開口330的底部膜層，其中底部膜層位於第一介電層220的表面上且接觸第一導電柱210的側壁，且第一遮罩圖案層320與底部膜層部分重疊。
由於第一遮罩圖案層320輕微阻擋第一種子層225的濺鍍方向，所以底部膜層的厚度可能小於第一種子層225其他部分的厚度。舉例而言，第2G圖依據本公開的一些實施方式繪示電路板的局部放大圖。如第2G圖所示，位於第一遮罩圖案層320下方的底部膜層的厚度小於第一開口330的側壁上的第一種子層225的厚度。在一些實施方式中，第一開口330暴露第一導電柱210的部分側壁，使得第一開口330中的第一種子層225可以接觸第一導電柱210的部分側壁，但第一種子層225不全面覆蓋第一導電柱210的側壁。
參考第2H圖，移除第一遮罩圖案層320，以暴露第一導電柱210的頂表面。具體而言，可以使用例如光阻去除劑(stripper)針對第一遮罩圖案層320進行移除製程，使得第一導電柱210的頂表面可以暴露在第一開口330中。
第2I圖依據本公開的一些實施方式繪示第2H圖中的電路板的局部放大圖。如第2I圖所示，移除製程僅移除第一遮罩圖案層320和第一遮罩圖案層320上的第一種子層225，而未對第一導電柱210或第一種子層225其他部分造成影響。在一些實施方式中，第一開口330的底表面低於第一遮罩圖案層320的底表面，因此移除第一遮罩圖案層320後，第一導電柱210的頂表面可以高於第一開口330的底表面。
參考第2J圖，在第一種子層225和第一導電柱210上形成第二導電層230a。具體而言，在第一介電層220上方形成第二導電層230a，使得第二導電層230a填滿第一開口330並形成在第一種子層225上。當第二導電層230a填滿第一開口330時，第二導電層230a可以直接接觸第一導電柱210，使得第二導電層230a和第一導電柱210形成導電路徑而不需經過第一種子層225。在一些實施方式中，第二導電層230a和第一導電柱210可以包括相同的金屬材料，例如經由電鍍製程形成的銅金屬。
在一些實施方式中，第一導電柱210的頂表面高於第一開口330的底表面，使得第二導電層230a填滿第一開口330後可以包覆第一導電柱210的頂表面，導致第一導電柱210嵌入第二導電層230a。因此，第一導電柱210可以連接並直接接觸第二導電層230a，從而形成低阻抗變化的導電路徑。在第一介電層220包括開孔340的實施方式中，第二導電層230a也可以形成在開孔340中的第一種子層225上，使得第二導電層230a填滿開孔340。
參考第2K圖，在第二導電層230a上形成第二遮罩圖案層350。具體而言，在第二導電層230a的頂表面上形成遮罩層，並經由曝光顯影形成第二遮罩圖案層350。形成第二遮罩圖案層350的方法可以類似於上述關於第2A圖中的第一遮罩圖案層320。舉例而言，遮罩層可以包括負型光敏材料，因此可以使用精密的光源曝光負型光敏材料並顯影形成包括負型光敏材料的第二遮罩圖案層350。
在形成第二導電層230a之後和形成第二遮罩圖案層350之前，可以在第二導電層230a上進行平坦化製程，從而形成具有平坦頂表面的第二導電層230a。在上述實施方式中，進行平坦化製程之後，第二導電層230a的頂表面高於第一介電層220上的第一種子層225，使得第二遮罩圖案層350和第一種子層225垂直分離，即第二遮罩圖案層350和第一種子層225不會直接接觸。
第2L圖依據本公開的一些實施方式繪示第2K圖中的電路板的局部放大圖。如第2L圖所示，第二遮罩圖案層350具有對應導電柱(例如第2M圖中的第二導電柱240)和接墊(例如第2M圖中的第一接墊232)的圖案，從而在後續的製程中可以藉由第二遮罩圖案層350形成電路板中的導電柱和接墊。更具體而言，第二遮罩圖案層350可以對準第2H圖中的第一開口330，以在後續製程中形成與接墊相連的導電柱。在一些實施方式中，第二遮罩圖案層350可以進一步對準第二導電層230a下方的第一導電柱210，使得後續形成的導電柱在基板300上的垂直投影重疊於第一導電柱210在基板300上的垂直投影。
參考第2M圖，藉由第二遮罩圖案層350圖案化第二導電層230a，以形成第一導電柱210上的第一接墊232以及第一接墊232上的第二導電柱240。具體而言，對第二導電層230a進行蝕刻製程，並且使用第二遮罩圖案層350作為蝕刻遮罩，從而將第二導電層230a圖案化成開口(例如第2H圖中的第一開口330)中的第一接墊232以及第一接墊232上的第二導電柱240。圖案化第二導電層230a的方法可以類似於上述關於第2B圖中的第一導電層210a。值得說明的是，第2M圖所示的第二導電柱240可以是第1A圖中的第一導電柱140，本公開並不以此為限。
如第2M圖所示，圖案化形成的第一接墊232直接接觸第一導電柱210，使得第一接墊232和第一導電柱210可以形成低阻抗變化的導電路徑，從而減少電流經過第一接墊232和第一導電柱210時損失訊號。值得說明的是，在此實施方式中，由於第一接墊232和第二導電柱240是來自於單一步驟中形成的第二導電層230a，使得第一接墊232和第二導電柱240之間不具有接縫，即第一接墊232和第二導電柱240可為一體成型。相對地，由於第一導電柱210和第一接墊232分別來自不同步驟中形成的第一導電層210a和第二導電層230a，第一導電柱210和第一接墊232之間可以具有接縫。
在一些實施方式中，第二導電柱240在基板300上的垂直投影可以重疊於第一導電柱210在基板300上的垂直投影，使得第二導電柱240和第一導電柱210形成同軸上的導電路徑。在一些其他實施方式中，第二導電柱240可藉由第一接墊232而與第一導電柱210相連，且第二導電柱240在基板300上的垂直投影偏離第一導電柱210在基板300上的垂直投影。
此外，第二遮罩圖案層350的寬度可以小於第2H圖中的第一開口330的寬度。因此，當藉由第二遮罩圖案層350形成第二導電柱240時，第二導電柱240的底表面的寬度可以小於第一接墊232的頂表面的寬度，從而暴露第一接墊232的部分頂表面。
在第一介電層220包括開孔340的實施方式中，圖案化第二導電層230a可以進一步包括在開孔340中形成第一走線234。在上述實施方式中，第一接墊232和第一走線234可以形成同一層金屬圖案層(亦即，第一線路層230)。在一些實施方式中，形成第一接墊232和第二導電柱240後，可以移除第一介電層220上的第一種子層225，使得第一種子層225僅覆蓋第一接墊232和第一走線234的側壁與底表面，而不覆蓋第一接墊232和第一走線234的頂表面。舉例而言，圖案化第二導電層230a的蝕刻製程可以同時移除第一介電層220上的第一種子層225，從而形成不覆蓋第一接墊232和第一走線234的頂表面的第一種子層225。
參考第2N圖，在第二導電柱240和第二遮罩圖案層350上形成第二介電層250。具體而言，在第一介電層220上形成介電材料，從而形成圍繞且包覆第二導電柱240並且覆蓋第一接墊232和第二遮罩圖案層350的第二介電層250。形成第二介電層250的方法可以類似於上述關於第2C圖中的第一介電層220。在一些實施方式中，第一介電層220和第二介電層250可以包括相同的感光型介電材料。舉例而言，第二介電層250可以包括正型光敏材料。
參考第2O圖，圖案化第二介電層250，以形成暴露第二遮罩圖案層350的至少一個第二開口360。具體而言，對包括感光型介電材料的第二介電層250進行曝光顯影，以形成第二介電層250中的第二開口360。第二開口360具有足夠大的面積，使得第二遮罩圖案層350可以暴露在第二開口360中。圖案化第二介電層250的方法可以類似於上述關於第2D圖中的第一介電層220。
在一些實施方式中，圖案化第二介電層250後，第二開口360的底表面可以低於第二遮罩圖案層350的底表面，使得第二遮罩圖案層350的底表面和第二導電柱240的部分側壁暴露在第二開口360中。第二開口360可以具有類似於第一開口330的形狀，但本公開並不以此為限。
圖案化第二介電層250可以進一步包括形成在第二介電層250中的開孔370。開孔370可以和第二開口360位於同一層圖案層，且開孔370可以具有不同於第二開口360的形狀。在一些實施方式中，開孔370的數量和形狀可以不同於下方的第一走線234，如第2O圖所示。
參考第2P圖，在第二開口360中和第二遮罩圖案層350上形成第二種子層255。具體而言，第二種子層255覆蓋第二介電層250和第二遮罩圖案層350的頂表面，並且覆蓋第二開口360的側壁和底表面。形成第二種子層255的方法可以類似於上述關於第2E圖和第2F圖中的第一種子層225。在第二介電層250包括開孔370的實施方式中，第二種子層255也可以形成在開孔370中而覆蓋開孔370的側壁和底表面。
參考第2Q圖，移除第二遮罩圖案層350，以暴露第二導電柱240的頂表面。移除第二遮罩圖案層350的方法可以類似於上述關於第2H圖和第2I圖中的第一遮罩圖案層320。在一些實施方式中，移除第二遮罩圖案層350後，第二導電柱240的頂表面可以高於第二開口360的底表面。
參考第2R圖，在第二開口360內與第二導電柱240的頂表面上直接形成第二接墊262，從而形成電路板200。具體而言，在第二介電層250上方形成額外導電層(未示出)並進行平坦化製程，使得額外導電層填滿第二開口360而形成第二接墊262。
當第二接墊262形成在第二開口360中，第二接墊262可以直接接觸第二導電柱240，使得第二接墊262和第二導電柱240形成導電路徑而不需經過第二種子層255。由於第二接墊262直接接觸第二導電柱240，使得第二接墊262和第二導電柱240可以形成低阻抗變化的導電路徑，從而減少電流經過第二接墊262和第二導電柱240時損失訊號。
值得說明的是，由於第二導電柱240和第二接墊262分別來自不同步驟中形成的第二導電層230a和額外導電層(未示出)，第二導電柱240和第二接墊262之間可以具有接縫。在一些實施方式中，第一導電柱210、第一接墊232、第二導電柱240和第二接墊262可以由相同的金屬材料所製成，例如經由電鍍製程形成的銅金屬或合金。
在第二介電層250包括開孔370的實施方式中，形成第二接墊262可以進一步包括在開孔370中形成第二走線264。在上述實施方式中，第二接墊262和第二走線264可以形成同一層金屬圖案層(亦即，第二線路層260)。在一些實施方式中，進行平坦化製程而形成第二接墊262時，可以使用平坦化製程移除第二介電層250上的第二種子層255，使得第二介電層250、第二種子層255和第二接墊262共平面。因此，第二種子層255可以僅覆蓋第二接墊262和第二走線264的側壁與底表面，而不覆蓋第二接墊262和第二走線264的頂表面。
在形成第二接墊262後，可以在第二介電層250上方形成絕緣保護層270，以保護第二介電層250中的第二接墊262。此外，可以進一步將絕緣保護層270圖案化以形成第二接墊262上方的開口，並在開口中填充導電材料而形成焊料塊275，使得第二接墊262上的電流訊號可以經由焊料塊275傳遞至裝設於電路板200上的電子元件。
在一些實施方式中，可以進一步在第一導電柱210下方形成導電元件，使得第一導電柱210可以與其他電子元件或電路板電性連接。舉例而言，參考第2S圖，可以將離型膜310和其下方的基板300從第一介電層220脫離，使得第一介電層220的底表面和第一導電柱210的底表面暴露在外。接著，在第一導電柱210的底表面形成焊料塊280，使得第一導電柱210上的電流訊號可以經由焊料塊280傳遞至電路板200下方的其他電子元件或電路板。
根據本公開上述實施方式，本公開的電路板包括位於第一線路層的第一接墊、第一導電柱以及第二線路層的第二接墊，其中第一接墊直接連接第一導電柱，第二接墊連接且直接接觸第一導電柱位於第一接墊相對側的連接端。由於第一導電柱和第一接墊以及第一導電柱和第二接墊之間皆不具有種子層，因此相較於現有常見的盲孔通道，第一接墊、第一導電柱和第二接墊所形成的導電路徑具有較少的界面，以在第一接墊和第二接墊之間形成低阻抗變化的導電路徑而有助於促使阻抗匹配。因此，本公開的電路板可以減少電流訊號傳遞時的損失，以改善電路板的訊號傳遞品質。
前面概述一些實施例的特徵，使得本領域技術人員可更好地理解本公開的觀點。本領域技術人員應該理解，他們可以容易地使用本公開作為設計或修改其他製程和結構的基礎，以實現相同的目的和/或實現與本文介紹之實施例相同的優點。本領域技術人員還應該理解，這樣的等同構造不脫離本公開的精神和範圍，並且在不脫離本公開的精神和範圍的情況下，可以進行各種改變、替換和變更。
100:電路板 110:第二導電柱 110t:頂表面 120:第一介電層 125:第一種子層 130:第一線路層 132:第一接墊 132b:底表面 132t:頂表面 134:第一走線 140:第一導電柱 140t:頂表面 150:第二介電層 155:第二種子層 160:第二線路層 162:第二接墊 162b:底表面 164:第二走線 170:絕緣保護層 175:焊料塊 180:焊料塊 200:電路板 210:第一導電柱 210a:第一導電層 220:第一介電層 225:第一種子層 230a:第二導電層 230:第一線路層 232:第一接墊 234:第一走線 240:第二導電柱 250:第二介電層 255:第二種子層 260:第二線路層 262:第二接墊 264:第二走線 270:絕緣保護層 275:焊料塊 280:焊料塊 300:基板 310:離型膜 320:第一遮罩圖案層 330:第一開口 340,370:開孔 350:第二遮罩圖案層 360:第二開口
當結合附圖閱讀時，從以下詳細描述中可以最好地理解本公開的各方面。應注意，根據工業中的標準方法，各種特徵未按比例繪製。實際上，為了清楚地討論，可任意增加或減少各種特徵的尺寸。 第1A圖依據本公開的一些實施方式繪示電路板的截面圖。 第1B圖依據本公開的一些實施方式繪示第1A圖中的電路板的局部放大圖。 第2A圖至第2E圖、第2H圖、第2J圖、第2K圖、第2M圖至第2S圖依據本公開的一些實施方式繪示在各個製造中間階段的電路板的截面圖。 第2F圖依據本公開的一些實施方式繪示第2E圖中的電路板的局部放大圖。 第2G圖依據本公開的另一些實施方式繪示電路板的局部放大圖。 第2I圖依據本公開的一些實施方式繪示第2H圖中的電路板的局部放大圖。 第2L圖依據本公開的一些實施方式繪示第2K圖中的電路板的局部放大圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:電路板 110:第二導電柱 120:第一介電層 125:第一種子層 130:第一線路層 132:第一接墊 134:第一走線 140:第一導電柱 150:第二介電層 155:第二種子層 160:第二線路層 162:第二接墊 164:第二走線 170:絕緣保護層 175,180:焊料塊

Claims (20)

  1. 一種電路板，包括： 一第一線路層，包括至少一第一接墊和覆蓋該第一接墊的一側壁的一第一種子層； 一第一導電柱，位於該第一接墊上且直接連接該第一接墊；及 一第二線路層，包括至少一第二接墊和覆蓋該第二接墊的一側壁的一第二種子層，其中該第二接墊位於該第一導電柱的一第一連接端，該第一連接端嵌入該第二接墊，並且該第二接墊連接且直接接觸該第一連接端， 其中該第一種子層和該第二種子層未在該第一導電柱的一側壁上延伸。
  2. 如請求項1所述之電路板，其中該第一導電柱的該第一連接端的頂表面截面積小於該第一導電柱位於該第一接墊上的底表面截面積。
  3. 如請求項1所述之電路板，其中該第一導電柱的該側壁和該第一接墊的一頂表面之間的角度為銳角。
  4. 如請求項1所述之電路板，其中該第一接墊和該第一導電柱是一體成形的。
  5. 如請求項1所述之電路板，進一步包括覆蓋該第一線路層且圍繞該第一導電柱和該第二線路層的一介電層，其中該介電層直接接觸該第一導電柱。
  6. 如請求項5所述之電路板，其中該介電層直接接觸該第一接墊的一頂表面。
  7. 如請求項1所述之電路板，其中該第一種子層更覆蓋該第一接墊的一底表面。
  8. 如請求項1所述之電路板，其中該第二種子層更覆蓋該第二接墊的一底表面。
  9. 如請求項1所述之電路板，進一步包括位於該第一接墊下方的一第二導電柱，其中該第二導電柱具有一第二連接端，該第二連接端嵌入該第一接墊，並且該第一接墊連接且直接接觸該第二連接端。
  10. 如請求項1所述之電路板，其中該第一線路層進一步包括至少一第一走線，該第一種子層覆蓋該第一走線的一側壁和一底表面，但不覆蓋該第一走線的一頂表面。
  11. 如請求項1所述之電路板，其中該第二線路層進一步包括至少一第二走線，該第二種子層覆蓋該第二走線的一側壁和一底表面，但不覆蓋該第二走線的一頂表面。
  12. 一種電路板的製造方法，包括： 在一基板上方形成一第一導電層以及該第一導電層上的一第一遮罩圖案層； 藉由該第一遮罩圖案層圖案化該第一導電層，以形成至少一第一導電柱； 在該第一導電柱和該第一遮罩圖案層上形成一第一介電層； 圖案化該第一介電層，以形成暴露該第一遮罩圖案層的至少一第一開口； 在該第一開口中和該第一遮罩圖案層上形成一第一種子層； 移除該第一遮罩圖案層，以暴露該第一導電柱的一頂表面； 在該第一種子層和該第一導電柱上形成一第二導電層； 在該第二導電層上形成一第二遮罩圖案層； 藉由該第二遮罩圖案層圖案化該第二導電層，以形成該第一導電柱上的一第一接墊以及該第一接墊上的一第二導電柱； 在該第二導電柱和該第二遮罩圖案層上形成一第二介電層； 圖案化該第二介電層，以形成暴露該第二遮罩圖案層的至少一第二開口； 在該第二開口中和該第二遮罩圖案層上形成一第二種子層； 移除該第二遮罩圖案層，以暴露該第二導電柱的一頂表面；及 在該第二開口內與該第二導電柱的該頂表面上直接形成一第二接墊。
  13. 如請求項12所述之方法，其中圖案化該第一介電層後，該第一開口的一底表面低於該第一遮罩圖案層的一底表面。
  14. 如請求項12所述之方法，其中形成該第一種子層後，該第一種子層具有位於該第一開口中的一底部膜層，其中該底部膜層位於該第一遮罩圖案層的一底表面下方，並接觸該第一導電柱的一側壁，且該底部膜層的厚度小於該第一種子層其他部分的厚度。
  15. 如請求項12所述之方法，其中形成該第一種子層後，該第一種子層不全面覆蓋該第一導電柱的一側壁。
  16. 如請求項12所述之方法，其中形成該第一種子層後，該第一種子層不覆蓋該第一遮罩圖案層的一底表面。
  17. 如請求項12所述之方法，其中移除該第一遮罩圖案層後，該第一導電柱的該頂表面高於該第一開口的一底表面。
  18. 如請求項12所述之方法，其中形成該第二遮罩圖案層後，該第二遮罩圖案層對準該第二導電層下的該第一導電柱。
  19. 如請求項12所述之方法，其中該第一遮罩圖案層包括負型光敏材料，且該第一介電層包括正型光敏材料。
  20. 如請求項12所述之方法，其中圖案化該第一介電層進一步包括形成在該第一介電層中的至少一開孔，且圖案化該第二導電層進一步包括形成在該開孔中的一走線。
TW111112648A 2022-03-31 2022-03-31 電路板及其製造方法 TWI825648B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111112648A TWI825648B (zh) 2022-03-31 2022-03-31 電路板及其製造方法
US17/662,224 US20230319990A1 (en) 2022-03-31 2022-05-05 Circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111112648A TWI825648B (zh) 2022-03-31 2022-03-31 電路板及其製造方法

Publications (2)

Publication Number Publication Date
TW202341820A TW202341820A (zh) 2023-10-16
TWI825648B true TWI825648B (zh) 2023-12-11

Family

ID=88192930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112648A TWI825648B (zh) 2022-03-31 2022-03-31 電路板及其製造方法

Country Status (2)

Country Link
US (1) US20230319990A1 (zh)
TW (1) TWI825648B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI243007B (en) * 1999-02-05 2005-11-01 Ibm Inter-layer connection structure, multi-layer printed circuit board, and production processes therefor
TW200945519A (en) * 2008-04-23 2009-11-01 Phoenix Prec Technology Corp Substrate structure having fine circuits and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
TWI384594B (zh) * 2008-06-05 2013-02-01 Unimicron Technology Corp 內埋式線路結構的製程
TWI418268B (zh) * 2009-12-10 2013-12-01 Unimicron Technology Corp 內埋式線路板及其製造方法
TWI405515B (zh) * 2009-12-30 2013-08-11 Unimicron Technology Corp 線路板及其製程
TWI463925B (zh) * 2011-07-08 2014-12-01 Unimicron Technology Corp 封裝基板及其製法
JP2014175485A (ja) * 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法
JP6324876B2 (ja) * 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9859159B2 (en) * 2015-03-10 2018-01-02 Unimicron Technology Corp. Interconnection structure and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI243007B (en) * 1999-02-05 2005-11-01 Ibm Inter-layer connection structure, multi-layer printed circuit board, and production processes therefor
TW200945519A (en) * 2008-04-23 2009-11-01 Phoenix Prec Technology Corp Substrate structure having fine circuits and manufacturing method thereof

Also Published As

Publication number Publication date
US20230319990A1 (en) 2023-10-05
TW202341820A (zh) 2023-10-16

Similar Documents

Publication Publication Date Title
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
US20100101083A1 (en) Method for fabricating circuit board structure with concave conductive cylinders
TWI408775B (zh) 用於形成與積體電路之接觸墊之連接之方法
US8043514B2 (en) Method of manufacturing a wiring board by utilizing electro plating
US8058566B2 (en) Packaging substrate structure and manufacturing method thereof
US7627946B2 (en) Method for fabricating a metal protection layer on electrically connecting pad of circuit board
US7045460B1 (en) Method for fabricating a packaging substrate
US8186043B2 (en) Method of manufacturing a circuit board
TWI825648B (zh) 電路板及其製造方法
US6896173B2 (en) Method of fabricating circuit substrate
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
CN116939946A (zh) 电路板及其制造方法
US7427716B2 (en) Microvia structure and fabrication
KR101501902B1 (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
TWI651022B (zh) 多層線路結構及其製作方法
JP2000340708A (ja) 多層配線基板及びその製造方法並びに半導体装置
TWI550745B (zh) 封裝基板及其製作方法
US20240105661A1 (en) Circuit board with embedded chip and method of manufacturing the same
TW202415170A (zh) 具有內埋式晶片的電路板及其製造方法
KR101558579B1 (ko) 인쇄회로기판 및 그 제조방법
CN117794065A (zh) 具有内埋式芯片的电路板及其制造方法
TW201801583A (zh) 印刷電路板及其製作方法
US20140216787A1 (en) Printed circuit board and fabrication method thereof
JP2023104750A (ja) 多層配線基板およびその製造方法
JP2023104759A (ja) 多層配線基板、半導体装置、多層配線基板の製造方法