TWI405515B - 線路板及其製程 - Google Patents

線路板及其製程 Download PDF

Info

Publication number
TWI405515B
TWI405515B TW098145817A TW98145817A TWI405515B TW I405515 B TWI405515 B TW I405515B TW 098145817 A TW098145817 A TW 098145817A TW 98145817 A TW98145817 A TW 98145817A TW I405515 B TWI405515 B TW I405515B
Authority
TW
Taiwan
Prior art keywords
line
conductive layer
circuit board
layer
intaglio pattern
Prior art date
Application number
TW098145817A
Other languages
English (en)
Other versions
TW201124018A (en
Inventor
Tzyy Jang Tseng
Shu Sheng Chiang
Tsung Yuan Chen
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW098145817A priority Critical patent/TWI405515B/zh
Priority to US12/785,725 priority patent/US8450623B2/en
Publication of TW201124018A publication Critical patent/TW201124018A/zh
Priority to US13/590,815 priority patent/US9510464B2/en
Application granted granted Critical
Publication of TWI405515B publication Critical patent/TWI405515B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1612—Process or apparatus coating on selected surface areas by direct patterning through irradiation means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

線路板及其製程
本發明是有關於一種線路板(circuit board)及其製程，且特別是有關於一種在同一線路層中具有多種不同之導電層所形成之線路的線路板及其製程。
現今之線路板技術已從一般常見之非內埋式線路板發展為內埋式線路板(embedded circuit board)。詳細而言，一般常見之非內埋式線路板的特徵在於其線路是突出於介電層的表面上，而內埋式線路板的特徵在於其線路是內埋於介電層中。線路板的線路結構通常都是分別透過微影與蝕刻製程或雷射燒蝕方式所形成。
以習知利用雷射燒蝕方式所形成之內埋式線路板之增層線路結構的製程為例，其包括以下步驟。首先，提供一介電層於一具有一線路層的線路基板上。接著，於介電層的表面照射一雷射光束，以形成一凹刻圖案以及一連接至線路層的盲孔。之後，進行電鍍製程以形成填滿盲孔以及凹刻圖案的導電層。至此，內埋式線路板之增層線路結構已大致完成。
然而，進行電鍍製程時，由於盲孔的深度與凹刻圖案的深度不同，因此容易因電鍍條件控制不佳，而使得所形成之導電層有厚度分佈不均勻的現象。如此一來，當後續進行移除位於凹刻圖案與盲孔以外的導電層時，將不易控制所移除之導電層的厚度，以致於容易在移除的過程中不當薄化內埋式的導電層或者是不當殘留多餘的導電材料於介電層上。此外，後續再於此介電層上進行增層線路層製作時，電鍍製程易有品質不良與良率不高等問題產生，如此一來，易降低增層線路結構的製程良率，進而降低線路板的可靠度。
本發明提供一種線路板及其製程，於同一線路層中具有單一導電層所形成之第二線路(意即微細線路)以及多個不同之導電層所組成的第三線路(意即一般線路)。
本發明提出一種線路板，其包括一線路基板、一介電層以及一圖案化線路結構。線路基板具有一第一表面與至少一第一線路。介電層配置於線路基板上且覆蓋第一表面與第一線路。介電層具有一第二表面、至少一從第二表面延伸至第一線路的盲孔、一第一凹刻圖案以及一第二凹刻圖案。圖案化線路結構包括至少一第二線路以及多個第三線路。第二線路配置於第一凹刻圖案內。第三線路配置於第二凹刻圖案內與盲孔中。每一第三線路具有一第一導電層、一第二導電層以及一阻障層。第一導電層位於阻障層與第二凹刻圖案之間以及位於阻障層與盲孔之間。第二導電層覆蓋阻障層。第一導電層的材質實質上與第二線路的材質相同，且第二線路的線寬小於每一第三線路的線寬。至少第三線路之一電性連接至線路基板的第一線路。
在本發明之一實施例中，上述之第一線路內埋於線路基板中，且第一線路的一表面與第一表面實質上切齊。
在本發明之一實施例中，上述之第一線路配置於線路基板的第一表面上。
在本發明之一實施例中，上述之介電層的材質包括一高分子聚合物。
在本發明之一實施例中，上述之高分子聚合物的材質是選自於由環氧樹脂、改質之環氧樹脂、聚脂(Polyester)、丙烯酸酯、氟素聚合物(Fluoro-polymer)、聚亞苯基氧化物(Polyphenylene Oxide)、聚醯亞胺(Polyimide)、酚醛樹脂(Phenolicresin)、聚碸(Polysulfone)、矽素聚合物(Silicone polymer)、BT樹脂(Bismaleimide Triazine Modified Epoxy(BT Resin))、ABF樹脂、PP樹脂、氰酸聚酯(Cyanate Ester)、聚乙烯(Polyethylene)、聚碳酸酯樹脂(polycarbonate,PC)、丙烯-丁二烯-苯乙烯共聚合物(acrylonitrile-butadiene-styrene copolymer,ABS copolymer)、聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)樹脂、聚對苯二甲酸丁二酯(polybutylene terephthalate,PBT)樹脂、液晶高分子(liquid crystal polymers,LCP)、聚醯胺6(polyamide 6,PA 6)、尼龍(Nylon)、共聚聚甲醛(polyoxymethylene,POM)、聚苯硫醚(polyphenylene sulfide,PPS)及環狀烯烴共聚高分子(cyclic olefin copolymer,COC)所組成的群組。
在本發明之一實施例中，上述之阻障層的材質不同於第二線路、第一導電層以及第二導電層。
在本發明之一實施例中，上述之第二線路為一化學銅層。
在本發明之一實施例中，上述之第一導電層為一化學銅層。
在本發明之一實施例中，上述之阻障層的材質包括鎳、錫、鉻、鋁、鋅或金。
在本發明之一實施例中，上述之第二導電層為一電鍍銅層。
在本發明之一實施例中，上述之第二凹刻圖案與盲孔相連接。
本發明提出一種線路板的製程。首先，提供一線路基板。線路基板具有一第一表面與至少一第一線路。接著，形成一介電層於線路基板上。第一介電層具有一第二表面，且第一介電層覆蓋第一表面與第一線路。對介電層照射一雷射光束，以形成至少一從介電層之第二表面延伸至第一線路層的盲孔、一第一凹刻圖案以及一第二凹刻圖案。形成一第一導電層於第一凹刻圖案、第二凹刻圖案以及盲孔內。形成一阻障層於第二凹刻圖案與盲孔內，且阻障層覆蓋第一導電層。然後，形成一第二導電層於第二凹刻圖案與盲孔內，且第二導電層覆蓋阻障層。最後，移除部份第二導電層、部份阻障層以及部份第一導電層，至並暴露出介電層的第二表面，以形成一圖案化線路結構。圖案化線路結構位於第一凹刻圖案、第二凹刻圖案以及盲孔內，且圖案化線路結構電性連接至線路基板的第一線路。
在本發明之一實施例中，上述之第一線路內埋於線路基板中，且第一線路的一表面與第一表面實質上切齊。
在本發明之一實施例中，上述之第一線路配置於線路基板的第一表面上。
在本發明之一實施例中，上述之介電層的材質包括一高分子聚合物。
在本發明之一實施例中，上述之高分子聚合物的材質是選自於由環氧樹脂、改質之環氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂、ABF樹脂、PP樹脂、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯-丁二烯-苯乙烯共聚合物、聚對苯二甲酸乙二酯樹脂、聚對苯二甲酸丁二酯樹脂、液晶高分子、聚醯胺6、尼龍、共聚聚甲醛、聚苯硫醚及環狀烯烴共聚高分子所組成的群組。
在本發明之一實施例中，上述之雷射光束為紅外線雷射光源或紫外線雷射光源。
在本發明之一實施例中，上述之形成第一導電層的方法包括進行一無電解電鍍製程。
在本發明之一實施例中，上述之第一導電層為一化學銅層。
在本發明之一實施例中，上述之形成阻障層的方法包括濺鍍法或化學沉積法。
在本發明之一實施例中，上述之阻障層的材質包括鎳、錫、鉻、鋅、鋁或金。
在本發明之一實施例中，上述之形成第二導電層的方法包括進行一電鍍製程。
在本發明之一實施例中，上述之第二導電層為一電鍍銅層。
在本發明之一實施例中，上述之圖案化線路結構包括至少一第二線路以及多個第三線路。第二線路位於第一凹刻圖案內。第三線路位於第二凹刻圖案內與盲孔中。第二線路的線寬小於每一第三線路的線寬。至少第三線路之一電性連接至線路基板的第一線路。
在本發明之一實施例中，上述之在形成阻障層於第一導電層上之前，第一導電層已填滿第一凹刻圖案，而形成圖案化線路結構的第二線路。
在本發明之一實施例中，上述之移除部份第二導電層、部份阻障層以及部份第一導電層的步驟，包括：首先，進行一第一次蝕刻製程，以移除部份第二導電層至暴露出阻障層。接著，進行一第二次蝕刻製程，以移除部份阻障層，至暴露出第一導電層。最後，進行一第三次蝕刻製程，以移除部份第一導電層和部份第二導電層，至暴露出介電層的第二表面。
在本發明之一實施例中，上述之在進行第二次蝕刻製程之前，更包括對阻障層進行一研磨製程。
在本發明之一實施例中，上述之第二凹刻圖案與盲孔相連接。
基於上述，本發明先於第一凹刻圖案、第二凹刻圖案以及盲孔內形成第一導電層。然後，在依序形成阻障層以及第二導電層於第二凹刻圖案以及盲孔中，以形成具有三種不同導電層的線路。此外，於蝕刻製程時，阻障層可作為移除部份第二導電層的蝕刻終止層，第一導電層可作為移除部份阻障層的蝕刻終止層。如此一來，本發明之線路板的製程可具有較佳的製程良率與可靠度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A為本發明之一實施例之一種線路板的剖面示意圖。請參考圖1A，在本實施例中，線路板100包括一線路基板110、一介電層120以及一圖案化線路結構130。值得一提的是，線路板100的結構可以僅具有單一線路層，或是具有多層線路層。也就是說，線路板100可以是單層線路板(single layer circuit board)、雙層線路板(double layer circuit board)或多層線路板(multi-layer circuit board)。在本實施例中，圖1A僅以線路板100為一增層線路板進行說明。
詳細而言，線路基板110具有一第一表面112與至少一第一線路(圖1A中僅示意地繪示二個第一線路114a、114b)，其中第一線路114a、114b配置於線路基板110的第一表面112上。也就是說，第一線路114a、114b可算是一種一般線路(非內埋式線路)。在此必須說明的是，於圖1A所示的實施例中，第一線路114a、114b雖然是配置於線路基板110的第一表面112上。但，於其他的實施例中，請參考圖1B，第一線路114a’、114b’亦可內埋於線路基板110中，且第一線路114a’、114b’的一表面與第一表面112實質上切齊。意即，第一線路114a’、114b’基本上可算是一種內埋式線路。換言之，圖1A所示的線路基板110的結構僅為舉例說明，並非限定本發明。
介電層120配置於線路基板110上，且覆蓋第一表面112與第一線路114a、114b。介電層120具有一第二表面122、至少一從第二表面122延伸至第一線路114a、114b的盲孔(圖1A中僅示意地繪示二盲孔124a、124b)、一第一凹刻圖案126以及一第二凹刻圖案128。第二凹刻圖案128與盲孔124a相連接。在本實施例中，介電層120的材質例如是一高分子聚合物，其中高分子聚合物例如是環氧樹脂、改質之環氧樹脂、聚脂(Polyester)、丙烯酸酯、氟素聚合物(Fluoro-polymer)、聚亞苯基氧化物(Polyphenylene Oxide)、聚醯亞胺(Polyimide)、酚醛樹脂(Phenolicresin)、聚碸(Polysulfone)、矽素聚合物(Silicone polymer)、BT樹脂(Bismaleimide Triazine Modified Epoxy(BT Resin))、ABF樹脂、PP樹脂、氰酸聚酯(Cyanate Ester)、聚乙烯(Polyethylene)、聚碳酸酯樹脂(polycarbonate,PC)、丙烯-丁二烯-苯乙烯共聚合物(acrylonitrile-butadiene-styrene copolymer,ABS copolymer)、聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)樹脂、聚對苯二甲酸丁二酯(polybutylene terephthalate,PBT)樹脂、液晶高分子(liquid crystal polymers,LCP)、聚醯胺6(polyamide 6,PA 6)、尼龍(Nylon)、共聚聚甲醛(polyoxymethylene,POM)、聚苯硫醚(polyphenylene sulfide,PPS)及環狀烯烴共聚高分子(cyclic olefin copolymer,COC)或這些高分子聚合物的任意組合。
圖案化線路結構130包括至少一第二線路132(圖1A中僅示意地繪示兩個)以及多個第三線路134(圖1A中僅示意地繪示四個)，其中第二線路132的線寬小於第三線路134的線寬。第二線路132配置於第一凹刻圖案126內，其中第二線路132例如是一化學銅層。第三線路134配置於第二凹刻圖案128內與盲孔124a、124b中，其中位於盲孔124a中的第三線路134可電性連接至線路基板110的第一線路114a，而位於盲孔124b中的第三線路134可電性連接至線路基板110的第一線路114b。
進一步而言，每一第三線路134具有一第一導電層134a、一阻障層134b以及一第二導電層134c，其中第一導電層134a例如是一化學銅層，而第二導電層134c例如是一電鍍銅層。也就是說，第一導電層134a的材質實質上與第二線路132的材質相同。在本實施例中，阻障層134b的材質不同於第二線路132、第一導電層134a以及第二導電層134c。其中，阻障層134b的材質例如是鎳、錫、鉻、鋅、鋁或金，意即阻障層134b為一金屬層。此外，第一導電層134a位於阻障層134b與第二凹刻圖案128之間以及位於阻障層134b與盲孔124a、124b之間，而第二導電層134c覆蓋阻障層134b。換言之，本實施例之第三線路134為是由三種不同導電材質所組成之線路。
本實施例之第二線路132配置於介電層120的第一凹刻圖案126內，且第二線路132與介電層120的第一表面122實質上切齊。換言之，第二線路132基本上可算是一種內埋式線路。第三線路134配置於介電層120的第二凹刻圖案128內以及盲孔124a、124b中，且第三線路134與介電層120的第二表面122實質上切齊。換言之，第三線路134基本上可算是一種內埋式線路。在此必須說明的是，於其他未繪示的實施例中，第二線路132與第三線路134亦可因製程誤差的影響而與介電層120的第二表面122實質上不切齊，此仍屬於本發明可採用的技術方案，不脫離本發明所欲保護的範圍。
特別是，在本實施例中，第二線路132的線寬分別小於第三線路134的線寬。也就是說，第三線路134相對於第二線路132而言，可視為一般線路。第二線路132相對於第三線路134而言，可視為微細線路。舉例而言，在本實施例中，第二線路132的線寬例如小於15微米(μm)，而第三線路134的線寬大於第二線路132的線寬。換言之，第三線路134的線寬為15微米(μm)以上。
簡言之，由於本實施例於圖案化線路結構130中具有單一導電層(意即第一導電層134a)的第二線路132以及具有複合導電層(意即第一導電層134a、阻障層134b以及第二導電層134c)的第三線路134。第二線路132的線寬小於第三線路134的線寬。如此一來，本實施例之線路板100可於同一線路層中同時具有單一導電層的第二線路132(意即微細線路)以及三種不同導電層的第三線路134(意即一般線路)。
以上僅介紹本發明之線路板100的結構，並未介紹本發明之線路板100的製程。對此，以下將以圖1A中的線路板100的結構作為舉例說明，並配合圖2A至圖2G對本發明的線路板100的製程進行詳細的說明。
圖2A至圖2G為本發明之一實施例之一種線路板的製程的剖面示意圖。請先參考圖2A，依照本實施例的線路板100的製程，首先，提供一線路基板110。線路基板110具有一第一表面112以及至少一第一線路(圖1A中僅示意地繪示二個第一線路114a、114b)，其中第一線路114a、114b配置於線路基板110的第一表面112上。換言之，第一線路114a、114b基本上可算是一種一般線路(即非內埋式線路)。在此必須說明的是，在其他未繪示的實施例中，第一線路114a、114b亦可內埋於線路基板110中，且第一線路114a、114b的一表面與第一表面112實質上切齊。意即，第一線路114a、114b基本上可算是一種內埋式線路層。因此，圖2A所示之線路基板110結構僅為舉例說明，並非限定本發明。
接著，請再參考圖2A，形成一介電層120於線路基板110上，其中介電層120具有一第二表面122，且介電層120覆蓋第一表面112與第一線路114a、114b。在本實施例中，介電層120的材質例如是一高分子聚合物，其中高分子聚合物例如是環氧樹脂、改質之環氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂、ABF樹脂、PP樹脂、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯-丁二烯-苯乙烯共聚合物、聚對苯二甲酸乙二酯樹脂、聚對苯二甲酸丁二酯樹脂、液晶高分子、聚醯胺6、尼龍、共聚聚甲醛、聚苯硫醚及環狀烯烴共聚高分子或這些高分子聚合物的任意組合。
接著，請再參考圖2A，對介電層120照射一雷射光束L，以形成至少一從介電層120之第二表面122延伸至第一線路114a、114b的盲孔(圖2A僅示意地繪示兩個盲孔124a、124b)、一第一凹刻圖案126以及一第二凹刻圖案128。其中，第二凹刻圖案128與盲孔124a相連接。在本實施例中，雷射光束L例如為紅外線雷射光源或紫外線雷射光源。
接著，請參考圖2B，形成一第一導電層134a於第一凹刻圖案126、第二凹刻圖案128以及盲孔124a、124b內。詳細而言，第一導電層134a填滿第一凹刻圖案126且形成於第二凹刻圖案128與盲孔124a、124b的內壁。此外，形成第一導電層134a的方法例如是進行一無電解電鍍製程，而第一導電層134a例如為一化學銅層。
接著，請參考圖2C，形成一阻障層134b於第二凹刻圖案128與盲孔124a、124b內，且阻障層134b覆蓋第一導電層134a。詳細而言，本實施例之阻障層134b共形地(conformally)配置於第一導電層134a上，其中形成阻障層134b的方法例如是濺鍍法或化學沉積法。此外，阻障層134b的材質例如是鎳、錫、鉻、鋅、鋁或金，意即阻障層134b為一金屬層。
接著，請參考圖2D，形成一第二導電層134c於第二凹刻圖案128與盲孔124a、124b內，且第二導電層134c覆蓋阻障層134b。詳細而言，第二導電層134c覆蓋阻障層134b，且填滿第二凹刻圖案128與盲孔124a、124b。此外，形成第二導電層134c的方法例如是進行一電鍍製程，且第二導電層134c例如為一電鍍銅層。
接著，移除部份第二導電層134c、部份阻障層134b以及部份第一導電層134a，至並暴露出介電層120的第二表面122，以形成一圖案化線路結構130。詳細而言，在本實施例中，移除部份第二導電層134c、部份阻障層134b以及部分第一導電層134a的步驟如下。首先，請先參考圖2E，進行一第一次蝕刻製程，以移除部份第二導電層134c至暴露出阻障層134b。此時，阻障層134b可作為移除第一凹刻圖案126、第二凹刻圖案128以及盲孔124a、124b之外之第二導電層134c的蝕刻終止層。如此一來，可精確地控制蝕刻製程，以避免過度蝕刻或蝕刻不足的現象產生，可使得本實施例之線路板100的製程可具有較佳的製程良率與可靠度。另外，亦可於第一次蝕刻製程後，對阻障層134b進行一研磨製程，以使阻障層134b的表面更為平坦，有助於後續蝕刻製程。
然後，請參考圖2F，進行一第二次蝕刻製程，以移除暴露於第二凹刻圖案128以及盲孔124a、124b以外的部分阻障層134b，至暴露出部分第一導電層134a。此時，第一導電層134a可作為阻障層134b的蝕刻終止層，以避免過度蝕刻或蝕刻不足的現象產生，以更精確地控制線路板100的蝕刻製程。
最後，請參考圖2G，進行一第三次蝕刻製程，以移除部份第一導電層134a和部份第二導電層134c，至暴露出介電層120的第二表面122，而形成圖案化線路結構130。
詳細而言，圖案化線路結構130位於第一凹刻圖案126內、第二凹刻圖案128內以及盲孔124a、124b中，且電性連接至線路基板110的第一線路114a、114b。圖案化線路結構130包括至少一第二線路132(圖2G中僅示意地繪是二個)以及多個第三線路134(圖2G中僅示意地繪是四個)。第二線路132位於第一凹刻圖案126內，且第二線路132是由第一導電層134a填滿第一凹刻圖案126所形成。第二線路132與介電層120的第一表面122實質上切齊，換言之，第二線路132基板上可算是一種內埋式線路。第三線路134位於第二凹刻圖案128內與盲孔124a、124b中，其中第三線路134是由第一導電層134a、阻障層134b以及第二導電層134c所形成。特別是，位於盲孔124a中的第三線路134可電性連接至線路基板110的第一線路114a，而位於盲孔124b中的第三線路134可電性連接至線路基板110的第一線路114b。第一導電層134a位於阻障層134b與第二凹刻圖案128之間以及位於阻障層134b與盲孔124之間，且填滿第一凹刻圖案126。換言之，第三線路134的第一導電層134a與第二線路132為同一膜層。第三線路134與介電層120的第二表面122實質上切齊，換言之，第三線路134基本上可算是一種內埋式線路。
特別是，在本實施例中，第二線路132的線寬分別小於第三線路134的線寬。也就是說，第三線路134相對於第二線路132而言，可視為一般線路，而第二線路132相對於第三線路134而言，可視為微細線路。舉例而言，在本實施例中，第二線路132的線寬例如小於15微米(μm)，而第三線路134的線寬大於第二線路132的線寬。換言之，第三線路134的線寬為15微米(μm)以上。至此，已完成線路板100的製作。
值得一提的是，本發明並不限定第二線路132的型態，雖然此處所提及的第二線路132具體化為具有單一導電層的線路結構。然而，於他未繪示的實施例中，第二線路132亦可如同第三線路134一般具有三種不同導電層的線路結構。換言之，圖2G所繪示之第二線路132的形態僅為舉例說明，並非限定本發明。此外，在此必須說明的是，於其他未繪示的實施例中，第二線路132與第三線路134亦可因製程誤差的影響而與介電層120的第二表面122實質上不切齊，此仍屬於本發明可採用的技術方案，不脫離本發明所欲保護的範圍。
簡言之，本實施例先於第一凹刻圖案126、第二凹刻圖案128以及盲孔124a、124b內依序形成第一導電層134a、阻障層134b以及第二導電層134c。然後，於蝕刻製程時，阻障層134b可作為移除部份第二導電層134c的蝕刻終止層，第一導電層134a可作為移除部份阻障層134b的蝕刻終止層。如此一來，本實施例之線路板100的製程可有效控制蝕刻製程，可避免過度蝕刻或蝕刻不足的現象產生。換言之，本實施例之線路板100的製程可具有較佳的製程良率與可靠度。
綜上所述，本發明先於第一凹刻圖案、第二凹刻圖案以及盲孔內形成第一導電層。然後，在依序形成阻障層以及第二導電層於第二凹刻圖案以及盲孔中，以形成具有三種不同導電層的線路。此外，於蝕刻製程時，阻障層可作為移除部份第二導電層的蝕刻終止層，第一導電層可作為移除部份阻障層的蝕刻終止層。如此一來，本發明之線路板的製程可具有較佳的製程良率與可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100a．．．線路板
110．．．線路基板
112．．．第一表面
114a、114b、114a’、114b’．．．第一線路
120．．．介電層
122．．．第二表面
124a、124b．．．盲孔
126．．．第一凹刻圖案
128．．．第二凹刻圖案
130．．．圖案化線路結構
132．．．第二線路
134．．．第三線路
134a．．．第一導電層
134b．．．阻障層
134c．．．第二導電層
L．．．雷射光束
圖1A為本發明之一實施例之一種線路板的剖面示意圖。
圖1B為本發明另之一實施例之一種線路板的剖面示意圖。
圖2A至圖2G為本發明之一實施例之一種線路板的製程的剖面示意圖。
100．．．線路板
110．．．線路基板
112．．．第一表面
114a、114b．．．第一線路
120．．．介電層
122．．．第二表面
124a、124b．．．盲孔
126．．．第一凹刻圖案
128．．．第二凹刻圖案
130．．．圖案化線路結構
132．．．第二線路
134．．．第三線路
134a．．．第一導電層
134b．．．阻障層
134c．．．第二導電層

Claims (28)

  1. 一種線路板，包括：一線路基板，具有一第一表面與至少一第一線路；一介電層，配置於該線路基板上且覆蓋該第一表面與該第一線路，該介電層具有一第二表面、至少一從該第二表面延伸至該第一線路的盲孔、一第一凹刻圖案以及一第二凹刻圖案；以及一圖案化線路結構，包括：至少一第二線路，配置於該第一凹刻圖案內；以及多個第三線路，配置於該第二凹刻圖案內與該盲孔中，各該第三線路具有一第一導電層、一第二導電層以及一阻障層，該第一導電層填滿該第一凹刻圖案且設置於該第二凹圖案與該盲孔的內壁上，該第一導電層位於該阻障層與該第二凹刻圖案之間以及位於該阻障層與該盲孔之間，該第二導電層覆蓋該阻障層，其中該第一導電層的材質實質上與該第二線路的材質相同，且該第二線路的線寬小於各該第三線路的線寬，至少該些第三線路之一電性連接至該線路基板的該第一線路。
  2. 如申請專利範圍第1項所述之線路板，其中該第一線路內埋於該線路基板中，且該第一線路的一表面與該第一表面實質上切齊。
  3. 如申請專利範圍第1項所述之線路板，其中該第一 線路配置於該線路基板的該第一表面上。
  4. 如申請專利範圍第1項所述之線路板，其中該介電層的材質包括一高分子聚合物。
  5. 如申請專利範圍第4項所述之線路板，其中該高分子聚合物的材質是選自於由環氧樹脂、改質之環氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂、ABF樹脂、PP樹脂、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯-丁二烯-苯乙烯共聚合物、聚對苯二甲酸乙二酯樹脂、聚對苯二甲酸丁二酯樹脂、液晶高分子、聚醯胺6、尼龍、共聚聚甲醛、聚苯硫醚及環狀烯烴共聚高分子所組成的群組。
  6. 如申請專利範圍第1項所述之線路板，其中該阻障層的材質不同於該第二線路、該第一導電層以及該第二導電層。
  7. 如申請專利範圍第1項所述之線路板，其中該第二線路為一化學銅層。
  8. 如申請專利範圍第1項所述之線路板，其中該第一導電層為一化學銅層。
  9. 如申請專利範圍第1項所述之線路板，其中該阻障層的材質包括鎳、錫、鉻、鋁、鋅或金。
  10. 如申請專利範圍第1項所述之線路板，其中該第二導電層為一電鍍銅層。
  11. 如申請專利範圍第1項所述之線路板，其中該第二凹刻圖案與該盲孔相連接。
  12. 一種線路板的製程，包括：提供一線路基板，該線路基板具有一第一表面與至少一第一線路；形成一介電層於該線路基板上，該第一介電層具有一第二表面，且該第一介電層覆蓋該第一表面與該第一線路；對該介電層照射一雷射光束，以形成至少一從該介電層之該第二表面延伸至該第一線路層的盲孔、一第一凹刻圖案以及一第二凹刻圖案；形成一第一導電層於該第一凹刻圖案、該第二凹刻圖案以及該盲孔內；形成一阻障層於該第二凹刻圖案與該盲孔內，且該阻障層覆蓋該第一導電層；形成一第二導電層於該第二凹刻圖案與該盲孔內，且該第二導電層覆蓋該阻障層；以及移除部份該第二導電層、部份該阻障層以及部份該第一導電層，至並暴露出該介電層的該第二表面，以形成一圖案化線路結構，其中該圖案化線路結構位於該第一凹刻圖案、該第二凹刻圖案以及該盲孔內，且該圖案化線路結構電性連接至該線路基板的該第一線路。
  13. 如申請專利範圍第12項所述之線路板的製程，其中該第一線路內埋於該線路基板中，且該第一線路的一表面與該第一表面實質上切齊。
  14. 如申請專利範圍第12項所述之線路板的製程，其中該第一線路配置於該線路基板的該第一表面上。
  15. 如申請專利範圍第12項所述之線路板的製程，其中該介電層的材質包括一高分子聚合物。
  16. 如申請專利範圍第15項所述之線路板的製程，其中該高分子聚合物的材質是選自於由環氧樹脂、改質之環氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂、ABF樹脂、PP樹脂、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯-丁二烯-苯乙烯共聚合物、聚對苯二甲酸乙二酯樹脂、聚對苯二甲酸丁二酯樹脂、液晶高分子、聚醯胺6、尼龍、共聚聚甲醛、聚苯硫醚及環狀烯烴共聚高分子所組成的群組。
  17. 如申請專利範圍第12項所述之線路板的製程，其中該雷射光束為紅外線雷射光源或紫外線雷射光源。
  18. 如申請專利範圍第12項所述之線路板的製程，其中形成該第一導電層的方法包括進行一無電解電鍍製程。
  19. 如申請專利範圍第12項所述之線路板的製程，其中該第一導電層為一化學銅層。
  20. 如申請專利範圍第12項所述之線路板的製程，其中形成該阻障層的方法包括濺鍍法或化學沉積法。
  21. 如申請專利範圍第12項所述之線路板的製程，其中該阻障層的材質包括鎳、錫、鉻、鋁、鋅或金。
  22. 如申請專利範圍第12項所述之線路板的製程，其中該形成該第二導電層的方法包括進行一電鍍製程。
  23. 如申請專利範圍第12項所述之線路板的製程，其 中該第二導電層為一電鍍銅層。
  24. 如申請專利範圍第12項所述之線路板的製程，其中該圖案化線路結構包括至少一第二線路以及多個第三線路，該第二線路位於該第一凹刻圖案內，該些第三線路位於該第二凹刻圖案內與該盲孔中，該第二線路的線寬小於各該第三線路的線寬，且至少該些第三線路之一電性連接至該線路基板的該第一線路。
  25. 如申請專利範圍第24項所述之線路板的製程，其中在形成該阻障層於該第一導電層上之前，該第一導電層已填滿該第一凹刻圖案，而形成該圖案化線路結構的該第二線路。
  26. 如申請專利範圍第12項所述之線路板的製程，其中該移除部份該第二導電層、部份該阻障層以及部份該第一導電層的步驟，包括：進行一第一次蝕刻製程，以移除部份該第二導電層至暴露出該阻障層；進行一第二次蝕刻製程，以移除部份該阻障層，至暴露出該第一導電層；以及進行一第三次蝕刻製程，以移除部份該第一導電層和部份該第二導電層，至暴露出該介電層的該第二表面。
  27. 如申請專利範圍第26項所述之線路板的製程，其中在進行該第二次蝕刻製程之前，更包括對該阻障層進行一研磨製程。
  28. 如申請專利範圍第12項所述之線路板的製程，其中該第二凹刻圖案與該盲孔相連接。
TW098145817A 2009-12-30 2009-12-30 線路板及其製程 TWI405515B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098145817A TWI405515B (zh) 2009-12-30 2009-12-30 線路板及其製程
US12/785,725 US8450623B2 (en) 2009-12-30 2010-05-24 Circuit board
US13/590,815 US9510464B2 (en) 2009-12-30 2012-08-21 Manufacturing method of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098145817A TWI405515B (zh) 2009-12-30 2009-12-30 線路板及其製程

Publications (2)

Publication Number Publication Date
TW201124018A TW201124018A (en) 2011-07-01
TWI405515B true TWI405515B (zh) 2013-08-11

Family

ID=44186069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098145817A TWI405515B (zh) 2009-12-30 2009-12-30 線路板及其製程

Country Status (2)

Country Link
US (2) US8450623B2 (zh)
TW (1) TWI405515B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9185810B2 (en) * 2006-06-06 2015-11-10 Second Sight Medical Products, Inc. Molded polymer comprising silicone and at least one metal trace and a process of manufacturing the same
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
US10039185B2 (en) * 2016-04-15 2018-07-31 Kinsus Interconnect Technology Corp. Manufacturing method of landless multilayer circuit board
CN111491466A (zh) * 2020-03-27 2020-08-04 广东科翔电子科技股份有限公司 一种77GHz毫米波雷达线路板制备方法
JPWO2022202548A1 (zh) * 2021-03-22 2022-09-29
CN114885525A (zh) * 2022-03-25 2022-08-09 深圳市大族数控科技股份有限公司 线路板制作方法及线路板
TWI825648B (zh) * 2022-03-31 2023-12-11 欣興電子股份有限公司 電路板及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI230427B (en) * 2004-06-30 2005-04-01 Phoenix Prec Technology Corp Semiconductor device with electrical connection structure and method for fabricating the same
TW200930162A (en) * 2007-12-26 2009-07-01 Unimicron Technology Corp Patterned structure of circuit board

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10250803A (ja) 1997-01-09 1998-09-22 Nkk Corp マグネット式面単位移載装置
JP3379100B2 (ja) 1998-09-04 2003-02-17 日本電気株式会社 シングルダマシン構造の埋め込み配線及びその形成方法
JP2001298522A (ja) 2000-04-11 2001-10-26 Nec Telecom Syst Ltd 電話機データの保存方法
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6784376B1 (en) * 2001-08-16 2004-08-31 Amkor Technology, Inc. Solderable injection-molded integrated circuit substrate and method therefor
JP2003100869A (ja) 2001-09-27 2003-04-04 Toshiba Corp 半導体装置とその製造方法
JP2004079801A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
US6999323B1 (en) * 2002-10-17 2006-02-14 Finisar Corporation Electromagnetic interference containment transceiver module
TW566796U (en) 2003-03-12 2003-12-11 Unimicron Technology Corp Standard printed circuit board core
TWI297940B (en) 2005-09-06 2008-06-11 Advanced Semiconductor Eng Circuit substrate and method of fabricating the same
TWI278263B (en) * 2006-02-15 2007-04-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same
TWI308856B (en) 2006-05-11 2009-04-11 Via Tech Inc Method of fabricating a substarte having circuits
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
TWI321027B (en) 2007-03-14 2010-02-21 Phoenix Prec Technology Corp Circuit board structure and a manufacturing method thereof
TWI342176B (en) 2007-03-22 2011-05-11 Unimicron Technology Corp Trace structure of circuit board and process thereof
CN100593963C (zh) 2007-07-17 2010-03-10 欣兴电子股份有限公司 内埋式线路结构及其工艺
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI230427B (en) * 2004-06-30 2005-04-01 Phoenix Prec Technology Corp Semiconductor device with electrical connection structure and method for fabricating the same
TW200930162A (en) * 2007-12-26 2009-07-01 Unimicron Technology Corp Patterned structure of circuit board

Also Published As

Publication number Publication date
US8450623B2 (en) 2013-05-28
TW201124018A (en) 2011-07-01
US9510464B2 (en) 2016-11-29
US20110155428A1 (en) 2011-06-30
US20120318770A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
TWI399136B (zh) 線路板及其製程
TWI405515B (zh) 線路板及其製程
TWI388122B (zh) 形成複合材料電路板結構的方法
JP5512562B2 (ja) 多層配線基板
KR20070082537A (ko) 회로 기판 구조체 및 그 제조 방법
US10134666B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
US9572250B2 (en) Printed circuit board and method for manufacturing the same
CN101193502A (zh) 电路板结构及其制作方法
US10440835B1 (en) Forming through holes through exposed dielectric material of component carrier
US10531577B1 (en) Forming through holes through exposed dielectric material of component carrier
US9497853B2 (en) Printed circuit board and method for manufacturing the same
CN102111954B (zh) 线路板及其制作工艺
CN102131337B (zh) 线路板及其制程
JP2010073809A (ja) プリント配線板の製造方法
TWI471073B (zh) 線路基板及其製作方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
US11116080B2 (en) Wiring substrate
US20110135883A1 (en) Method of manufacturing a substrate for a microelectronic device, and substrate formed thereby
JP2011181542A (ja) 多層配線基板及びその製造方法
US9744624B2 (en) Method for manufacturing circuit board
TW201817293A (zh) 電路板結構與其製造方法
US9741652B1 (en) Wiring substrate
TWI691245B (zh) 線路板的製作方法
JP2005244140A (ja) 配線基板の製造方法
US20080251386A1 (en) Manufacturing Method Of Non-Etched Circuit Board