TWI399136B - 線路板及其製程 - Google Patents

線路板及其製程 Download PDF

Info

Publication number
TWI399136B
TWI399136B TW098138996A TW98138996A TWI399136B TW I399136 B TWI399136 B TW I399136B TW 098138996 A TW098138996 A TW 098138996A TW 98138996 A TW98138996 A TW 98138996A TW I399136 B TWI399136 B TW I399136B
Authority
TW
Taiwan
Prior art keywords
line
layer
circuit board
conductive layer
intaglio pattern
Prior art date
Application number
TW098138996A
Other languages
English (en)
Other versions
TW201119530A (en
Inventor
Tzyy Jang Tseng
Shu Sheng Chiang
Tsung Yuan Chen
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW098138996A priority Critical patent/TWI399136B/zh
Priority to US12/732,512 priority patent/US8365401B2/en
Publication of TW201119530A publication Critical patent/TW201119530A/zh
Priority to US13/588,882 priority patent/US20120312588A1/en
Application granted granted Critical
Publication of TWI399136B publication Critical patent/TWI399136B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

線路板及其製程
本發明是有關於一種線路板(circuit board)及其製程，且特別是有關於一種在同一線路層中具有二種不同導電層所形成之線路的線路板及其製程。
現今之線路板技術已從一般常見之非內埋式線路板發展為內埋式線路板(embedded circuit board)。詳細而言，一般常見之非內埋式線路板的特徵在於其線路是突出於介電層的表面上，而內埋式線路板的特徵在於其線路是內埋於介電層中。目前，線路板的線路結構通常都是透過微影與蝕刻製程或雷射燒蝕方式分別所形成。
以習知利用雷射燒蝕方式所形成之內埋式線路板之增層線路的製程為例，其包括以下步驟。首先，提供一介電層。接著，於介電層的表面照射一雷射光束，以形成一凹刻圖案以及一盲孔。之後，進行電鍍製程以形成填滿盲孔以及凹刻圖案的導電材料層。至此，內埋式線路板之增層線路的結構已大致完成。
然而，習知的導電材料層需形成至一定的厚度才能填滿盲孔。再者，以電鍍的方式形成導電材料層時，容易因電鍍不均勻而使得導電材料層的厚度分佈不均。因此，當移除導電材料層位於盲孔以及凹刻圖案以外的部分時，將不易控制所移除的厚度，以致於容易在移除的過程中不當薄化內埋式線路層，或者是不當殘留部分導電材料層而導致內埋式線路層的線路之間短路。而且，前述問題在內埋式線路層的線路為細線路(fine lines)時更為顯著。
本發明提供一種線路板，於同一線路層中具有單一導電層所形成之第二線路(意即微細線路)以及二種不同導電層所組成的第三線路(意即一般線路)。
本發明還提供一種線路板的製程，其可製作出上述之線路板，且具有較佳的製程良率與可靠度。
本發明提出一種線路板，其包括一線路基材、一介電層以及一圖案化線路結構。線路基材具有一第一表面與至少一第一線路。介電層配置於線路基材上且覆蓋第一表面與第一線路。介電層具有一第二表面、至少一從第二表面延伸至第一線路的盲孔、一第二凹刻圖案以及一第三凹刻圖案。第三凹刻圖案與盲孔相連接。圖案化線路結構包括至少一第二線路以及多個第三線路。第二線路配置於第二凹刻圖案內。第三線路配置於第三凹刻圖案內與盲孔中。每一第三線路具有一第一導電層以及一第二導電層。第一導電層位於第二導電層與第三凹刻圖案之間，以及位於第二導電層與盲孔之間。第一導電層的材質實質上與第二線路的材質相同，且第二線路的線寬小於每一第三線路的線寬。至少第三線路之一電性連接至線路基材的第一線路。
在本發明之一實施例中，上述之線路基材更具有一配置於第一表面的第一凹刻圖案，且第一線路配置於第一凹刻圖案內。
在本發明之一實施例中，上述之第一線路配置於線路基材的第一表面上。
在本發明之一實施例中，上述之介電層的材質包括一高分子聚合物。
在本發明之一實施例中，上述之高分子聚合物的材質是選自於由環氧樹脂、改質之環氧樹脂、聚脂(Polyester)、丙烯酸酯、氟素聚合物(Fluoro-polymer)、聚亞苯基氧化物(Polyphenylene Oxide)、聚醯亞胺(Polyimide)、酚醛樹脂(Phenolicresin)、聚碸(Polysulfone)、矽素聚合物(Silicone polymer)、BT樹脂(Bismaleimide Triazine Modified Epoxy(BT Resin))、氰酸聚酯(Cyanate Ester)、聚乙烯(Polyethylene)、聚碳酸酯樹脂(polycarbonate,PC)、丙烯-丁二烯-苯乙烯共聚合物(acrylonitrile-butadiene-styrene copolymer,ABS copolymer)、聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)樹脂、聚對苯二甲酸丁二酯(polybutylene terephthalate,PBT)樹脂、液晶高分子(liquid crystal polymers,LCP)、聚醯胺6(polyamide 6,PA 6)、尼龍(Nylon)、共聚聚甲醛(polyoxymethylene,POM)、聚苯硫醚(polyphenylene sulfide,PPS)及環狀烯烴共聚高分子其中之一或(cyclic olefin copolymer,COC)所組成的群組。
在本發明之一實施例中，上述之第二線路為一無電解電鍍銅層。
在本發明之一實施例中，上述之第二線路為一化學銅層。
在本發明之一實施例中，上述之第一導電層為一無電解電鍍銅層。
在本發明之一實施例中，上述之第一導電層為一化學銅層。
在本發明之一實施例中，上述之第二導電層為一電鍍銅層。
本發明更提出一種線路板的製程。首先，提供一線路基材。線路基材具有一第一表面與至少一第一線路。接著，形成一介電層於線路基材上。介電層覆蓋第一表面與第一線路。介電層具有一第二表面，且第二表面上已形成有一金屬層以及一覆蓋金屬層的阻障層。對阻障層照射一雷射光束，以形成阻障層延伸至介電層之第二表面的一凹刻圖案以及至少一延伸線路基材之第一線路的盲孔。形成一第一導電層於凹刻圖案內以及盲孔中。然後，形成一第二導電層於第一導電層上。最後，移除部份第二導電層、阻障層、金屬層以及部份第一導電層，以形成一圖案化線路結構並暴露出介電層的第二表面。圖案化線路結構位於凹刻圖案內與盲孔中，且圖案化線路結構電性連接至線路基材的第一線路。
在本發明之一實施例中，上述之線路基材更具有一位於第一表面的第一凹刻圖案，且第一線路位於第一凹刻圖案內。
在本發明之一實施例中，上述之形成第一凹刻圖案的方法包括雷射燒蝕、電漿蝕刻或機械加工製程。
在本發明之一實施例中，上述之第一線路位於線路基材的第一表面上。
在本發明之一實施例中，上述之介電層的材質包括一高分子聚合物。
在本發明之一實施例中，上述之高分子聚合物的材質是選自於由環氧樹脂、改質之環氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂、ABF樹脂、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯-丁二烯-苯乙烯共聚合物、聚對苯二甲酸乙二酯樹脂、聚對苯二甲酸丁二酯樹脂、液晶高分子、聚醯胺6、尼龍、共聚聚甲醛、聚苯硫醚及環狀烯烴共聚高分子其中之一或所組成的群組。
在本發明之一實施例中，上述之形成金屬層的方法包括進行一無電解電鍍製程。
在本發明之一實施例中，上述之金屬層為一化學銅層。
在本發明之一實施例中，上述之阻障層的材質包括鎳、錫、鉻、鋅或金。
在本發明之一實施例中，上述之凹刻圖案包括一第二凹刻圖案以及一第三凹刻圖案，且第三凹刻圖案與盲孔相連接。圖案化線路結構包括至少一第二線路以及多個第三線路。第二線路位於第二凹刻圖案內。第三線路位於第三凹刻圖案內與盲孔中。第二線路的線寬小於每一第三線路的線寬，且至少第三線路之一電性連接至線路基材的第一線路。
在本發明之一實施例中，上述之在形成第二導電層於第一導電層上之前，第一導電層填滿第二凹刻圖案，而形成圖案化線路結構的第二線路。
在本發明之一實施例中，上述之形成第一導電層的方法包括進行一無電解電鍍製程。
在本發明之一實施例中，上述之第一導電層為一化學銅層。
在本發明之一實施例中，上述之形成第二導電層的方法包括進行一電鍍製程。
在本發明之一實施例中，上述之第二導電層為一電鍍銅層。
在本發明之一實施例中，上述之移除部份第二導電層、阻障層、金屬層以及部份第一導電層的步驟，包括：進行一第一次蝕刻製程，以移除部份第二導電層與部份第一導電層至暴露出阻障層。進行一第二次蝕刻製程，以移除阻障層至暴露出金屬層。進行一第三次蝕刻製程，以移除金屬層至暴露出介電層的第二表面。
在本發明之一實施例中，上述之在進行第二次蝕刻製程之前，更包括對阻障層進行一研磨製程。
基於上述，本發明先於介電層上形成金屬層與阻障層，接著，利用雷射光束於介電層上形成凹刻圖案與盲孔。然後，在依序形成第一導電層與第二導電層於凹刻圖案與盲孔內，以於同一線路層中形成具有二種不同導電層的線路。此外，於蝕刻製程時，阻障層可作為移除凹刻圖案與盲孔之外之第一導電層與第二導電層的蝕刻終止層，而金屬層可作為阻障層的蝕刻終止層。如此一來，本發明之線路板的製程可具有較佳的製程良率與可靠度。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明之一實施例之一種線路板的剖面示意圖。請參考圖1，在本實施例中，線路板100a包括一線路基材110、一介電層120以及一圖案化線路結構130a。值得一提的是，線路板100a的結構可以僅具有單一線路層，或是具有多層線路層。也就是說，線路板100a可以是單層線路板(single layer circuit board)、雙層線路板(double layer circuit board)或多層線路板(multi-layer circuit board)。在本實施例中，圖1僅以線路板100a為一增層線路板進行說明。
詳細而言，線路基材110具有一第一表面112、至少一第一線路114(圖1中僅示意地繪示三個)以及一第一凹刻圖案116。第一線路114配置於線路基材110的第一凹刻圖案116內，且第一線路114與線路基材110的第一表面112實質上切齊。換言之，第一線路114基本上可算是一種內埋式線路。在此必須說明的是，在圖1所繪示的實施例中，線路基材110雖然具有第一凹刻圖案116，且第一線路114配置於線路基材110的第一凹刻圖案116內。但，在其他未繪示的實施例中，線路基材110亦可不具有第一凹刻圖案116，且第一線路114可直接位於線路基材110的第一表面112上。也就是說，位於第一表面112的第一線路114可算是一種非內埋式線路。因此，圖1所繪示的線路基材110的結構僅為舉例說明，並非限定本發明。
介電層120配置於線路基材110上，且覆蓋第一表面112與第一線路114。介電層120具有一第二表面122、從第二表面122延伸至第一線路114的盲孔124a、124b、一第二凹刻圖案126以及一第三凹刻圖案128。第三凹刻圖案128與盲孔124a相連接。在本實施例中，介電層120的材質例如是一高分子聚合物，其中高分子聚合物例如是環氧樹脂、改質之環氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂、ABF樹脂、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯-丁二烯-苯乙烯共聚合物、聚對苯二甲酸乙二酯樹脂、聚對苯二甲酸丁二酯樹脂、液晶高分子、聚醯胺6、尼龍、共聚聚甲醛、聚苯硫醚、環狀烯烴共聚高分子或這些高分子聚合物的任意組合。
圖案化線路結構130a包括至少一第二線路132a(圖3中僅示意地繪示兩個)以及多個第三線路134(圖1中僅示意地繪示四個)。第二線路132a配置於第二凹刻圖案126內。第三線路134配置於第三凹刻圖案128內與盲孔124a、124b中，其中位於盲孔124a中的第三線路134可電性連接至線路基材110的第一線路114。每一第三線路134具有一第一導電層134a以及一第二導電層134b，其中第一導電層134a例如是一無電解電鍍銅層或一化學銅層，而第二導電層134b例如是一電鍍銅層。第一導電層134a位於第二導電層134b與第三凹刻圖案128之間，以及位於第二導電層134b與盲孔124a、124b之間。第一導電層134a的材質實質上與第二線路132a的材質相同，意即第二線路132a亦例如為一無電解電鍍銅層或一化學銅層。
詳細而言，第二線路132a配置於介電層120的第二凹刻圖案126內，且第二線路132a與介電層120的第一表面122實質上切齊。換言之，第二線路132a基本上可算是一種內埋式線路。第三線路134配置於介電層120的第三凹刻圖案128內以及盲孔124a、124b中，且第三線路134與介電層120的第二表面122實質上切齊。換言之，第三線路134基本上可算是一種內埋式線路。此外，位於盲孔124a、124b中的第三線路134可視為一種連接線路，而第三線路134可藉由位於盲孔124a中的第三線路134電性連接至線路基材110的第一線路114。當然，在其他實施例中，第三線路134亦可以不透過盲孔124a中的第三線路134而直接電性連接至第一線路114。因此，圖1中所繪示之第一線路114、第三線路134以及位於盲孔124a中之第三線路134的連接關係僅為舉例說明，本發明並不以此為限。
特別是，在本實施例中，第二線路132a的線寬分別小於第三線路134的線寬。也就是說，第三線路134相對於第二線路132a而言，可視為一般線路。第二線路132a相對於第三線路134而言，可視為微細線路。舉例而言，在本實施例中，第二線路132a的線寬例如小於15微米(μm)，而第三線路134的線寬大於第二線路132a的線寬。換言之，第三線路134的線寬為15微米(μm)以上。
簡言之，本實施例於圖案化線路結構130a中具有單一導電層(例如是無電解電鍍銅層)的第二線路132a以及具有複合導電層(例如是無電解電鍍銅層與電鍍銅層)的第三線路134。第二線路132a的線寬小於第三線路134的線寬。如此一來，本實施例之線路板100a可於同一線路層中同時具有單一導電層的第二線路132a(意即微細線路)以及二種不同導電層的第三線路134(意即一般線路)。
以上僅介紹本發明之線路板100a的結構，並未介紹本發明之線路板100a的製程。對此，以下將以圖1中的線路板100a的結構作為舉例說明，並配合圖2A至圖2H對本發明的線路板100a的製程進行詳細的說明。
圖2A至圖2H為本發明之一實施例之一種線路板的製程的剖面示意圖。請先參考圖2A，依照本實施例的線路板100a的製程，首先，提供一線路基材110。線路基材110具有一第一表面112、至少一第一線路114(圖2A中僅示意地繪示三個)以及一第一凹刻圖案116。第一線路114位於第一凹刻圖案116內，且第一線路114與線路基材110的第一表面112實質上切齊。換言之，第一線路114基本上可算是一種內埋式線路。此外，形成第一凹刻圖案116的方法可採用雷射燒蝕、電漿蝕刻或機械加工製程的方式，在此並不予以限定。
在此必須說明的是，於其他實施例中，線路基材110亦可不具有第一凹刻圖案116，且第一線路114亦可直接位於線路基材110的第一表面112。位於第一表面112的第一線路114可算是一種非內埋式線路。因此，圖2A所繪示的線路基材110的結構僅為舉例說明，並非限定本發明。
接著，請參考圖2B，形成一介電層120於線路基材110上。介電層120覆蓋第一表面112與第一線路114。詳細而言，介電層120具有一第二表面122，且第二表面122上已形成有一金屬層140以及一覆蓋金屬層140的阻障層150。在本實施例中，金屬層140的形成方式例如是進行一無電解電鍍製程，且金屬層140例如為一化學銅層。阻障層150的材質例如是鎳、錫、鉻、鋅或金。此外，介電層120的材質例如是一高分子聚合物，請參考前述圖1之介電層120材質以及關於高分子聚合物之說明，在此不另贅述。
接著，請參考圖2C，對阻障層150照射一雷射光束L，以形成從阻障層150延伸至介電層120之第二表面122的一凹刻圖案125以及延伸至線路基材110之第一線路114的盲孔124a、124b。具體而言，凹刻圖案125可包括一第二凹刻圖案126以及一第三凹刻圖案128，其中第三凹刻圖案128與盲孔124a相連接。盲孔124a、124b暴露出位於線路基材110之第一凹刻圖案116內的部份第一線路114。在本實施例中，雷射光束L可為二氧化碳雷射光源。
接著，請參考圖2D，形成一第一導電層134a於凹刻圖案125內以及盲孔124a、124b中。詳細而言，第一導電層134a填滿第二凹刻圖案126且形成於第三凹刻圖案128與盲孔124a、124b的內壁。此外，形成第一導電層134a的方法例如是進行一無電解電鍍製程，且第一導電層134a例如為一化學銅層或一無電解電鍍銅層。
接著，請參考圖2E，形成一第二導電層134b於第一導電層134a上。詳細而言，第二導電層134b覆蓋第一導電層134a，且填滿第三凹刻圖案128與盲孔124a、124b。此外，形成第二導電層134b的方法例如是進行一電鍍製程，且第二導電層134b例如為一電鍍銅層。實際上，在電鍍槽中會加入抑制劑，以使面銅沉積速率小於填孔沉積速率，使面銅不致過厚，而較大之接墊(pad)、一般線路、孔等區域位置，可能會因填孔的關係，電鍍後表面會稍微隆起。
接著，移除部份第二導電層134b、阻障層150、金屬層140以及部份第一導電層134a，以形成一圖案化線路結構130a並暴露出介電層120的第二表面122。詳細而言，在本實施例中，移除部份第二導電層134b、阻障層150、金屬層140以及部份第一導電層134a的步驟如下。首先，請先參考圖2F，進行一第一次蝕刻製程，以移除部份第二導電層134b與部份第一導電層134a至暴露出阻障層150。此時，阻障層150可作為移除第二凹刻圖案126、第三凹刻圖案128以及盲孔124a、124b之外之第一導電層134a與第二導電層134b的蝕刻終止層。如此一來，可精確地控制蝕刻製程，以避免過度蝕刻或蝕刻不足的現象產生，可使得本實施例之線路板100a的製程可具有較佳的製程良率與可靠度。另外，亦可於第一次蝕刻製程後，對阻障層150進行一研磨製程，以使阻障層150的表面更為平坦，有助於後續蝕刻製程。
接著，請參考圖2G，進行一第二次蝕刻製程，以移除阻障層150至暴露出金屬層140。此時，金屬層140可作為阻障層150的蝕刻終止層，以避免過度蝕刻或蝕刻不足的現象產生，以更精確地控制線路板100a的蝕刻製程。最後，請參考圖2H，進行一第三次蝕刻製程，以移除金屬層140至暴露出介電層120的第二表面122，而形成圖案化線路結構130a。
詳細而言，圖案化線路結構130a位於第二凹刻圖案126內、第三凹刻圖案128內以及盲孔124a、124b中，且電性連接至線路基材110的第一線路114。圖案化線路結構130a包括至少一第二線路132a(圖2H中僅示意地繪是二個)以及多個第三線路134(圖2H中僅示意地繪是四個)。第二線路132a位於第二凹刻圖案126內，且第二線路132a是由第一導電層134a填滿第二凹刻圖案126所形成。第二線路132a與介電層120的第一表面122實質上切齊，換言之，第二線路132a基本上可算是一種內埋式線路。第三線路134位於第三凹刻圖案128內與盲孔124a、124b中，其中第三線路134是由第一導電層134a以及第二導電層134b所形成。第一導電層134a位於第二導電層134b與第三凹刻圖案128之間，以及位於第二導電層134b與盲孔124a、124b之間。換言之，第三線路134的第一導電層134a與第二線路132a為同一膜層。第三線路134與介電層120的第二表面122實質上切齊，換言之，第三線路134基本上可算是一種內埋式線路。此外，位於盲孔124a、124b中的第三線路134可視為一種連接線路，而第三線路134可藉由位於盲孔124a中的第三線路134電性連接至線路基材110的第一線路114。
特別是，在本實施例中，第二線路132a的線寬分別小於第三線路134的線寬。也就是說，第三線路134相對於第二線路132a而言，可視為一般線路，而第二線路132a相對於第三線路134而言，可視為微細線路。舉例而言，在本實施例中，第二線路132a的線寬例如小於15微米(μm)，而第三線路134的線寬大於第二線路132a的線寬。換言之，第三線路134的線寬為15微米(μm)以上。至此，已完成線路板100a的製作。
簡言之，本實施例先於介電層120上形成金屬層140與阻障層150。接著，利用雷射光束L於介電層120上形成第二凹刻圖案126、第三凹刻圖案128與盲孔124a、124b。然後，在依序形成第一導電層134a與第二導電層134b於第二凹刻圖案126、第三凹刻圖案128與盲孔124a、124b內，以於同一線路層中形成具有單一導電層的第二線路132a以及具有複合導電層的第三線路134。此外，於蝕刻製程時，阻障層150可作為移除第二凹刻圖案126、第三凹刻圖案128與盲孔124a、124b之外之第一導電層134a與第二導電層134b的蝕刻終止層。金屬層140可作為阻障層150的蝕刻終止層。如此一來，本實施例之線路板100a的製程可有效控制蝕刻製程，可避免過度蝕刻或蝕刻不足的現象產生。換言之，本實施例之線路板100a的製程可具有較佳的製程良率與可靠度。此外，蝕刻後所暴露出之介電層120的第二表面122可具有較佳的平坦度，有助於後續線路板100a的增層製程。
值得一提的是，本發明並不限定第二線路132a的型態，雖然此處所提及的第二線路132a具體化為具有單一導電層的線路結構。然而，於他實施例中，請參考圖3E之線路板100b的第二線路132a亦可如同第三線路134一般具有二種不同導電層的線路結構。換言之，圖2H所繪示之第二線路132a的形態僅為舉例說明，並非限定本發明。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例中不再重複贅述。
詳細而言，在製程上，圖3E之線路板100b可以採用與前述實施例之線路板100a大致相同的製作方式。具體而言，在圖2C之對阻障層150照射一雷射光束L，以形成第二凹刻圖案126、第三凹刻圖案128以及盲孔124a、124b之後，請參考圖3A，形成第一導電層134a於第二凹刻圖案126、第三凹刻圖案128以及盲孔124a、124b的內壁。接著，請參考圖3B，形成第二導電層134b於第一導電層134a上。接著，請參考圖3C，進行一第一次蝕刻製程，以移除部份第二導電層134b與部份第一導電層134a至暴露出阻障層150。然後，請參考圖3D，進行一第二次蝕刻製程，以移除阻障層150至暴露出金屬層140。最後，請參考圖3E，進行一第三次蝕刻製程，以移除金屬層140至暴露出介電層120的第二表面122，而形成一圖案化線路結構130b。此時，圖案化線路結構130b的第二線路132b與第三線路134相同，皆是由第一導電層134a與第二導電層134b所組成。第二線路132b的線寬小於第三線路134的線寬。換言之，線路板100b於同一線路層中具有二種不同導電層所形成之第二線路132b(意即微細線路)與第三線路134(一般線路)。至此，已完成線路板100b的製作。
綜上所述，本發明先於介電層上形成金屬層與阻障層，接著，利用雷射光束於介電層上形成凹刻圖案與盲孔。然後，在依序形成第一導電層與第二導電層於凹刻圖案與盲孔內，以於同一線路層中形成具有複合導電層的線路或具有單一導電層與複合導電層的線路。此外，於蝕刻製程時，阻障層可作為移除凹刻圖案與盲孔之外之導電層的蝕刻終止層，而金屬層可作為阻障層的蝕刻終止層。如此一來，可精確地控制蝕刻製程，以使本發明之線路板的製程具有較佳的製程良率與可靠度。同時，蝕刻後所暴露出之介電層的第二表面亦具有較佳的平坦度，有助於後續線路板的增層製程。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a、100b‧‧‧線路板
110‧‧‧線路基材
112‧‧‧第一表面
114‧‧‧第一線路
116‧‧‧第一凹刻圖案
120‧‧‧介電層
122‧‧‧第二表面
124a、124b‧‧‧盲孔
125‧‧‧凹刻圖案
126‧‧‧第二凹刻圖案
128‧‧‧第三凹刻圖案
130a、130b‧‧‧圖案化線路結構
132a、132b‧‧‧第二線路
134‧‧‧第三線路
134a‧‧‧第一導電層
134b‧‧‧第二導電層
140‧‧‧金屬層
150‧‧‧阻障層
L‧‧‧雷射光束
圖1為本發明之一實施例之一種線路板的剖面示意圖。
圖2A至圖2H為本發明之一實施例之一種線路板的製程的剖面示意圖。
圖3A至圖3E為本發明之另一實施例之一種線路板的製程的剖面示意圖。
100a．．．線路板
110．．．線路基材
112．．．第一表面
114．．．第一線路
116．．．第一凹刻圖案
120．．．介電層
122．．．第二表面
124a、124b．．．盲孔
126．．．第二凹刻圖案
128．．．第三凹刻圖案
130a．．．圖案化線路結構
132a．．．第二線路
134．．．第三線路
134a．．．第一導電層
134b．．．第二導電層

Claims (27)

  1. 一種線路板，包括：一線路基材，具有一第一表面與至少一第一線路；一介電層，配置於該線路基材上且覆蓋該第一表面與該至少一第一線路，該介電層具有一第二表面、從該第二表面延伸至該第一線路的至少一盲孔、一第二凹刻圖案以及一第三凹刻圖案，其中該第三凹刻圖案與該至少一盲孔相連接；以及一圖案化線路結構，包括：至少一第二線路，具有一第一導電層，其中該第一導電層設置並填滿於該第二凹刻圖案內；多個第三線路，配置於該第三凹刻圖案內與該至少一盲孔中，各該第三線路具有該第一導電層以及一第二導電層，該第一導電層位於該第二導電層與該第三凹刻圖案之間，以及位於該第二導電層與該至少一盲孔之間，其中該第一導電層的材質實質上與該至少一第二線路的材質相同，且該至少一第二線路的線寬小於各該第三線路的線寬，至少該些第三線路之一電性連接至該線路基材的該至少一第一線路。
  2. 如申請專利範圍第1項所述之線路板，其中該線路基材更具有一配置於該第一表面的第一凹刻圖案，且該至少一第一線路配置於該第一凹刻圖案內。
  3. 如申請專利範圍第1項所述之線路板，其中該至少一第一線路配置於該線路基材的該第一表面上。
  4. 如申請專利範圍第1項所述之線路板，其中該介電層的材質包括一高分子聚合物。
  5. 如申請專利範圍第4項所述之線路板，其中該高分子聚合物的材質是選自於由環氧樹脂、改質之環氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂、ABF樹脂、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯-丁二烯-苯乙烯共聚合物、聚對苯二甲酸乙二酯樹脂、聚對苯二甲酸丁二酯樹脂、液晶高分子、聚醯胺6、尼龍、共聚聚甲醛、聚苯硫醚及環狀烯烴共聚高分子其中之一或所組成的群組。
  6. 如申請專利範圍第1項所述之線路板，其中該第二線路為一無電解電鍍銅層。
  7. 如申請專利範圍第1項所述之線路板，其中該第二線路為一化學銅層。
  8. 如申請專利範圍第1項所述之線路板，其中該第一導電層為一無電解電鍍銅層。
  9. 如申請專利範圍第1項所述之線路板，其中該第一導電層為一化學銅層。
  10. 如申請專利範圍第1項所述之線路板，其中該第二導電層為一電鍍銅層。
  11. 一種線路板的製程，包括：提供一線路基材，該線路基材具有一第一表面與至少一第一線路；形成一介電層於該線路基材上，該介電層覆蓋該第一表面與該至少一第一線路，其中該介電層具有一第二表面，且該第二表面上已形成有一金屬層以及一覆蓋該金屬層的阻障層；對該阻障層照射一雷射光束，以形成從該阻障層延伸至該介電層之該第二表面的一凹刻圖案以及延伸至該線路基材之該至少一第一線路的至少一盲孔；形成一第一導電層於該凹刻圖案內、該至少一盲孔中以及該阻障層上；形成一第二導電層於該第一導電層上；以及移除部份該第二導電層、該阻障層、該金屬層以及部份該第一導電層，以形成一圖案化線路結構並暴露出該介電層的該第二表面，其中該圖案化線路結構位於該凹刻圖案內與該盲孔中，且該圖案化線路結構電性連接至該線路基材的該至少一第一線路。
  12. 如申請專利範圍第11項所述之線路板的製程，其中該線路基材更具有位於該第一表面的一第一凹刻圖案，且該第一線路位於該第一凹刻圖案內。
  13. 如申請專利範圍第12項所述之線路板的製程，其中該形成該第一凹刻圖案的方法包括雷射燒蝕、電漿蝕刻或機械加工製程。
  14. 如申請專利範圍第11項所述之線路板的製程，其中該第一線路位於該線路基材的該第一表面上。
  15. 如申請專利範圍第11項所述之線路板的製程，其中該介電層的材質包括一高分子聚合物。
  16. 如申請專利範圍第15項所述之線路板的製程，其中該高分子聚合物的材質是選自於由環氧樹脂、改質之環氧樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂、ABF樹脂、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯-丁二烯-苯乙烯共聚合物、聚對苯二甲酸乙二酯樹脂、聚對苯二甲酸丁二酯樹脂、液晶高分子、聚醯胺6、尼龍、共聚聚甲醛、聚苯硫醚及環狀烯烴共聚高分子其中之一或所組成的群組。
  17. 如申請專利範圍第11項所述之線路板的製程，其中形成該金屬層的方法包括進行一無電解電鍍製程。
  18. 如申請專利範圍第17項所述之線路板的製程，其中該金屬層為一化學銅層。
  19. 如申請專利範圍第11項所述之線路板的製程，其中該阻障層的材質包括鎳、錫、鉻、鋅或金。
  20. 如申請專利範圍第11項所述之線路板的製程，其中該凹刻圖案包括一第二凹刻圖案以及一第三凹刻圖案，且該第三凹刻圖案與該至少一盲孔相連接，該圖案化線路結構包括至少一第二線路以及多個第三線路，該至少一第二線路位於該第二凹刻圖案內，該些第三線路位於該第三凹刻圖案內與該至少一盲孔中，該至少一第二線路的線寬小於各該第三線路的線寬，且至少該些第三線路之一電性連接至該線路基材的該至少一第一線路。
  21. 如申請專利範圍第20項所述之線路板的製程，其中在形成該第二導電層於該第一導電層上之前，該第一導電層填滿該第二凹刻圖案，而形成該圖案化線路結構的該至少一第二線路。
  22. 如申請專利範圍第11項所述之線路板的製程，其中形成該第一導電層的方法包括進行一無電解電鍍製程。
  23. 如申請專利範圍第22項所述之線路板的製程，其中該第一導電層為一化學銅層。
  24. 如申請專利範圍第11項所述之線路板的製程，其中該形成該第二導電層的方法包括進行一電鍍製程。
  25. 如申請專利範圍第24項所述之線路板的製程，其中該第二導電層為一電鍍銅層。
  26. 如申請專利範圍第11項所述之線路板的製程，其中該移除部份該第二導電層、該阻障層、該金屬層以及部份該第一導電層的步驟，包括：進行一第一次蝕刻製程，以移除部份該第二導電層與部份該第一導電層至暴露出該阻障層；進行一第二次蝕刻製程，以移除該阻障層至暴露出該金屬層；以及進行一第三次蝕刻製程，以移除該金屬層至暴露出該介電層的該第二表面。
  27. 如申請專利範圍第26項所述之線路板的製程，其中在進行該第二次蝕刻製程之前，更包括對該阻障層進行一研磨製程。
TW098138996A 2009-11-17 2009-11-17 線路板及其製程 TWI399136B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098138996A TWI399136B (zh) 2009-11-17 2009-11-17 線路板及其製程
US12/732,512 US8365401B2 (en) 2009-11-17 2010-03-26 Circuit board and manufacturing method thereof
US13/588,882 US20120312588A1 (en) 2009-11-17 2012-08-17 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098138996A TWI399136B (zh) 2009-11-17 2009-11-17 線路板及其製程

Publications (2)

Publication Number Publication Date
TW201119530A TW201119530A (en) 2011-06-01
TWI399136B true TWI399136B (zh) 2013-06-11

Family

ID=44010444

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098138996A TWI399136B (zh) 2009-11-17 2009-11-17 線路板及其製程

Country Status (2)

Country Link
US (2) US8365401B2 (zh)
TW (1) TWI399136B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI487444B (zh) * 2013-05-07 2015-06-01 Unimicron Technology Corp 承載基板及其製作方法
US9491871B2 (en) 2013-05-07 2016-11-08 Unimicron Technology Corp. Carrier substrate
CN104168706B (zh) * 2013-05-17 2017-05-24 欣兴电子股份有限公司 承载基板及其制作方法
US9754823B2 (en) * 2014-05-28 2017-09-05 International Business Machines Corporation Substrate including selectively formed barrier layer
JP6779087B2 (ja) * 2016-10-05 2020-11-04 株式会社ディスコ 配線基板の製造方法
JP6779088B2 (ja) * 2016-10-05 2020-11-04 株式会社ディスコ 配線基板の製造方法
JP6783614B2 (ja) * 2016-10-11 2020-11-11 株式会社ディスコ 配線基板の製造方法
TWI594371B (zh) * 2016-10-27 2017-08-01 Nat Chung-Shan Inst Of Science And Tech A method of making a high aspect ratio pattern on a polycrystalline aluminum nitride substrate
CN112440532A (zh) * 2019-08-27 2021-03-05 康宁股份有限公司 用于高频印刷电路板应用的有机/无机层叠体
CN114745862A (zh) * 2021-01-07 2022-07-12 欣兴电子股份有限公司 线路板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080052905A1 (en) * 2006-09-06 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Fabricating method for printed circuit board
US20090183903A1 (en) * 2006-07-18 2009-07-23 Samsung Electro-Mechanics Co., Ltd Printed circuit board
US7589398B1 (en) * 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070286693A1 (en) 2006-06-12 2007-12-13 Samsung Electro-Mechanics Co., Ltd. Drill bit for PCB
US20080001297A1 (en) * 2006-06-30 2008-01-03 Stefanie Lotz Laser patterning and conductive interconnect/materials forming techniques for fine line and space features
CN100593963C (zh) 2007-07-17 2010-03-10 欣兴电子股份有限公司 内埋式线路结构及其工艺
US7632753B1 (en) * 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090183903A1 (en) * 2006-07-18 2009-07-23 Samsung Electro-Mechanics Co., Ltd Printed circuit board
US20080052905A1 (en) * 2006-09-06 2008-03-06 Samsung Electro-Mechanics Co., Ltd. Fabricating method for printed circuit board
US7589398B1 (en) * 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure

Also Published As

Publication number Publication date
US8365401B2 (en) 2013-02-05
TW201119530A (en) 2011-06-01
US20120312588A1 (en) 2012-12-13
US20110114373A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
TWI399136B (zh) 線路板及其製程
TWI405515B (zh) 線路板及其製程
JP5512562B2 (ja) 多層配線基板
KR101199807B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
US10134666B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
JP5474500B2 (ja) 印刷回路基板及びその製造方法
US9572250B2 (en) Printed circuit board and method for manufacturing the same
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
TWI399150B (zh) 線路板及其製程
TWI487438B (zh) 印刷電路板及其製造方法
TWM605446U (zh) 一種部件承載件
CN102111954B (zh) 线路板及其制作工艺
JP2010073809A (ja) プリント配線板の製造方法
TWI471073B (zh) 線路基板及其製作方法
US9744624B2 (en) Method for manufacturing circuit board
CN102131337B (zh) 线路板及其制程
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP2016213446A (ja) 銅張積層板及びこれを用いたプリント回路基板の製造方法
US9295160B2 (en) Printed circuit board and method of manufacturing the same
TW201831067A (zh) 線路板的製作方法
TW201831066A (zh) 線路板結構
US7807034B2 (en) Manufacturing method of non-etched circuit board
KR20150083401A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP6760683B2 (ja) 電極構造体
TWI626871B (zh) Circuit board manufacturing method