JP6783614B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP6783614B2
JP6783614B2 JP2016200273A JP2016200273A JP6783614B2 JP 6783614 B2 JP6783614 B2 JP 6783614B2 JP 2016200273 A JP2016200273 A JP 2016200273A JP 2016200273 A JP2016200273 A JP 2016200273A JP 6783614 B2 JP6783614 B2 JP 6783614B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
circuit pattern
metal
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016200273A
Other languages
English (en)
Other versions
JP2018064001A (ja
Inventor
曄 陳
曄 陳
リリ ウェイ フランク
リリ ウェイ フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2016200273A priority Critical patent/JP6783614B2/ja
Priority to TW106131121A priority patent/TWI722241B/zh
Priority to KR1020170128061A priority patent/KR20180040091A/ko
Priority to CN201710928667.1A priority patent/CN107920424B/zh
Priority to US15/727,843 priority patent/US10874021B2/en
Publication of JP2018064001A publication Critical patent/JP2018064001A/ja
Application granted granted Critical
Publication of JP6783614B2 publication Critical patent/JP6783614B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/043—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

本発明は、配線基板の製造方法に関する。
従来、半導体チップや各種電気部品を実装して搭載し、これらの電極と他の部品との導通を確保するインターポーザーやプリント配線基板といった再配線層を有する配線基板に関する技術が知られている。例えば、特許文献１には、コア基板の表裏面に導体層と有機絶縁層とを交互に積み上げていくビルドアップ方式のプリント配線板が開示されている。
また、特許文献２には、補強材を備えるコア基板の両面に、補強材に樹脂を含浸させてなる第１絶縁層を設け、第１絶縁層でコア基板を補強してから、補強材を含有しない複数の第２絶縁層を積層するプリント配線板が開示されている。このプリント配線板は、コア基板及び第１絶縁層に補強材を含ませたり、第１絶縁層の厚みを各第２絶縁層の厚みよりも厚くしたりすることで、プリント配線板に熱履歴が加わった場合に反りが生じることを抑制している。
特開２００１−１９６７４３号公開 特開２０１３−８０８２３号公報
上記特許文献１、２に記載の配線基板に搭載される半導体チップや各種電気部品は、軽薄短小化が進んでおり、配線基板の電極と接続される電極パッドも小さくなっている。そのため、配線基板が反っていたり平坦でなかったりすると、搭載する半導体チップや各種電気部品の電極と配線基板の電極とを良好に接続することができず、動作不良の要因となってしまう。上述したように、特許文献２に記載のプリント配線板は、熱履歴が加わった際に反りが生じることを抑制しているが、熱履歴による変形を抑制するだけでは、コア基板がもともと反っていたり平坦でなかったりした場合に、配線基板を平坦に形成することができない。配線基板を平坦に形成するために、回路パターンが露出する絶縁層の表面を回路パターンと共にバイト切削することが考えられる。しかしながら、絶縁層に含まれる材料成分によっては、絶縁層と回路パターンとなる金属とを共に切削することで、回路パターンの露出面（切削面）に荒れ（スメア）が発生してしまい、回路パターンを設計通りに形成することができないおそれがある。
本発明は、上記に鑑みてなされたものであって、配線基板の回路パターンに荒れが発生することを抑制し、回路パターンを設計通りに形成することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、表面に再配線層を含む配線基板の製造方法であって、コア基板に絶縁層を形成する絶縁層形成工程と、該絶縁層に配線層となる溝を形成する溝形成工程と、該溝形成工程において該溝が形成された該絶縁層の露出面に金属のシード層を形成するシード層形成工程と、該シード層に配線層となる金属をめっき処理で電着させ該溝に金属を充填し金属層を形成する金属層形成工程と、該金属層を該絶縁層の上端に至らない位置までバイト切削して除去する第一の除去工程と、該第一の除去工程の後に、エッチング又はＣＭＰ処理により該絶縁層の上端を露出させて回路パターンを露出させるとともに露出面を平坦化する第二の除去工程と、を含む。
上述した課題を解決し、目的を達成するために、本発明は、表面に再配線層を含む配線基板の製造方法であって、コア基板に絶縁層を形成する絶縁層形成工程と、該絶縁層に配線層となる溝を形成する溝形成工程と、該溝形成工程において該溝が形成された該絶縁層の露出面に金属のシード層を形成するシード層形成工程と、該シード層に配線層となる金属をめっき処理で電着させ該溝に金属を充填し金属層を形成する金属層形成工程と、該金属層を該絶縁層の上端までバイト切削して除去する第一の除去工程と、該第一の除去工程の後に、エッチング又はＣＭＰ処理により回路パターンが露出した露出面を平坦化する第の除去工程と、を含む。
また、コア基板の表裏面に上記の方法により回路パターンを形成することが好ましい。
また、前記第二の除去工程の後、前記平坦化された回路パターン上に絶縁層を形成する絶縁層形成工程と、前記溝形成工程と、前記シード層形成工程と、前記金属層形成工程と、前記第一の除去工程と、前記第二の除去工程と、を繰り返し回路パターンを積層することが好ましい。
本発明にかかる配線基板の製造方法は、配線基板の回路パターンに荒れが発生することを抑制し、回路パターンを設計通りに形成することができるという効果を奏する。
図１は、第１実施形態にかかる配線基板の製造方法により製造される配線基板を示す断面図である。 図２は、第１実施形態にかかる配線基板の製造方法の流れの一部として、各回路パターン層を形成する処理手順を示すフローチャートである。 図３は、絶縁層形成工程により絶縁層を形成したコア基板を示す説明図である。 図４は、溝形成工程において絶縁層の露出面に複数の溝を形成する様子を示す説明図である。 図５は、シード層形成工程により絶縁層の表面に金属のシード層を形成したコア基板を示す説明図である。 図６は、金属層形成工程により絶縁層上に金属が被覆されたコア基板を示す説明図である。 図７は、第一の除去工程を実施する様子を示す説明図である。 図８は、第一の除去工程を実施する際の要部を示す説明図である。 図９は、第二の除去工程を実施する様子を示す説明図である。 図１０は、第１回路パターン層が形成されたコア基板を示す説明図である。 図１１は、第２実施形態にかかる配線基板の製造方法における第一の除去工程を実施する様子を示す説明図である。 図１２は、第２実施形態にかかる配線基板の製造方法における第二の除去工程を実施する様子を示す説明図である。 図１３は、平坦化工程を実施する様子を示す説明図である。 図１４は、平坦化工程を実施する様子を示す説明図である。 図１５は、平坦化工程により絶縁層が平坦化されたコア基板を示す説明図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
[第１実施形態］
本発明の第１実施形態にかかる配線基板の製造方法を図面に基づいて説明する。図１は、第１実施形態にかかる配線基板の製造方法により製造される配線基板を示す断面図である。図１に示す配線基板１は、半導体チップや各種電機部品を実装して搭載し、これらの電極と他の部品との導通を確保するインターポーザーやプリント配線基板といった再配線層を有する配線基板である。本実施形態において、配線基板１は、半導体チップを搭載して印刷配線基板に接続されて、半導体チップの電極と印刷配線基板の配線パターンとを予め定められたパターン通りに接続するインターポーザーである。配線基板１は、図１に示すように、コアとなるコア基板１０と、コア基板１０の表面１０ａ及び裏面１０ｂの双方に形成された再配線層である回路パターン層２０とを備える。
コア基板１０は、例えばガラスエポキシ樹脂やセラミックス、ガラス等で形成される絶縁性（非導電性）の基板である。コア基板１０の厚みは、例えば５０μｍ程度である。本実施形態において、コア基板１０は、図１に示すように、裏面１０ｂ側（図中下側）に凸型を描くように湾曲した形状である。なお、図１を含め、以下に説明する図面においては、コア基板１０が湾曲していることを説明するため、コア基板１０に実際に生じる湾曲度合よりも大きく記載している。
回路パターン層２０は、コア基板１０の表面１０ａ上及び裏面１０ｂ上に形成された第１回路パターン層２１と、第１回路パターン層２１上に形成された第２回路パターン層２２と、第２回路パターン層２２上に形成された第３回路パターン層２３とを有する。なお、回路パターン層２０は、コア基板１０上に少なくとも１層形成されればよく、４層以上形成されてもよい。
第１回路パターン層２１は、絶縁性の絶縁層２１ａと、絶縁層２１ａ内に埋め込まれた電極回路としての複数の回路パターン２１ｂを有する配線層２１ｃとを備える。第２回路パターン層２２は、絶縁性の絶縁層２２ａと、絶縁層２２ａ内に埋め込まれた電極回路としての複数の回路パターン２２ｂを有する配線層２２ｃとを備える。第３回路パターン層２３は、絶縁性の絶縁層２３ａと、絶縁層２３ａ内に埋め込まれた電極回路としての複数の回路パターン２３ｂを有する配線層２３ｃとを備える。
絶縁層２１ａ、２２ａ、２３ａは、樹脂材を含むドライフィルム式の層間絶縁材料であり、味の素ファインテクノ株式会社製の味の素ビルドアップフィルム（以下、「ＡＢＦ」という。）を用いて形成される。ＡＢＦは、シリカフィラーを含んでいる。本実施形態において、絶縁層２１ａ、２２ａ、２３ａは、ＡＢＦにより構成されるが、絶縁層２１ａ、２２ａ、２３ａを構成するのはＡＢＦに限定されない。絶縁層２１ａ、２２ａ、２３ａは、各回路パターン層２０内において隣り合う回路パターン２１ｂ、２２ｂ、２３ｂ同士を絶縁すると共に、各回路パターン層２０間における回路パターン２１ｂ、２２ｂ、２３ｂ同士を絶縁する。絶縁層２１ａ、２２ａ、２３ａの厚みは、例えば４０μｍ程度である。
各回路パターン２１ｂ、２２ｂ、２３ｂは、例えば銅等の金属で形成される。各回路パターン２１ｂ、２２ｂ、２３ｂの高さ（回路パターン層２０の積層方向における高さ）は、例えば１５μｍ〜２０μｍ程度である。最外層に位置する第３回路パターン層２３の回路パターン２３ｂは、配線基板１の外側に露出している。配線基板１の外側に露出した回路パターン２３ｂは、半導体チップの電極又は印刷配線基板の配線パターンに接続されるものである。また、配線基板１は、コア基板１０を表面１０ａから裏面１０ｂまで貫通し、回路パターン層２０を接続する貫通電極を有している。配線基板１は、配線基板１の外側に露出した回路パターン２３ｂが半導体チップの電極又は印刷配線基板の配線パターンに接続され、かつ各回路パターン層２０の回路パターン２１ｂ、２２ｂ、２３ｂ同士が所定箇所において電気的に接続されることにより、半導体チップの電極と印刷配線基板の配線パターンとを予め定められたパターンに従って電気的に接続する。
次に、第１実施形態にかかる配線基板の製造方法について説明する。図２は、第１実施形態にかかる配線基板の製造方法の流れの一部として、各回路パターン層を形成する処理手順を示すフローチャートである。第１実施形態にかかる配線基板の製造方法は、図２に示すように、絶縁層形成工程ＳＴ１と、溝形成工程ＳＴ２と、シード層形成工程ＳＴ３と、金属層形成工程ＳＴ４と、第一の除去工程ＳＴ５と、第二の除去工程ＳＴ６とを備える。配線基板１は、図２に示す処理を繰りかえし実施することにより、第１回路パターン層２１、第２回路パターン層２２、及び第３回路パターン層２３が積層して形成される。以下、コア基板１０上に形成される第１回路パターン層２１を形成する場合を例にとって、各回路パターン層の形成手順を図面に基づいて説明する。
図３は、絶縁層形成工程ＳＴ１により絶縁層２１ａを形成したコア基板１０を示す説明図であり、図４は、溝形成工程ＳＴ２において絶縁層２１ａの表面に複数の溝Ｒを形成する様子を示す説明図であり、図５は、シード層形成工程ＳＴ３により絶縁層２１ａの表面に金属のシード層Ｓを形成したコア基板１０を示す説明図であり、図６は、金属層形成工程ＳＴ４により絶縁層２１ａ上に金属Ｍが被覆されたコア基板１０を示す説明図であり、図７は、第一の除去工程ＳＴ５を実施する様子を示す説明図であり、図８は、第一の除去工程ＳＴ５を実施する際の要部を示す説明図であり、図９は、第二の除去工程ＳＴ６を実施する様子を示す説明図であり、図１０は、第１回路パターン層２１が形成されたコア基板１０を示す説明図である。
絶縁層形成工程ＳＴ１は、コア基板１０の表面１０ａ及び裏面１０ｂに絶縁層２１ａを形成するステップである。絶縁層形成工程ＳＴ１では、図３に示すように、コア基板１０の表面１０ａ及び裏面１０ｂの双方に味の素ファインテクノ株式会社製のＡＢＦを加熱圧着等により固定する。この際、本実施形態のコア基板１０は、裏面１０ｂ側（図中下側）に凸形状を描くように湾曲しているため、図３に示すように、コア基板１０の表面１０ａ及び裏面１０ｂに固定された絶縁層２１ａのコア基板１０とは反対側の表面２１１ａも、コア基板１０の形状にあわせて湾曲している。
また、第１回路パターン層２１を形成する際の絶縁層形成工程ＳＴ１を実施した後には、配線基板１に図示しない貫通電極を形成するため、レーザー光を用いたアブレーション加工をコア基板１０及び絶縁層２１ａに施し、コア基板１０自体及びコア基板１０の表面１０ａ側及び裏面１０ｂ側の双方の絶縁層２１ａを貫通する図示しない貫通孔（スルーホール）を形成する。なお、このアブレーション加工は、後述する溝形成工程ＳＴ２において行ってもよい。
溝形成工程ＳＴ２は、レーザー光線によって絶縁層２１ａに配線層２１ｃとなる溝Ｒを形成する工程である。溝形成工程ＳＴ２では、レーザー加工装置４０のポーラスセラミック等から形成された保持面４１ａを有するチャックテーブル４１にコア基板１０の表面１０ａ及び裏面１０ｂの一方側の絶縁層２１ａを吸引保持させる。そして、図４に示すように、レーザー光線照射部４２から、例えばエキシマレーザー光等のレーザー光線Ｌを予め定められたパターンに従って絶縁層２１ａの所定範囲に照射させ、絶縁層２１ａの表面２１１ａに複数の溝Ｒを形成する。このように、絶縁層２１ａの所定範囲にレーザー光線Ｌを照射することで、複数の溝Ｒをより効率良く形成することができる。また、レーザー加工を用いることで、例えば絶縁層２１ａをフォトエッチング可能な樹脂材料で形成し、フォトエッチングにより溝Ｒを形成する場合に比べて、複数の溝Ｒを安価に形成することができる。次に、コア基板１０の表面１０ａ及び裏面１０ｂの他方側の絶縁層２１ａをチャックテーブル４１に吸引保持し、一方側の絶縁層２１ａの表面２１１ａに同様にレーザー光線Ｌを照射して複数の溝Ｒを形成する。これにより、コア基板１０の表面１０ａ側及び裏面１０ｂ側の双方の絶縁層２１ａの表面に、後の工程において配線層２１ｃが形成される複数の溝Ｒが形成される。なお、チャックテーブル４１に吸引保持される側の絶縁層２１ａに粘着テープ等の保護部材を貼りつけしてもよい。
シード層形成工程ＳＴ３は、溝形成工程ＳＴ２において溝Ｒが形成された絶縁層２１ａの露出面（表面２１１ａ）に金属のシード層Ｓを形成する工程である。シード層形成工程ＳＴ３では、コア基板１０の表面１０ａ側及び裏面１０ｂ側の双方の絶縁層２１ａ上に導電性の金属により構成されたシード層Ｓをスパッタリングによって順次被膜する。これにより、図５に示すように、複数の溝Ｒの内部を含めて、コア基板１０の表面１０ａ側及び裏面１０ｂ側の双方の絶縁層２１ａの表面２１１ａ全体にシード層Ｓが被膜される。この際、図示しない貫通電極用の貫通孔の内面にもシード層Ｓが形成される。なお、シード層Ｓは、金属材料からなる半田材等をスクリーン印刷やインクジェット方式の印刷によって絶縁層２１ａの表面２１１ａに形成としてもよい。
金属層形成工程ＳＴ４は、シード層Ｓに金属Ｍをめっき処理で電着させ、溝Ｒの内部に配線層２１ｃとなる金属Ｍを充填し金属層ＭＬを形成する工程である。金属層形成工程ＳＴ４では、溶液内でシード層Ｓを電極として、絶縁層２１ａの表面２１１ａ上のシード層Ｓ及び図示しない貫通孔の内面のシード層Ｓに導電性の金属Ｍを電着させ、図６に示すように、溝Ｒ内に金属Ｍを充填する。この際、図示しない貫通電極用の貫通孔内にも、金属Ｍが充填される。金属層形成工程ＳＴ４では、コア基板１０の表面１０ａ側及び裏面１０ｂ側の双方の絶縁層２１ａにめっき処理を順次、または同時に施す。これにより、図６に示すように、コア基板１０の表面１０ａ側及び裏面１０ｂ側の双方において、複数の溝Ｒの内部を含めて絶縁層２１ａの表面２１１ａにシード層Ｓを介して金属Ｍが被覆される。すなわち、絶縁層２１ａの表面２１１ａにシード層Ｓ及び金属Ｍからなる金属層ＭＬが形成される。複数の溝Ｒ内の金属Ｍ及びシード層Ｓは、後の工程により、第１回路パターン層２１の配線層２１ｃとなる。
第一の除去工程ＳＴ５は、金属層ＭＬを絶縁層２１ａの上端２１２ａ（溝Ｒ以外の部分における絶縁層２１ａの表面２１１ａ。図８参照。）に至らない位置までバイト切削して除去する工程である。第一の除去工程ＳＴ５では、図７に示すように、バイト切削装置３０の金属製のピンチャック等から形成された保持面３２ａを有するチャックテーブル３２に、コア基板１０の表面１０ａ及び裏面１０ｂの一方側の絶縁層２１ａ上に被覆された金属Ｍの表面を吸引保持する。そして、バイト切削装置３０のバイトホイール３３を回転させ、バイトホイール３３とチャックテーブル３２の保持面３２ａとを平行方向に相対移動させながら、バイト工具３１によって金属層ＭＬを切削する。本実施形態では、図８に示すように、バイト工具３１によって金属Ｍのみを切削し、絶縁層２１ａの上端２１２ａ上に、シード層Ｓとわずかな金属Ｍとを残留させる。すなわち、バイト工具３１によって絶縁層２１ａを切削しない。ただし、第一の除去工程ＳＴ５は、バイト工具３１によって絶縁層２１ａを切削しなければ、絶縁層２１ａの上端２１２ａ上のシード層Ｓ及び金属Ｍを同時に切削してもよい。次に、コア基板１０の表面１０ａ及び裏面１０ｂの他方側の絶縁層２１ａ上に被覆された金属Ｍの表面をチャックテーブル３２に吸引保持する。そして、一方側の絶縁層２１ａ上の金属層ＭＬをバイト工具３１によって同様に切削する。なお、第一の除去工程ＳＴ５においても、チャックテーブル３２に吸引保持される側の絶縁層２１ａに被覆された金属Ｍの表面に、粘着テープなどの保護部材を貼着してもよい。
第二の除去工程ＳＴ６は、第一の除去工程ＳＴ５の後に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏ１ｉｓｈｉｎｇ：化学的機械的研磨法）処理により絶縁層２１ａの上端２１２ａを露出させて回路パターン２１ｂを露出させるとともに、露出面（絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂ。図１０参照）を平坦化する工程である。第二の除去工程ＳＴ６では、図９に示すように、ＣＭＰ装置６０のポーラスセラミック等から形成された保持面６１ａを有するチャックテーブル６１に、コア基板１０の表面１０ａ及び裏面１０ｂの一方側の絶縁層２１ａ上に被覆された金属Ｍの表面を吸引保持する。そして、図示しないスラリー供給手段から金属Ｍの表面にスラリーを供給しつつ、チャックテーブル６１を回転させながら、研磨ホイール６２を回転させ、研磨ホイール６２の先端に取り付けられた研磨パッド６３によって、他方側の絶縁層２１ａ上の金属Ｍ、シード層Ｓ及び当該他方側の絶縁層２１ａの上端２１２ａを研磨する。次に、コア基板１０の表面１０ａ及び裏面１０ｂの他方側の絶縁層２１ａ上に被覆された金属Ｍの表面をチャックテーブル６１に吸引保持する。そして、一方側の絶縁層２１ａ上の金属Ｍ、シード層Ｓ及び当該一方側の絶縁層２１ａの上端２１２ａを研磨パッド６３によって同様に研磨する。なお、第二の除去工程ＳＴ６においても、チャックテーブル６１に吸引保持される側の絶縁層２１ａに被覆された金属Ｍの表面に、粘着テープなどの保護部材を貼着してもよい。
これにより、図１０に示すように、絶縁層２１ａの上端２１２ａ上に残留した金属Ｍ及びシード層Ｓが除去され、絶縁層２１ａの上端２１２ａが露出する。その結果、各溝Ｒの内部に残留した金属Ｍ及びシード層Ｓが絶縁層２１ａに埋め込まれた各回路パターン２１ｂとなり、絶縁層２１ａの表面２１１ａにおいて露出する。複数の回路パターン２１ｂは、第１回路パターン層２１における配線層２１ｃを構成する。また、図示しない貫通電極用の貫通孔内に残留した金属Ｍ及びシード層Ｓが貫通電極用の回路パターンとなり、絶縁層２１ａの表面２１１ａにおいて露出する。また、ＣＭＰ処理を用いて、絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂ（溝Ｒ内の金属Ｍの表面）を研磨パッド６３によって研磨することで、絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂを平坦化する。その結果、図１０に示すように、第１回路パターン層２１の平坦化を図ることができる。
上記の手順で第１回路パターン層２１を形成した後、再び絶縁層形成工程ＳＴ１から第二の除去工程ＳＴ６までの処理を繰り返し実施する。すなわち、第二の除去工程ＳＴ６の後、第１回路パターン層２１の平坦化された回路パターン２１ｂ上、及び絶縁層２１ａ上に、ＡＢＦを固定して絶縁層２２ａを形成する（絶縁層形成工程ＳＴ１）。次に、レーザー加工装置４０を用いて絶縁層２２ａ上に複数の溝Ｒを形成する（溝形成工程ＳＴ２）。そして、スパッタリング等により絶縁層２２ａに金属のシード層Ｓを形成し（シード層形成工程ＳＴ３）、シード層Ｓを電極として絶縁層２２ａに金属Ｍを電解めっき処理により被覆して、金属層ＭＬを形成する（金属層形成工程ＳＴ４）。さらに、金属層ＭＬを絶縁層２２ａの上端面に至らない位置までバイト切削して除去し（第一の除去工程ＳＴ５）、ＣＭＰ処理により絶縁層２２ａの上端を露出させて回路パターン２２ｂを露出させるとともに、露出面を平坦化する（第二の除去工程ＳＴ６）。これにより、第１回路パターン層２１上に第２回路パターン層２２を形成することができる。同様の手順により、第２回路パターン層２２上に第３回路パターン層２３を形成することができる。その結果、図１に示す回路パターン層２０を有する配線基板１を形成することができる。また、第１回路パターン層２１、第２回路パターン層２２及び第３回路パターン層２３の平坦化を図ることで、配線基板１全体の平坦化を図ることが可能となる。従って、インターポーザーとしての配線基板１に求められる平坦度を確保することができる。
また、図示しない貫通電極用の回路パターン同士を接続する場合を含め、各回路パターン層２０間で回路パターン同士を電気的に接続する際には、図２に示す処理手順において、溝形成工程ＳＴ２で絶縁層に下層側の回路パターンが露出する位置まで達する溝Ｒを形成する。それにより、シード層形成工程ＳＴ３において下層側の回路パターンの露出面上にシード層Ｓが形成され、金属層形成工程Ｔ４において当該溝Ｒ内に金属Ｍが充填される。そして、第一の除去工程ＳＴ５及び第二の除去工程ＳＴ６により、下層側の回路パターンと接続された回路パターンを形成することができる。また、配線基板１の最外層では、回路パターンの中でも、いわゆる電極パッド部のみが表面において露出する。電極パッド部は、配線基板１と、配線基板１に搭載される半導体チップや配線基板１に接続される他の配線基板とを電気的に接続するための部分である。
以上説明したように、第１実施形態にかかる配線基板の製造方法は、絶縁層２１ａをバイト工具３１によって切削することなく、回路パターン２１ｂを絶縁層２１ａの表面２１１ａ上に露出させる。すなわち、絶縁層２１ａと共に金属Ｍ及び金属のシード層Ｓを切削することがない。これにより、バイト工具３１によって絶縁層２１ａと共に金属Ｍ及び金属のシード層Ｓを切削することで、例えば回路パターン２１ｂの露出面２１１ｂに金属Ｍが切削方向に延びた部分２１２ｂ（図１１参照）が形成されてしまったり、露出面２１１ｂが損傷してしまったりする等、露出面２１１ｂに荒れ（スメア）が発生することを良好に抑制することができる。従って、第１実施形態にかかる配線基板の製造方法によれば、配線基板１の回路パターン２１ｂに荒れが発生することを抑制し、回路パターン２１ｂを設計通りに形成することが可能となる。
また、第１実施形態にかかる配線基板の製造方法は、第二の除去工程ＳＴ５において、絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂを平坦化する。それにより、本実施形態のコア基板１０のようにコア基板１０自体が反っていたり、あるいは、コア基板１０の表面１０ａまたは裏面１０ｂに凹凸があったりしても、第１回路パターン層２１の平坦化を図り、ひいては、配線基板１の平坦化を図ることができる。
また、第１実施形態にかかる配線基板の製造方法は、シリカフィラーを含むＡＢＦからなる絶縁層２１ａをバイト工具３１によって切削しないことで、バイト工具３１に摩耗やチッピングが発生することを抑制することができる。
第１実施形態にかかる配線基板の製造方法において、第二の除去工程ＳＴ６は、エッチングにより絶縁層２１ａの上端２１２ａを露出させて回路パターン２１ｂを露出させるとともに、露出面（絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂ）を平坦化するものであってもよい。例えば、第二の除去工程ＳＴ６においてウェットエッチングを用いる場合には、第一の除去工程ＳＴ５の後、コア基板１０を金属Ｍ、シード層Ｓ及び絶縁層２１ａを溶解可能な薬液（エッチング液）が充填された薬液槽に浸漬する。なお、ウェットエッチングは、金属Ｍ、シード層Ｓ及び絶縁層２１ａを溶解可能な薬液（エッチング液）をスピンコート等によってコア基板１０に供給してもよい。
これにより、図１０に示すように、絶縁層２１ａの上端２１２ａ上に残留した金属Ｍ及びシード層Ｓが除去され、絶縁層２１ａの上端２１２ａが露出する。第一の除去工程ＳＴ５において、絶縁層２１ａの上端２１２ａ上にシード層Ｓ、及び、わずかな金属Ｍのみを残留させているため、ウェットエッチングによって、溝Ｒの内部以外から金属Ｍ及びシード層Ｓを容易に除去することができる。また、複数の溝Ｒの内部に残留した金属Ｍ及びシード層Ｓが絶縁層２１ａに埋め込まれた回路パターン２１ｂとなり、絶縁層２１ａの表面２１１ａにおいて露出する。すなわち、絶縁層２１ａをバイト工具３１によって切削することなく、回路パターン２１ｂを絶縁層２１ａの表面２１１ａ上に露出させることができる。その結果、バイト工具３１によって絶縁層２１ａと共に金属Ｍ及び金属のシード層Ｓを切削することで、例えば回路パターン２１ｂの露出面２１１ｂに金属Ｍが切削方向に延びた部分２１２ｂ（図１１参照）が形成されてしまったり、露出面２１１ｂが損傷してしまったりする等、露出面２１１ｂに荒れ（スメア）が発生することを良好に抑制することができる。従って、回路パターン２１ｂを設計通りに形成することが可能となる。
また、ウェットエッチングに際しては、薬液（エッチング液）の種類やエッチングの処理時間を適宜選択、調整することにより、絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂをできる限り平坦化する。それにより、第１回路パターン層２１の平坦化を図り、インターポーザーとしての配線基板１に求められる平坦度を確保することができる。なお、第二の除去工程ＳＴ６は、ドライエッチングにより絶縁層２１ａの上端２１２ａを露出させて回路パターン２１ｂを露出させるとともに、露出面２１１ｂを平坦化するものであってもよい。
[第２実施形態］
次に、本発明の第２実施形態にかかる配線基板の製造方法について説明する。第２実施形態にかかる配線基板の製造方法は、図２に示す第一の除去工程ＳＴ５及び第二の除去工程ＳＴ６の手法が異なることを除き、第１実施形態にかかる配線基板の製造方法と同様である。以下、第２実施形態の第一の除去工程ＳＴ５及び第二の除去工程ＳＴ６について、図面に基づいて説明し、第一の除去工程ＳＴ５及び第二の除去工程ＳＴ６以外の説明は省略する。図１１は、第２実施形態にかかる配線基板の製造方法における第一の除去工程ＳＴ５を実施する様子を示す説明図であり、図１２は、第２実施形態にかかる配線基板の製造方法における第二の除去工程ＳＴ６を実施する様子を示す説明図である。
第２実施形態において、第一の除去工程ＳＴ５は、金属層ＭＬを絶縁層２１ａの上端２１２ａまでバイト切削して除去する工程である。第２実施形態における第一の除去工程ＳＴ５では、図１１に示すように、バイト切削装置３０の金属製のピンチャック等から形成された保持面３２ａを有するチャックテーブル３２に、コア基板１０の表面１０ａ及び裏面１０ｂの一方側の絶縁層２１ａ上に被覆された金属Ｍの表面を吸引保持する。そして、バイト切削装置３０のバイトホイール３３を回転させ、バイトホイール３３とチャックテーブル３２の保持面３２ａとを平行方向に相対移動させながら、バイト工具３１によって絶縁層２１ａの表層部分を含めて金属Ｍ及びシード層Ｓを平坦に切削する。次に、コア基板１０の表面１０ａ及び裏面１０ｂの他方側の絶縁層２１ａ上に被覆された金属Ｍの表面をチャックテーブル３２に吸引保持する。そして、一方側の絶縁層２１ａ上の金属Ｍ及びシード層Ｓをバイト工具３１によって同様に切削する。なお、第２実施形態における第一の除去工程ＳＴ５においても、チャックテーブル３２に吸引保持される側の絶縁層２１ａに被覆された金属Ｍの表面に、粘着テープなどの保護部材を貼着してもよい。
これにより、絶縁層２１ａの上端２１２ａ上に残留した金属Ｍ及びシード層Ｓが除去され、絶縁層２１ａの上端２１２ａが露出する。その結果、各溝Ｒの内部に残留した金属Ｍ及びシード層Ｓが絶縁層２１ａに埋め込まれた各回路パターン２１ｂとなり、絶縁層２１ａの表面２１１ａにおいて露出する。複数の回路パターン２１ｂは、第１回路パターン層２１における配線層２１ｃを構成する。また、図示しない貫通電極用の貫通孔内に残留した金属Ｍ及びシード層Ｓが貫通電極用の回路パターンとなり、絶縁層２１ａの表面２１１ａにおいて露出する。この際、バイト工具３１によって、シリカフィラーを含むＡＢＦからなる絶縁層２１ａの表層部分と共に金属Ｍ及びシード層Ｓを切削することで、回路パターン２１ｂの露出面２１１ｂに荒れ（スメア）が発生する。例えば、図１１に示すように、回路パターン２１ｂの露出面２１１ｂに金属Ｍが切削方向に延びた部分２１２ｂが形成されてしまったり、露出面２１１ｂが損傷してしまったりする。
第２実施形態において、第二の除去工程ＳＴ６は、第一の除去工程ＳＴ５の後に、ＣＭＰ処理により回路パターン２１ｂが露出した露出面（絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂ）を平坦化する工程である。図１２に示すように、第二の除去工程ＳＴ６では、ＣＭＰ装置６０のポーラスセラミック等から形成された保持面６１ａを有するチャックテーブル６１に、コア基板１０の表面１０ａ及び裏面１０ｂの一方側の絶縁層２１ａを吸引保持する。そして、図示しないスラリー供給手段から絶縁層２１ａにスラリーを供給しつつ、チャックテーブル６１を回転させながら、研磨ホイール６２を回転させ、研磨ホイール６２の先端に取り付けられた研磨パッド６３によって他方側の絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂを研磨して平坦化する。次に、コア基板１０の表面１０ａ及び裏面１０ｂの他方側の絶縁層２１ａをチャックテーブル６１に吸引保持する。そして、一方側の絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂを研磨パッド６３によって同様に研磨して平坦化する。これにより、回路パターン２１ｂの露出面に発生した荒れ（スメア）を除去することができる。また、絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂを平坦にすることで、第１回路パターン層２１の平坦化を図ることができる。なお、第２実施形態における第二の除去工程ＳＴ６においても、チャックテーブル６１に吸引保持される側の絶縁層２１ａに、粘着テープなどの保護部材を貼着してもよい。
第２実施形態においても、上記の手順で第１回路パターン層２１を形成した後、再び絶縁層形成工程ＳＴ１から第二の除去工程ＳＴ６までの処理を繰り返し実施することにより、第１回路パターン層２１上に第２回路パターン層２２を形成することができる。また、同様の手順により、第２回路パターン層２２上に第３回路パターン層２３を形成することができる。その結果、図１に示す回路パターン層２０を有する配線基板１を形成することができる。また、第１回路パターン層２１、第２回路パターン層２２及び第３回路パターン層２３の平坦化を図ることで、配線基板１全体の平坦化を図ることが可能となる。
以上説明したように、第２実施形態にかかる配線基板の製造方法は、シリカフィラーを含むＡＢＦからなる絶縁層２１ａの表層部分と共に金属Ｍ及びシード層Ｓをバイト切削したことで、回路パターン２１ｂの露出面２１１ｂに発生した荒れ（スメア）を、第二の除去工程ＳＴ６において除去することができる。従って、第２実施形態にかかる配線基板の製造方法によれば、回路パターン２１ｂに荒れが発生することを抑制し、回路パターン２１ｂを設計通りに形成することが可能となる。
また、第２実施形態にかかる配線基板の製造方法は、第二の除去工程ＳＴ５において、絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂを平坦化する。それにより、本実施形態のコア基板１０のようにコア基板１０自体が反っていたり、あるいは、コア基板１０の表面１０ａまたは裏面１０ｂに凹凸があったりしても、第１回路パターン層２１の平坦化を図ることが可能となる。
第２実施形態において、第二の除去工程ＳＴ６は、第一の除去工程ＳＴ５の後に、エッチングにより回路パターン２１ｂが露出した露出面（絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂ）を平坦化するものであってもよい。例えば、第二の除去工程ＳＴ６としてウェットエッチングを用いる場合には、第一の除去工程ＳＴ５の後、コア基板１０を金属Ｍ、シード層Ｓ及び絶縁層２１ａを溶解可能な薬液（エッチング液）が充填された薬液槽に浸漬する。なお、ウェットエッチングは、金属Ｍ、シード層Ｓ及び絶縁層２１ａを溶解可能な薬液（エッチング液）をスピンコート等によってコア基板１０に供給してもよい。それにより、回路パターン２１ｂの露出面２１１ｂを薬液によって平坦化し、露出面２１１ｂに発生した荒れ（スメア）を除去することができる。従って、回路パターン２１ｂに荒れが発生することを抑制し、回路パターン２１ｂを設計通りに形成することが可能となる。
また、ウェットエッチングに際しては、薬液（エッチング液）の種類やエッチングの処理時間を適宜選択、調整することにより、絶縁層２１ａの上端２１２ａ及び回路パターン２１ｂの露出面２１１ｂをできる限り平坦化する。それにより、第１回路パターン層２１の平坦化を図り、インターポーザーとしての配線基板１に求められる平坦度を確保することができる。なお、第２実施形態の第二の除去工程ＳＴ６は、ドライエッチングにより回路パターン２１ｂが露出した露出面を平坦化するものであってもよい。
第１実施形態及び第２実施形態にかかる配線基板の製造方法では、コア基板１０の表面１０ａ及び裏面１０ｂの双方に回路パターン層２０を形成するものとしたが、本発明は、コア基板１０の何れか一方の面にのみ回路パターン層２０を形成するものにも適用することができる。
また、第１実施形態及び第２実施形態にかかる配線基板の製造方法は、第二の除去工程ＳＴ６の後、平坦化された回路パターン上に絶縁層を形成する絶縁層形成工程ＳＴ１と、溝形成工程ＳＴ２と、シード層形成工程ＳＴ３と、金属層形成工程ＳＴ４と、第一の除去工程ＳＴ５と、第二の除去工程ＳＴ６と、を繰り返し回路パターンを積層する。すなわち、図２に示す処理手順を繰り返し実施することにより、第１回路パターン層２１上に第２回路パターン層２２を積層して形成し、第２回路パターン層２２上に第３回路パターン層２３を積層して形成する。これにより、第１回路パターン層２１の回路パターン２１ｂのみならず、第２回路パターン層２２の回路パターン２２ｂ、第３回路パターン層２３の回路パターン２３ｂに荒れが発生することを抑制し、すべての回路パターン２１ｂ、２２ｂ、２３ｂを設計通りに形成することができる。
また、各層の平坦化を図りながら、第１回路パターン層２１、第２回路パターン層２２、及び第３回路パターン層２３を積層することで、各層を積層するごとに平坦度が低下してしまうことを良好に抑制することができる。従って、最外層に位置する第３回路パターン層２３の平坦度をより良好に確保して、配線基板１の電極と配線基板１に搭載される部品の電極との接続をより良好に行うことが可能となる。また、各回路パターン２１ｂ、２２ｂ、２３ｂの表面を平坦化することにより、各回路パターン２１ｂ、２２ｂ、２３ｂの層間距離（電極高さ）を一定とすることができる。この結果、各回路パターン２１ｂ、２２ｂ、２３ｂにおける抵抗や通信速度の値を一定にすることが可能となる。
また、第１実施形態及び第２実施形態にかかる配線基板の製造方法において、絶縁層形成工程ＳＴ１を実施した後、溝形成工程ＳＴ２を実施する前に、絶縁層２１ａの表面２１１ａをバイト工具３１または研削砥石５１によって削り平坦化する平坦化工程を実施してもよい。図１３及び図１４は、平坦化工程を実施する様子を示す説明図である。図１５は、平坦化工程により絶縁層２１ａが平坦化されたコア基板１０を示す説明図である。
平坦化工程では、図１３に示すように、バイト切削装置３０の金属製のピンチャック等から形成された保持面３２ａを有するチャックテーブル３２に、コア基板１０の表面１０ａ及び裏面１０ｂの一方側の絶縁層２１ａを吸引保持させる。そして、バイト切削装置３０のバイトホイール３３を回転させ、バイトホイール３３とチャックテーブル３２の保持面３２ａとを平行方向に相対移動させながら、バイト工具３１によって絶縁層２１ａの表面２１１ａを切削して平坦化する。次に、コア基板１０の表面１０ａ及び裏面１０ｂの他方側の絶縁層２１ａをチャックテーブル３２に吸引保持し、一方側の絶縁層２１ａの表面２１１ａをバイト工具３１によって同様に切削して平坦化する。なお、チャックテーブル３２に吸引保持される側の絶縁層２１ａに粘着テープなどの保護部材を貼着してもよい。
これにより、図１５に示すように、溝形成工程ＳＴ２以降の工程を実施する前に、コア基板１０の表面１０ａ側及び裏面１０ｂ側の双方の絶縁層２１ａの表面２１１ａを予め平坦に形成しておくことができる。その結果、コア基板１０自体が反っていたり、コア基板１０の表面１０ａ及び裏面１０ｂに凹凸があったりしても、後に第１回路パターン層２１となる絶縁層２１ａの表面１０ａ及び裏面１０ｂを平坦にすることができる。従って、配線基板１をより平坦とすることが可能となる。
図１３に示す例では、絶縁層２１ａの表面２１１ａをバイト切削装置３０のバイト工具３１で削り平坦化したが、平坦化工程は、図１４に示すように、絶縁層２１ａの表面２１１ａを研削装置５０の研削砥石５１で削り平坦化してもよい。絶縁層２１ａの表面２１１ａを研削装置５０の研削砥石５１で削り平坦化する場合には、研削装置５０の保持面５２ａを有するチャックテーブル５２に絶縁層２１ａを吸引保持し、研削装置５０の研削砥石５１を絶縁層２１ａに接触させた状態でチャックテーブル５２を回転させながら、研削ホイール５３を回転させ、研削砥石５１によって絶縁層２１ａの表面２１１ａを切削して平坦化する。なお、チャックテーブル５２に吸引保持される側の絶縁層２１ａに粘着テープなどの保護部材を貼着してもよい。これにより、図１５に示すように、溝形成工程ＳＴ２以降の工程を実施する前に、コア基板１０の表面１０ａ側及び裏面１０ｂ側の双方の絶縁層２１ａの表面２１１ａを予め平坦に形成しておくことができる。なお、図１３または図１４に示す平坦化工程は、第２回路パターン層２２及び第３回路パターン層２３の形成に際しても、絶縁層形成工程ＳＴ１の後、溝形成工程ＳＴ２を実施する前に実施してもよい。
１ 配線基板
１０ コア基板
１０ａ 表面
１０ｂ 裏面
２０ 回路パターン層（再配線層）
２１ 第１回路パターン層
２１ａ、２２ａ、２３ａ 絶縁層
２１ｂ、２２ｂ、２３ｂ 回路パターン
２１ｃ、２２ｃ、２３ｃ 配線層
２２ 第２回路パターン層
２３ 第３回路パターン層
３０ バイト切削装置
３１ バイト工具
３２、４１、５２、６１ チャックテーブル
３２ａ、４１ａ、５２ａ、６１ａ 保持面
３３ バイトホイール
４０ レーザー加工装置
４２ レーザー光線照射部
５０ 研削装置
５１ 研削砥石
６０ ＣＭＰ装置
６２ 研磨ホイール
６３ 研磨パッド
Ｌ レーザー光線
Ｍ 金属
ＭＬ 金属層
Ｒ 溝
Ｓ シード層

Claims (4)

  1. 表面に再配線層を含む配線基板の製造方法であって、
    コア基板に絶縁層を形成する絶縁層形成工程と、
    該絶縁層に配線層となる溝を形成する溝形成工程と、
    該溝形成工程において該溝が形成された該絶縁層の露出面に金属のシード層を形成するシード層形成工程と、
    該シード層に配線層となる金属をめっき処理で電着させ該溝に金属を充填し金属層を形成する金属層形成工程と、
    該金属層を該絶縁層の上端に至らない位置までバイト切削して除去する第一の除去工程と、
    該第一の除去工程の後に、エッチング又はＣＭＰ処理により該絶縁層の上端を露出させて回路パターンを露出させるとともに露出面を平坦化する第二の除去工程と、を含む配線基板の製造方法。
  2. 表面に再配線層を含む配線基板の製造方法であって、
    コア基板に絶縁層を形成する絶縁層形成工程と、
    該絶縁層に配線層となる溝を形成する溝形成工程と、
    該溝形成工程において該溝が形成された該絶縁層の露出面に金属のシード層を形成するシード層形成工程と、
    該シード層に配線層となる金属をめっき処理で電着させ該溝に金属を充填し金属層を形成する金属層形成工程と、
    該金属層を該絶縁層の上端までバイト切削して除去する第一の除去工程と、
    該第一の除去工程の後に、エッチング又はＣＭＰ処理により回路パターンが露出した露出面を平坦化する第二の除去工程と、を含む配線基板の製造方法。
  3. 該コア基板の表裏面に前記請求項１または２の方法により回路パターンを形成する配線基板の製造方法。
  4. 前記第二の除去工程の後、前記平坦化された回路パターン上に絶縁層を形成する絶縁層形成工程と、前記溝形成工程と、前記シード層形成工程と、前記金属層形成工程と、前記第一の除去工程と、前記第二の除去工程と、を繰り返し回路パターンを積層する請求項１から３のいずれか一項に記載の配線基板の製造方法。
JP2016200273A 2016-10-11 2016-10-11 配線基板の製造方法 Active JP6783614B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016200273A JP6783614B2 (ja) 2016-10-11 2016-10-11 配線基板の製造方法
TW106131121A TWI722241B (zh) 2016-10-11 2017-09-12 配線基板的製造方法
KR1020170128061A KR20180040091A (ko) 2016-10-11 2017-09-29 배선 기판의 제조 방법
CN201710928667.1A CN107920424B (zh) 2016-10-11 2017-10-09 布线基板的制造方法
US15/727,843 US10874021B2 (en) 2016-10-11 2017-10-09 Manufacturing method for wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016200273A JP6783614B2 (ja) 2016-10-11 2016-10-11 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018064001A JP2018064001A (ja) 2018-04-19
JP6783614B2 true JP6783614B2 (ja) 2020-11-11

Family

ID=61830442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016200273A Active JP6783614B2 (ja) 2016-10-11 2016-10-11 配線基板の製造方法

Country Status (5)

Country Link
US (1) US10874021B2 (ja)
JP (1) JP6783614B2 (ja)
KR (1) KR20180040091A (ja)
CN (1) CN107920424B (ja)
TW (1) TWI722241B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020188923A1 (ja) * 2019-03-15 2020-09-24 京セラ株式会社 配線基板およびその製造方法
JP7306337B2 (ja) * 2020-06-25 2023-07-11 トヨタ自動車株式会社 配線基板の製造方法
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
CN112105143A (zh) * 2020-10-15 2020-12-18 河南博美通电子科技有限公司 一种铝箔代替高分子柔性膜的柔性电路板结构及制备工艺
TWI835219B (zh) * 2022-07-25 2024-03-11 陳旭東 減成法細線路電路板製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
JP2748895B2 (ja) * 1995-08-11 1998-05-13 日本電気株式会社 印刷配線板の製造方法
JPH1098268A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 柱状導体のめっき方法及びそれにより得られる多層プリント配線板
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
JP4300687B2 (ja) 1999-10-28 2009-07-22 味の素株式会社 接着フィルムを用いた多層プリント配線板の製造法
JP2005026313A (ja) * 2003-06-30 2005-01-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7371685B2 (en) * 2004-03-03 2008-05-13 Intel Corporation Low stress barrier layer removal
JP4515177B2 (ja) * 2004-07-13 2010-07-28 新光電気工業株式会社 配線形成方法
JP2007324399A (ja) * 2006-06-01 2007-12-13 Fujikura Ltd 配線基板の製造方法
JP2008307646A (ja) * 2007-06-15 2008-12-25 Disco Abrasive Syst Ltd 切削装置
JP5461913B2 (ja) * 2009-07-31 2014-04-02 日本特殊陶業株式会社 多層セラミック基板の製造方法
TWI399136B (zh) * 2009-11-17 2013-06-11 Unimicron Technology Corp 線路板及其製程
WO2012005524A2 (en) * 2010-07-08 2012-01-12 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
US20130048342A1 (en) * 2011-08-23 2013-02-28 Tyco Electronics Corporation Circuit board
JP2013080823A (ja) 2011-10-04 2013-05-02 Ibiden Co Ltd プリント配線板及びその製造方法
JP6383152B2 (ja) * 2014-01-10 2018-08-29 平田機工株式会社 移載方法、保持装置及び移載システム
CN103945644B (zh) * 2014-05-13 2016-08-31 邢台市海纳电子科技有限责任公司 齐平线路板及其制作方法
JP6510884B2 (ja) * 2015-05-19 2019-05-08 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置

Also Published As

Publication number Publication date
TW201826895A (zh) 2018-07-16
TWI722241B (zh) 2021-03-21
CN107920424A (zh) 2018-04-17
US10874021B2 (en) 2020-12-22
JP2018064001A (ja) 2018-04-19
CN107920424B (zh) 2022-03-04
US20180103547A1 (en) 2018-04-12
KR20180040091A (ko) 2018-04-19

Similar Documents

Publication Publication Date Title
JP6783614B2 (ja) 配線基板の製造方法
JP6427817B2 (ja) 印刷回路基板及びその製造方法
KR100687126B1 (ko) 반도체 장치 및 그 제조 방법
US9247644B2 (en) Wiring board and method for manufacturing the same
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
JP6779087B2 (ja) 配線基板の製造方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US20150014020A1 (en) Wiring substrate and method for manufacturing the same
US20140301058A1 (en) Wiring substrate and semiconductor device
US20150319842A1 (en) Circuit board and method for manufacturing the same
US10690716B2 (en) Multilayer wiring board for inspection of electronic components
JP2015146346A (ja) 多層配線板
JP2016201424A (ja) プリント配線板およびその製造方法
WO2000035260A1 (fr) Procede de fabrication d'un substrat ceramique
JP2013051397A (ja) 配線基板の製造方法
JP2005353837A (ja) 半導体装置及びその製造方法
JP6779088B2 (ja) 配線基板の製造方法
JP2020107860A (ja) 配線基板及びその製造方法
US9837342B2 (en) Multilayer wiring board and method for manufacturing same
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR20060070930A (ko) 패키지 기판의 제조 방법
JP2013135038A (ja) 半導体装置の製造方法
JP6847761B2 (ja) 配線基板の製造方法
US20150230340A1 (en) Embedded board and method of manufacturing the same
JP2021158308A (ja) 配線基板、配線基板モジュール、及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201022

R150 Certificate of patent or registration of utility model

Ref document number: 6783614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250