JP6783614B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP6783614B2
JP6783614B2 JP2016200273A JP2016200273A JP6783614B2 JP 6783614 B2 JP6783614 B2 JP 6783614B2 JP 2016200273 A JP2016200273 A JP 2016200273A JP 2016200273 A JP2016200273 A JP 2016200273A JP 6783614 B2 JP6783614 B2 JP 6783614B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
circuit pattern
metal
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016200273A
Other languages
English (en)
Other versions
JP2018064001A (ja
Inventor
曄 陳
曄 陳
リリ ウェイ フランク
リリ ウェイ フランク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2016200273A priority Critical patent/JP6783614B2/ja
Priority to TW106131121A priority patent/TWI722241B/zh
Priority to KR1020170128061A priority patent/KR20180040091A/ko
Priority to CN201710928667.1A priority patent/CN107920424B/zh
Priority to US15/727,843 priority patent/US10874021B2/en
Publication of JP2018064001A publication Critical patent/JP2018064001A/ja
Application granted granted Critical
Publication of JP6783614B2 publication Critical patent/JP6783614B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/043Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228Cutting, sawing, milling or shearing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0346Deburring, rounding, bevelling or smoothing conductor edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

本発明は、配線基板の製造方法に関する。
従来、半導体チップや各種電気部品を実装して搭載し、これらの電極と他の部品との導通を確保するインターポーザーやプリント配線基板といった再配線層を有する配線基板に関する技術が知られている。例えば、特許文献1には、コア基板の表裏面に導体層と有機絶縁層とを交互に積み上げていくビルドアップ方式のプリント配線板が開示されている。
また、特許文献2には、補強材を備えるコア基板の両面に、補強材に樹脂を含浸させてなる第1絶縁層を設け、第1絶縁層でコア基板を補強してから、補強材を含有しない複数の第2絶縁層を積層するプリント配線板が開示されている。このプリント配線板は、コア基板及び第1絶縁層に補強材を含ませたり、第1絶縁層の厚みを各第2絶縁層の厚みよりも厚くしたりすることで、プリント配線板に熱履歴が加わった場合に反りが生じることを抑制している。
特開2001−196743号公開 特開2013−80823号公報
上記特許文献1、2に記載の配線基板に搭載される半導体チップや各種電気部品は、軽薄短小化が進んでおり、配線基板の電極と接続される電極パッドも小さくなっている。そのため、配線基板が反っていたり平坦でなかったりすると、搭載する半導体チップや各種電気部品の電極と配線基板の電極とを良好に接続することができず、動作不良の要因となってしまう。上述したように、特許文献2に記載のプリント配線板は、熱履歴が加わった際に反りが生じることを抑制しているが、熱履歴による変形を抑制するだけでは、コア基板がもともと反っていたり平坦でなかったりした場合に、配線基板を平坦に形成することができない。配線基板を平坦に形成するために、回路パターンが露出する絶縁層の表面を回路パターンと共にバイト切削することが考えられる。しかしながら、絶縁層に含まれる材料成分によっては、絶縁層と回路パターンとなる金属とを共に切削することで、回路パターンの露出面(切削面)に荒れ(スメア)が発生してしまい、回路パターンを設計通りに形成することができないおそれがある。
本発明は、上記に鑑みてなされたものであって、配線基板の回路パターンに荒れが発生することを抑制し、回路パターンを設計通りに形成することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、表面に再配線層を含む配線基板の製造方法であって、コア基板に絶縁層を形成する絶縁層形成工程と、該絶縁層に配線層となる溝を形成する溝形成工程と、該溝形成工程において該溝が形成された該絶縁層の露出面に金属のシード層を形成するシード層形成工程と、該シード層に配線層となる金属をめっき処理で電着させ該溝に金属を充填し金属層を形成する金属層形成工程と、該金属層を該絶縁層の上端に至らない位置までバイト切削して除去する第一の除去工程と、該第一の除去工程の後に、エッチング又はCMP処理により該絶縁層の上端を露出させて回路パターンを露出させるとともに露出面を平坦化する第二の除去工程と、を含む。
上述した課題を解決し、目的を達成するために、本発明は、表面に再配線層を含む配線基板の製造方法であって、コア基板に絶縁層を形成する絶縁層形成工程と、該絶縁層に配線層となる溝を形成する溝形成工程と、該溝形成工程において該溝が形成された該絶縁層の露出面に金属のシード層を形成するシード層形成工程と、該シード層に配線層となる金属をめっき処理で電着させ該溝に金属を充填し金属層を形成する金属層形成工程と、該金属層を該絶縁層の上端までバイト切削して除去する第一の除去工程と、該第一の除去工程の後に、エッチング又はCMP処理により回路パターンが露出した露出面を平坦化する第の除去工程と、を含む。
また、コア基板の表裏面に上記の方法により回路パターンを形成することが好ましい。
また、前記第二の除去工程の後、前記平坦化された回路パターン上に絶縁層を形成する絶縁層形成工程と、前記溝形成工程と、前記シード層形成工程と、前記金属層形成工程と、前記第一の除去工程と、前記第二の除去工程と、を繰り返し回路パターンを積層することが好ましい。
本発明にかかる配線基板の製造方法は、配線基板の回路パターンに荒れが発生することを抑制し、回路パターンを設計通りに形成することができるという効果を奏する。
図1は、第1実施形態にかかる配線基板の製造方法により製造される配線基板を示す断面図である。 図2は、第1実施形態にかかる配線基板の製造方法の流れの一部として、各回路パターン層を形成する処理手順を示すフローチャートである。 図3は、絶縁層形成工程により絶縁層を形成したコア基板を示す説明図である。 図4は、溝形成工程において絶縁層の露出面に複数の溝を形成する様子を示す説明図である。 図5は、シード層形成工程により絶縁層の表面に金属のシード層を形成したコア基板を示す説明図である。 図6は、金属層形成工程により絶縁層上に金属が被覆されたコア基板を示す説明図である。 図7は、第一の除去工程を実施する様子を示す説明図である。 図8は、第一の除去工程を実施する際の要部を示す説明図である。 図9は、第二の除去工程を実施する様子を示す説明図である。 図10は、第1回路パターン層が形成されたコア基板を示す説明図である。 図11は、第2実施形態にかかる配線基板の製造方法における第一の除去工程を実施する様子を示す説明図である。 図12は、第2実施形態にかかる配線基板の製造方法における第二の除去工程を実施する様子を示す説明図である。 図13は、平坦化工程を実施する様子を示す説明図である。 図14は、平坦化工程を実施する様子を示す説明図である。 図15は、平坦化工程により絶縁層が平坦化されたコア基板を示す説明図である。
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
[第1実施形態]
本発明の第1実施形態にかかる配線基板の製造方法を図面に基づいて説明する。図1は、第1実施形態にかかる配線基板の製造方法により製造される配線基板を示す断面図である。図1に示す配線基板1は、半導体チップや各種電機部品を実装して搭載し、これらの電極と他の部品との導通を確保するインターポーザーやプリント配線基板といった再配線層を有する配線基板である。本実施形態において、配線基板1は、半導体チップを搭載して印刷配線基板に接続されて、半導体チップの電極と印刷配線基板の配線パターンとを予め定められたパターン通りに接続するインターポーザーである。配線基板1は、図1に示すように、コアとなるコア基板10と、コア基板10の表面10a及び裏面10bの双方に形成された再配線層である回路パターン層20とを備える。
コア基板10は、例えばガラスエポキシ樹脂やセラミックス、ガラス等で形成される絶縁性(非導電性)の基板である。コア基板10の厚みは、例えば50μm程度である。本実施形態において、コア基板10は、図1に示すように、裏面10b側(図中下側)に凸型を描くように湾曲した形状である。なお、図1を含め、以下に説明する図面においては、コア基板10が湾曲していることを説明するため、コア基板10に実際に生じる湾曲度合よりも大きく記載している。
回路パターン層20は、コア基板10の表面10a上及び裏面10b上に形成された第1回路パターン層21と、第1回路パターン層21上に形成された第2回路パターン層22と、第2回路パターン層22上に形成された第3回路パターン層23とを有する。なお、回路パターン層20は、コア基板10上に少なくとも1層形成されればよく、4層以上形成されてもよい。
第1回路パターン層21は、絶縁性の絶縁層21aと、絶縁層21a内に埋め込まれた電極回路としての複数の回路パターン21bを有する配線層21cとを備える。第2回路パターン層22は、絶縁性の絶縁層22aと、絶縁層22a内に埋め込まれた電極回路としての複数の回路パターン22bを有する配線層22cとを備える。第3回路パターン層23は、絶縁性の絶縁層23aと、絶縁層23a内に埋め込まれた電極回路としての複数の回路パターン23bを有する配線層23cとを備える。
絶縁層21a、22a、23aは、樹脂材を含むドライフィルム式の層間絶縁材料であり、味の素ファインテクノ株式会社製の味の素ビルドアップフィルム(以下、「ABF」という。)を用いて形成される。ABFは、シリカフィラーを含んでいる。本実施形態において、絶縁層21a、22a、23aは、ABFにより構成されるが、絶縁層21a、22a、23aを構成するのはABFに限定されない。絶縁層21a、22a、23aは、各回路パターン層20内において隣り合う回路パターン21b、22b、23b同士を絶縁すると共に、各回路パターン層20間における回路パターン21b、22b、23b同士を絶縁する。絶縁層21a、22a、23aの厚みは、例えば40μm程度である。
各回路パターン21b、22b、23bは、例えば銅等の金属で形成される。各回路パターン21b、22b、23bの高さ(回路パターン層20の積層方向における高さ)は、例えば15μm〜20μm程度である。最外層に位置する第3回路パターン層23の回路パターン23bは、配線基板1の外側に露出している。配線基板1の外側に露出した回路パターン23bは、半導体チップの電極又は印刷配線基板の配線パターンに接続されるものである。また、配線基板1は、コア基板10を表面10aから裏面10bまで貫通し、回路パターン層20を接続する貫通電極を有している。配線基板1は、配線基板1の外側に露出した回路パターン23bが半導体チップの電極又は印刷配線基板の配線パターンに接続され、かつ各回路パターン層20の回路パターン21b、22b、23b同士が所定箇所において電気的に接続されることにより、半導体チップの電極と印刷配線基板の配線パターンとを予め定められたパターンに従って電気的に接続する。
次に、第1実施形態にかかる配線基板の製造方法について説明する。図2は、第1実施形態にかかる配線基板の製造方法の流れの一部として、各回路パターン層を形成する処理手順を示すフローチャートである。第1実施形態にかかる配線基板の製造方法は、図2に示すように、絶縁層形成工程ST1と、溝形成工程ST2と、シード層形成工程ST3と、金属層形成工程ST4と、第一の除去工程ST5と、第二の除去工程ST6とを備える。配線基板1は、図2に示す処理を繰りかえし実施することにより、第1回路パターン層21、第2回路パターン層22、及び第3回路パターン層23が積層して形成される。以下、コア基板10上に形成される第1回路パターン層21を形成する場合を例にとって、各回路パターン層の形成手順を図面に基づいて説明する。
図3は、絶縁層形成工程ST1により絶縁層21aを形成したコア基板10を示す説明図であり、図4は、溝形成工程ST2において絶縁層21aの表面に複数の溝Rを形成する様子を示す説明図であり、図5は、シード層形成工程ST3により絶縁層21aの表面に金属のシード層Sを形成したコア基板10を示す説明図であり、図6は、金属層形成工程ST4により絶縁層21a上に金属Mが被覆されたコア基板10を示す説明図であり、図7は、第一の除去工程ST5を実施する様子を示す説明図であり、図8は、第一の除去工程ST5を実施する際の要部を示す説明図であり、図9は、第二の除去工程ST6を実施する様子を示す説明図であり、図10は、第1回路パターン層21が形成されたコア基板10を示す説明図である。
絶縁層形成工程ST1は、コア基板10の表面10a及び裏面10bに絶縁層21aを形成するステップである。絶縁層形成工程ST1では、図3に示すように、コア基板10の表面10a及び裏面10bの双方に味の素ファインテクノ株式会社製のABFを加熱圧着等により固定する。この際、本実施形態のコア基板10は、裏面10b側(図中下側)に凸形状を描くように湾曲しているため、図3に示すように、コア基板10の表面10a及び裏面10bに固定された絶縁層21aのコア基板10とは反対側の表面211aも、コア基板10の形状にあわせて湾曲している。
また、第1回路パターン層21を形成する際の絶縁層形成工程ST1を実施した後には、配線基板1に図示しない貫通電極を形成するため、レーザー光を用いたアブレーション加工をコア基板10及び絶縁層21aに施し、コア基板10自体及びコア基板10の表面10a側及び裏面10b側の双方の絶縁層21aを貫通する図示しない貫通孔(スルーホール)を形成する。なお、このアブレーション加工は、後述する溝形成工程ST2において行ってもよい。
溝形成工程ST2は、レーザー光線によって絶縁層21aに配線層21cとなる溝Rを形成する工程である。溝形成工程ST2では、レーザー加工装置40のポーラスセラミック等から形成された保持面41aを有するチャックテーブル41にコア基板10の表面10a及び裏面10bの一方側の絶縁層21aを吸引保持させる。そして、図4に示すように、レーザー光線照射部42から、例えばエキシマレーザー光等のレーザー光線Lを予め定められたパターンに従って絶縁層21aの所定範囲に照射させ、絶縁層21aの表面211aに複数の溝Rを形成する。このように、絶縁層21aの所定範囲にレーザー光線Lを照射することで、複数の溝Rをより効率良く形成することができる。また、レーザー加工を用いることで、例えば絶縁層21aをフォトエッチング可能な樹脂材料で形成し、フォトエッチングにより溝Rを形成する場合に比べて、複数の溝Rを安価に形成することができる。次に、コア基板10の表面10a及び裏面10bの他方側の絶縁層21aをチャックテーブル41に吸引保持し、一方側の絶縁層21aの表面211aに同様にレーザー光線Lを照射して複数の溝Rを形成する。これにより、コア基板10の表面10a側及び裏面10b側の双方の絶縁層21aの表面に、後の工程において配線層21cが形成される複数の溝Rが形成される。なお、チャックテーブル41に吸引保持される側の絶縁層21aに粘着テープ等の保護部材を貼りつけしてもよい。
シード層形成工程ST3は、溝形成工程ST2において溝Rが形成された絶縁層21aの露出面(表面211a)に金属のシード層Sを形成する工程である。シード層形成工程ST3では、コア基板10の表面10a側及び裏面10b側の双方の絶縁層21a上に導電性の金属により構成されたシード層Sをスパッタリングによって順次被膜する。これにより、図5に示すように、複数の溝Rの内部を含めて、コア基板10の表面10a側及び裏面10b側の双方の絶縁層21aの表面211a全体にシード層Sが被膜される。この際、図示しない貫通電極用の貫通孔の内面にもシード層Sが形成される。なお、シード層Sは、金属材料からなる半田材等をスクリーン印刷やインクジェット方式の印刷によって絶縁層21aの表面211aに形成としてもよい。
金属層形成工程ST4は、シード層Sに金属Mをめっき処理で電着させ、溝Rの内部に配線層21cとなる金属Mを充填し金属層MLを形成する工程である。金属層形成工程ST4では、溶液内でシード層Sを電極として、絶縁層21aの表面211a上のシード層S及び図示しない貫通孔の内面のシード層Sに導電性の金属Mを電着させ、図6に示すように、溝R内に金属Mを充填する。この際、図示しない貫通電極用の貫通孔内にも、金属Mが充填される。金属層形成工程ST4では、コア基板10の表面10a側及び裏面10b側の双方の絶縁層21aにめっき処理を順次、または同時に施す。これにより、図6に示すように、コア基板10の表面10a側及び裏面10b側の双方において、複数の溝Rの内部を含めて絶縁層21aの表面211aにシード層Sを介して金属Mが被覆される。すなわち、絶縁層21aの表面211aにシード層S及び金属Mからなる金属層MLが形成される。複数の溝R内の金属M及びシード層Sは、後の工程により、第1回路パターン層21の配線層21cとなる。
第一の除去工程ST5は、金属層MLを絶縁層21aの上端212a(溝R以外の部分における絶縁層21aの表面211a。図8参照。)に至らない位置までバイト切削して除去する工程である。第一の除去工程ST5では、図7に示すように、バイト切削装置30の金属製のピンチャック等から形成された保持面32aを有するチャックテーブル32に、コア基板10の表面10a及び裏面10bの一方側の絶縁層21a上に被覆された金属Mの表面を吸引保持する。そして、バイト切削装置30のバイトホイール33を回転させ、バイトホイール33とチャックテーブル32の保持面32aとを平行方向に相対移動させながら、バイト工具31によって金属層MLを切削する。本実施形態では、図8に示すように、バイト工具31によって金属Mのみを切削し、絶縁層21aの上端212a上に、シード層Sとわずかな金属Mとを残留させる。すなわち、バイト工具31によって絶縁層21aを切削しない。ただし、第一の除去工程ST5は、バイト工具31によって絶縁層21aを切削しなければ、絶縁層21aの上端212a上のシード層S及び金属Mを同時に切削してもよい。次に、コア基板10の表面10a及び裏面10bの他方側の絶縁層21a上に被覆された金属Mの表面をチャックテーブル32に吸引保持する。そして、一方側の絶縁層21a上の金属層MLをバイト工具31によって同様に切削する。なお、第一の除去工程ST5においても、チャックテーブル32に吸引保持される側の絶縁層21aに被覆された金属Mの表面に、粘着テープなどの保護部材を貼着してもよい。
第二の除去工程ST6は、第一の除去工程ST5の後に、CMP(Chemical Mechanical Po1ishing:化学的機械的研磨法)処理により絶縁層21aの上端212aを露出させて回路パターン21bを露出させるとともに、露出面(絶縁層21aの上端212a及び回路パターン21bの露出面211b。図10参照)を平坦化する工程である。第二の除去工程ST6では、図9に示すように、CMP装置60のポーラスセラミック等から形成された保持面61aを有するチャックテーブル61に、コア基板10の表面10a及び裏面10bの一方側の絶縁層21a上に被覆された金属Mの表面を吸引保持する。そして、図示しないスラリー供給手段から金属Mの表面にスラリーを供給しつつ、チャックテーブル61を回転させながら、研磨ホイール62を回転させ、研磨ホイール62の先端に取り付けられた研磨パッド63によって、他方側の絶縁層21a上の金属M、シード層S及び当該他方側の絶縁層21aの上端212aを研磨する。次に、コア基板10の表面10a及び裏面10bの他方側の絶縁層21a上に被覆された金属Mの表面をチャックテーブル61に吸引保持する。そして、一方側の絶縁層21a上の金属M、シード層S及び当該一方側の絶縁層21aの上端212aを研磨パッド63によって同様に研磨する。なお、第二の除去工程ST6においても、チャックテーブル61に吸引保持される側の絶縁層21aに被覆された金属Mの表面に、粘着テープなどの保護部材を貼着してもよい。
これにより、図10に示すように、絶縁層21aの上端212a上に残留した金属M及びシード層Sが除去され、絶縁層21aの上端212aが露出する。その結果、各溝Rの内部に残留した金属M及びシード層Sが絶縁層21aに埋め込まれた各回路パターン21bとなり、絶縁層21aの表面211aにおいて露出する。複数の回路パターン21bは、第1回路パターン層21における配線層21cを構成する。また、図示しない貫通電極用の貫通孔内に残留した金属M及びシード層Sが貫通電極用の回路パターンとなり、絶縁層21aの表面211aにおいて露出する。また、CMP処理を用いて、絶縁層21aの上端212a及び回路パターン21bの露出面211b(溝R内の金属Mの表面)を研磨パッド63によって研磨することで、絶縁層21aの上端212a及び回路パターン21bの露出面211bを平坦化する。その結果、図10に示すように、第1回路パターン層21の平坦化を図ることができる。
上記の手順で第1回路パターン層21を形成した後、再び絶縁層形成工程ST1から第二の除去工程ST6までの処理を繰り返し実施する。すなわち、第二の除去工程ST6の後、第1回路パターン層21の平坦化された回路パターン21b上、及び絶縁層21a上に、ABFを固定して絶縁層22aを形成する(絶縁層形成工程ST1)。次に、レーザー加工装置40を用いて絶縁層22a上に複数の溝Rを形成する(溝形成工程ST2)。そして、スパッタリング等により絶縁層22aに金属のシード層Sを形成し(シード層形成工程ST3)、シード層Sを電極として絶縁層22aに金属Mを電解めっき処理により被覆して、金属層MLを形成する(金属層形成工程ST4)。さらに、金属層MLを絶縁層22aの上端面に至らない位置までバイト切削して除去し(第一の除去工程ST5)、CMP処理により絶縁層22aの上端を露出させて回路パターン22bを露出させるとともに、露出面を平坦化する(第二の除去工程ST6)。これにより、第1回路パターン層21上に第2回路パターン層22を形成することができる。同様の手順により、第2回路パターン層22上に第3回路パターン層23を形成することができる。その結果、図1に示す回路パターン層20を有する配線基板1を形成することができる。また、第1回路パターン層21、第2回路パターン層22及び第3回路パターン層23の平坦化を図ることで、配線基板1全体の平坦化を図ることが可能となる。従って、インターポーザーとしての配線基板1に求められる平坦度を確保することができる。
また、図示しない貫通電極用の回路パターン同士を接続する場合を含め、各回路パターン層20間で回路パターン同士を電気的に接続する際には、図2に示す処理手順において、溝形成工程ST2で絶縁層に下層側の回路パターンが露出する位置まで達する溝Rを形成する。それにより、シード層形成工程ST3において下層側の回路パターンの露出面上にシード層Sが形成され、金属層形成工程T4において当該溝R内に金属Mが充填される。そして、第一の除去工程ST5及び第二の除去工程ST6により、下層側の回路パターンと接続された回路パターンを形成することができる。また、配線基板1の最外層では、回路パターンの中でも、いわゆる電極パッド部のみが表面において露出する。電極パッド部は、配線基板1と、配線基板1に搭載される半導体チップや配線基板1に接続される他の配線基板とを電気的に接続するための部分である。
以上説明したように、第1実施形態にかかる配線基板の製造方法は、絶縁層21aをバイト工具31によって切削することなく、回路パターン21bを絶縁層21aの表面211a上に露出させる。すなわち、絶縁層21aと共に金属M及び金属のシード層Sを切削することがない。これにより、バイト工具31によって絶縁層21aと共に金属M及び金属のシード層Sを切削することで、例えば回路パターン21bの露出面211bに金属Mが切削方向に延びた部分212b(図11参照)が形成されてしまったり、露出面211bが損傷してしまったりする等、露出面211bに荒れ(スメア)が発生することを良好に抑制することができる。従って、第1実施形態にかかる配線基板の製造方法によれば、配線基板1の回路パターン21bに荒れが発生することを抑制し、回路パターン21bを設計通りに形成することが可能となる。
また、第1実施形態にかかる配線基板の製造方法は、第二の除去工程ST5において、絶縁層21aの上端212a及び回路パターン21bの露出面211bを平坦化する。それにより、本実施形態のコア基板10のようにコア基板10自体が反っていたり、あるいは、コア基板10の表面10aまたは裏面10bに凹凸があったりしても、第1回路パターン層21の平坦化を図り、ひいては、配線基板1の平坦化を図ることができる。
また、第1実施形態にかかる配線基板の製造方法は、シリカフィラーを含むABFからなる絶縁層21aをバイト工具31によって切削しないことで、バイト工具31に摩耗やチッピングが発生することを抑制することができる。
第1実施形態にかかる配線基板の製造方法において、第二の除去工程ST6は、エッチングにより絶縁層21aの上端212aを露出させて回路パターン21bを露出させるとともに、露出面(絶縁層21aの上端212a及び回路パターン21bの露出面211b)を平坦化するものであってもよい。例えば、第二の除去工程ST6においてウェットエッチングを用いる場合には、第一の除去工程ST5の後、コア基板10を金属M、シード層S及び絶縁層21aを溶解可能な薬液(エッチング液)が充填された薬液槽に浸漬する。なお、ウェットエッチングは、金属M、シード層S及び絶縁層21aを溶解可能な薬液(エッチング液)をスピンコート等によってコア基板10に供給してもよい。
これにより、図10に示すように、絶縁層21aの上端212a上に残留した金属M及びシード層Sが除去され、絶縁層21aの上端212aが露出する。第一の除去工程ST5において、絶縁層21aの上端212a上にシード層S、及び、わずかな金属Mのみを残留させているため、ウェットエッチングによって、溝Rの内部以外から金属M及びシード層Sを容易に除去することができる。また、複数の溝Rの内部に残留した金属M及びシード層Sが絶縁層21aに埋め込まれた回路パターン21bとなり、絶縁層21aの表面211aにおいて露出する。すなわち、絶縁層21aをバイト工具31によって切削することなく、回路パターン21bを絶縁層21aの表面211a上に露出させることができる。その結果、バイト工具31によって絶縁層21aと共に金属M及び金属のシード層Sを切削することで、例えば回路パターン21bの露出面211bに金属Mが切削方向に延びた部分212b(図11参照)が形成されてしまったり、露出面211bが損傷してしまったりする等、露出面211bに荒れ(スメア)が発生することを良好に抑制することができる。従って、回路パターン21bを設計通りに形成することが可能となる。
また、ウェットエッチングに際しては、薬液(エッチング液)の種類やエッチングの処理時間を適宜選択、調整することにより、絶縁層21aの上端212a及び回路パターン21bの露出面211bをできる限り平坦化する。それにより、第1回路パターン層21の平坦化を図り、インターポーザーとしての配線基板1に求められる平坦度を確保することができる。なお、第二の除去工程ST6は、ドライエッチングにより絶縁層21aの上端212aを露出させて回路パターン21bを露出させるとともに、露出面211bを平坦化するものであってもよい。
[第2実施形態]
次に、本発明の第2実施形態にかかる配線基板の製造方法について説明する。第2実施形態にかかる配線基板の製造方法は、図2に示す第一の除去工程ST5及び第二の除去工程ST6の手法が異なることを除き、第1実施形態にかかる配線基板の製造方法と同様である。以下、第2実施形態の第一の除去工程ST5及び第二の除去工程ST6について、図面に基づいて説明し、第一の除去工程ST5及び第二の除去工程ST6以外の説明は省略する。図11は、第2実施形態にかかる配線基板の製造方法における第一の除去工程ST5を実施する様子を示す説明図であり、図12は、第2実施形態にかかる配線基板の製造方法における第二の除去工程ST6を実施する様子を示す説明図である。
第2実施形態において、第一の除去工程ST5は、金属層MLを絶縁層21aの上端212aまでバイト切削して除去する工程である。第2実施形態における第一の除去工程ST5では、図11に示すように、バイト切削装置30の金属製のピンチャック等から形成された保持面32aを有するチャックテーブル32に、コア基板10の表面10a及び裏面10bの一方側の絶縁層21a上に被覆された金属Mの表面を吸引保持する。そして、バイト切削装置30のバイトホイール33を回転させ、バイトホイール33とチャックテーブル32の保持面32aとを平行方向に相対移動させながら、バイト工具31によって絶縁層21aの表層部分を含めて金属M及びシード層Sを平坦に切削する。次に、コア基板10の表面10a及び裏面10bの他方側の絶縁層21a上に被覆された金属Mの表面をチャックテーブル32に吸引保持する。そして、一方側の絶縁層21a上の金属M及びシード層Sをバイト工具31によって同様に切削する。なお、第2実施形態における第一の除去工程ST5においても、チャックテーブル32に吸引保持される側の絶縁層21aに被覆された金属Mの表面に、粘着テープなどの保護部材を貼着してもよい。
これにより、絶縁層21aの上端212a上に残留した金属M及びシード層Sが除去され、絶縁層21aの上端212aが露出する。その結果、各溝Rの内部に残留した金属M及びシード層Sが絶縁層21aに埋め込まれた各回路パターン21bとなり、絶縁層21aの表面211aにおいて露出する。複数の回路パターン21bは、第1回路パターン層21における配線層21cを構成する。また、図示しない貫通電極用の貫通孔内に残留した金属M及びシード層Sが貫通電極用の回路パターンとなり、絶縁層21aの表面211aにおいて露出する。この際、バイト工具31によって、シリカフィラーを含むABFからなる絶縁層21aの表層部分と共に金属M及びシード層Sを切削することで、回路パターン21bの露出面211bに荒れ(スメア)が発生する。例えば、図11に示すように、回路パターン21bの露出面211bに金属Mが切削方向に延びた部分212bが形成されてしまったり、露出面211bが損傷してしまったりする。
第2実施形態において、第二の除去工程ST6は、第一の除去工程ST5の後に、CMP処理により回路パターン21bが露出した露出面(絶縁層21aの上端212a及び回路パターン21bの露出面211b)を平坦化する工程である。図12に示すように、第二の除去工程ST6では、CMP装置60のポーラスセラミック等から形成された保持面61aを有するチャックテーブル61に、コア基板10の表面10a及び裏面10bの一方側の絶縁層21aを吸引保持する。そして、図示しないスラリー供給手段から絶縁層21aにスラリーを供給しつつ、チャックテーブル61を回転させながら、研磨ホイール62を回転させ、研磨ホイール62の先端に取り付けられた研磨パッド63によって他方側の絶縁層21aの上端212a及び回路パターン21bの露出面211bを研磨して平坦化する。次に、コア基板10の表面10a及び裏面10bの他方側の絶縁層21aをチャックテーブル61に吸引保持する。そして、一方側の絶縁層21aの上端212a及び回路パターン21bの露出面211bを研磨パッド63によって同様に研磨して平坦化する。これにより、回路パターン21bの露出面に発生した荒れ(スメア)を除去することができる。また、絶縁層21aの上端212a及び回路パターン21bの露出面211bを平坦にすることで、第1回路パターン層21の平坦化を図ることができる。なお、第2実施形態における第二の除去工程ST6においても、チャックテーブル61に吸引保持される側の絶縁層21aに、粘着テープなどの保護部材を貼着してもよい。
第2実施形態においても、上記の手順で第1回路パターン層21を形成した後、再び絶縁層形成工程ST1から第二の除去工程ST6までの処理を繰り返し実施することにより、第1回路パターン層21上に第2回路パターン層22を形成することができる。また、同様の手順により、第2回路パターン層22上に第3回路パターン層23を形成することができる。その結果、図1に示す回路パターン層20を有する配線基板1を形成することができる。また、第1回路パターン層21、第2回路パターン層22及び第3回路パターン層23の平坦化を図ることで、配線基板1全体の平坦化を図ることが可能となる。
以上説明したように、第2実施形態にかかる配線基板の製造方法は、シリカフィラーを含むABFからなる絶縁層21aの表層部分と共に金属M及びシード層Sをバイト切削したことで、回路パターン21bの露出面211bに発生した荒れ(スメア)を、第二の除去工程ST6において除去することができる。従って、第2実施形態にかかる配線基板の製造方法によれば、回路パターン21bに荒れが発生することを抑制し、回路パターン21bを設計通りに形成することが可能となる。
また、第2実施形態にかかる配線基板の製造方法は、第二の除去工程ST5において、絶縁層21aの上端212a及び回路パターン21bの露出面211bを平坦化する。それにより、本実施形態のコア基板10のようにコア基板10自体が反っていたり、あるいは、コア基板10の表面10aまたは裏面10bに凹凸があったりしても、第1回路パターン層21の平坦化を図ることが可能となる。
第2実施形態において、第二の除去工程ST6は、第一の除去工程ST5の後に、エッチングにより回路パターン21bが露出した露出面(絶縁層21aの上端212a及び回路パターン21bの露出面211b)を平坦化するものであってもよい。例えば、第二の除去工程ST6としてウェットエッチングを用いる場合には、第一の除去工程ST5の後、コア基板10を金属M、シード層S及び絶縁層21aを溶解可能な薬液(エッチング液)が充填された薬液槽に浸漬する。なお、ウェットエッチングは、金属M、シード層S及び絶縁層21aを溶解可能な薬液(エッチング液)をスピンコート等によってコア基板10に供給してもよい。それにより、回路パターン21bの露出面211bを薬液によって平坦化し、露出面211bに発生した荒れ(スメア)を除去することができる。従って、回路パターン21bに荒れが発生することを抑制し、回路パターン21bを設計通りに形成することが可能となる。
また、ウェットエッチングに際しては、薬液(エッチング液)の種類やエッチングの処理時間を適宜選択、調整することにより、絶縁層21aの上端212a及び回路パターン21bの露出面211bをできる限り平坦化する。それにより、第1回路パターン層21の平坦化を図り、インターポーザーとしての配線基板1に求められる平坦度を確保することができる。なお、第2実施形態の第二の除去工程ST6は、ドライエッチングにより回路パターン21bが露出した露出面を平坦化するものであってもよい。
第1実施形態及び第2実施形態にかかる配線基板の製造方法では、コア基板10の表面10a及び裏面10bの双方に回路パターン層20を形成するものとしたが、本発明は、コア基板10の何れか一方の面にのみ回路パターン層20を形成するものにも適用することができる。
また、第1実施形態及び第2実施形態にかかる配線基板の製造方法は、第二の除去工程ST6の後、平坦化された回路パターン上に絶縁層を形成する絶縁層形成工程ST1と、溝形成工程ST2と、シード層形成工程ST3と、金属層形成工程ST4と、第一の除去工程ST5と、第二の除去工程ST6と、を繰り返し回路パターンを積層する。すなわち、図2に示す処理手順を繰り返し実施することにより、第1回路パターン層21上に第2回路パターン層22を積層して形成し、第2回路パターン層22上に第3回路パターン層23を積層して形成する。これにより、第1回路パターン層21の回路パターン21bのみならず、第2回路パターン層22の回路パターン22b、第3回路パターン層23の回路パターン23bに荒れが発生することを抑制し、すべての回路パターン21b、22b、23bを設計通りに形成することができる。
また、各層の平坦化を図りながら、第1回路パターン層21、第2回路パターン層22、及び第3回路パターン層23を積層することで、各層を積層するごとに平坦度が低下してしまうことを良好に抑制することができる。従って、最外層に位置する第3回路パターン層23の平坦度をより良好に確保して、配線基板1の電極と配線基板1に搭載される部品の電極との接続をより良好に行うことが可能となる。また、各回路パターン21b、22b、23bの表面を平坦化することにより、各回路パターン21b、22b、23bの層間距離(電極高さ)を一定とすることができる。この結果、各回路パターン21b、22b、23bにおける抵抗や通信速度の値を一定にすることが可能となる。
また、第1実施形態及び第2実施形態にかかる配線基板の製造方法において、絶縁層形成工程ST1を実施した後、溝形成工程ST2を実施する前に、絶縁層21aの表面211aをバイト工具31または研削砥石51によって削り平坦化する平坦化工程を実施してもよい。図13及び図14は、平坦化工程を実施する様子を示す説明図である。図15は、平坦化工程により絶縁層21aが平坦化されたコア基板10を示す説明図である。
平坦化工程では、図13に示すように、バイト切削装置30の金属製のピンチャック等から形成された保持面32aを有するチャックテーブル32に、コア基板10の表面10a及び裏面10bの一方側の絶縁層21aを吸引保持させる。そして、バイト切削装置30のバイトホイール33を回転させ、バイトホイール33とチャックテーブル32の保持面32aとを平行方向に相対移動させながら、バイト工具31によって絶縁層21aの表面211aを切削して平坦化する。次に、コア基板10の表面10a及び裏面10bの他方側の絶縁層21aをチャックテーブル32に吸引保持し、一方側の絶縁層21aの表面211aをバイト工具31によって同様に切削して平坦化する。なお、チャックテーブル32に吸引保持される側の絶縁層21aに粘着テープなどの保護部材を貼着してもよい。
これにより、図15に示すように、溝形成工程ST2以降の工程を実施する前に、コア基板10の表面10a側及び裏面10b側の双方の絶縁層21aの表面211aを予め平坦に形成しておくことができる。その結果、コア基板10自体が反っていたり、コア基板10の表面10a及び裏面10bに凹凸があったりしても、後に第1回路パターン層21となる絶縁層21aの表面10a及び裏面10bを平坦にすることができる。従って、配線基板1をより平坦とすることが可能となる。
図13に示す例では、絶縁層21aの表面211aをバイト切削装置30のバイト工具31で削り平坦化したが、平坦化工程は、図14に示すように、絶縁層21aの表面211aを研削装置50の研削砥石51で削り平坦化してもよい。絶縁層21aの表面211aを研削装置50の研削砥石51で削り平坦化する場合には、研削装置50の保持面52aを有するチャックテーブル52に絶縁層21aを吸引保持し、研削装置50の研削砥石51を絶縁層21aに接触させた状態でチャックテーブル52を回転させながら、研削ホイール53を回転させ、研削砥石51によって絶縁層21aの表面211aを切削して平坦化する。なお、チャックテーブル52に吸引保持される側の絶縁層21aに粘着テープなどの保護部材を貼着してもよい。これにより、図15に示すように、溝形成工程ST2以降の工程を実施する前に、コア基板10の表面10a側及び裏面10b側の双方の絶縁層21aの表面211aを予め平坦に形成しておくことができる。なお、図13または図14に示す平坦化工程は、第2回路パターン層22及び第3回路パターン層23の形成に際しても、絶縁層形成工程ST1の後、溝形成工程ST2を実施する前に実施してもよい。
1 配線基板
10 コア基板
10a 表面
10b 裏面
20 回路パターン層(再配線層)
21 第1回路パターン層
21a、22a、23a 絶縁層
21b、22b、23b 回路パターン
21c、22c、23c 配線層
22 第2回路パターン層
23 第3回路パターン層
30 バイト切削装置
31 バイト工具
32、41、52、61 チャックテーブル
32a、41a、52a、61a 保持面
33 バイトホイール
40 レーザー加工装置
42 レーザー光線照射部
50 研削装置
51 研削砥石
60 CMP装置
62 研磨ホイール
63 研磨パッド
L レーザー光線
M 金属
ML 金属層
R 溝
S シード層

Claims (4)

  1. 表面に再配線層を含む配線基板の製造方法であって、
    コア基板に絶縁層を形成する絶縁層形成工程と、
    該絶縁層に配線層となる溝を形成する溝形成工程と、
    該溝形成工程において該溝が形成された該絶縁層の露出面に金属のシード層を形成するシード層形成工程と、
    該シード層に配線層となる金属をめっき処理で電着させ該溝に金属を充填し金属層を形成する金属層形成工程と、
    該金属層を該絶縁層の上端に至らない位置までバイト切削して除去する第一の除去工程と、
    該第一の除去工程の後に、エッチング又はCMP処理により該絶縁層の上端を露出させて回路パターンを露出させるとともに露出面を平坦化する第二の除去工程と、を含む配線基板の製造方法。
  2. 表面に再配線層を含む配線基板の製造方法であって、
    コア基板に絶縁層を形成する絶縁層形成工程と、
    該絶縁層に配線層となる溝を形成する溝形成工程と、
    該溝形成工程において該溝が形成された該絶縁層の露出面に金属のシード層を形成するシード層形成工程と、
    該シード層に配線層となる金属をめっき処理で電着させ該溝に金属を充填し金属層を形成する金属層形成工程と、
    該金属層を該絶縁層の上端までバイト切削して除去する第一の除去工程と、
    該第一の除去工程の後に、エッチング又はCMP処理により回路パターンが露出した露出面を平坦化する第二の除去工程と、を含む配線基板の製造方法。
  3. 該コア基板の表裏面に前記請求項1または2の方法により回路パターンを形成する配線基板の製造方法。
  4. 前記第二の除去工程の後、前記平坦化された回路パターン上に絶縁層を形成する絶縁層形成工程と、前記溝形成工程と、前記シード層形成工程と、前記金属層形成工程と、前記第一の除去工程と、前記第二の除去工程と、を繰り返し回路パターンを積層する請求項1から3のいずれか一項に記載の配線基板の製造方法。
JP2016200273A 2016-10-11 2016-10-11 配線基板の製造方法 Active JP6783614B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016200273A JP6783614B2 (ja) 2016-10-11 2016-10-11 配線基板の製造方法
TW106131121A TWI722241B (zh) 2016-10-11 2017-09-12 配線基板的製造方法
KR1020170128061A KR20180040091A (ko) 2016-10-11 2017-09-29 배선 기판의 제조 방법
CN201710928667.1A CN107920424B (zh) 2016-10-11 2017-10-09 布线基板的制造方法
US15/727,843 US10874021B2 (en) 2016-10-11 2017-10-09 Manufacturing method for wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016200273A JP6783614B2 (ja) 2016-10-11 2016-10-11 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018064001A JP2018064001A (ja) 2018-04-19
JP6783614B2 true JP6783614B2 (ja) 2020-11-11

Family

ID=61830442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016200273A Active JP6783614B2 (ja) 2016-10-11 2016-10-11 配線基板の製造方法

Country Status (5)

Country Link
US (1) US10874021B2 (ja)
JP (1) JP6783614B2 (ja)
KR (1) KR20180040091A (ja)
CN (1) CN107920424B (ja)
TW (1) TWI722241B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020188923A1 (ja) * 2019-03-15 2020-09-24 京セラ株式会社 配線基板およびその製造方法
JP7306337B2 (ja) * 2020-06-25 2023-07-11 トヨタ自動車株式会社 配線基板の製造方法
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
CN112105143A (zh) * 2020-10-15 2020-12-18 河南博美通电子科技有限公司 一种铝箔代替高分子柔性膜的柔性电路板结构及制备工艺
TWI835219B (zh) * 2022-07-25 2024-03-11 陳旭東 減成法細線路電路板製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
JP2748895B2 (ja) * 1995-08-11 1998-05-13 日本電気株式会社 印刷配線板の製造方法
JPH1098268A (ja) * 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd 柱状導体のめっき方法及びそれにより得られる多層プリント配線板
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
JP4300687B2 (ja) 1999-10-28 2009-07-22 味の素株式会社 接着フィルムを用いた多層プリント配線板の製造法
JP2005026313A (ja) * 2003-06-30 2005-01-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7371685B2 (en) * 2004-03-03 2008-05-13 Intel Corporation Low stress barrier layer removal
JP4515177B2 (ja) * 2004-07-13 2010-07-28 新光電気工業株式会社 配線形成方法
JP2007324399A (ja) * 2006-06-01 2007-12-13 Fujikura Ltd 配線基板の製造方法
JP2008307646A (ja) * 2007-06-15 2008-12-25 Disco Abrasive Syst Ltd 切削装置
JP5461913B2 (ja) * 2009-07-31 2014-04-02 日本特殊陶業株式会社 多層セラミック基板の製造方法
TWI399136B (zh) * 2009-11-17 2013-06-11 Unimicron Technology Corp 線路板及其製程
WO2012005524A2 (en) * 2010-07-08 2012-01-12 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
US20130048342A1 (en) * 2011-08-23 2013-02-28 Tyco Electronics Corporation Circuit board
JP2013080823A (ja) 2011-10-04 2013-05-02 Ibiden Co Ltd プリント配線板及びその製造方法
JP6383152B2 (ja) * 2014-01-10 2018-08-29 平田機工株式会社 移載方法、保持装置及び移載システム
CN103945644B (zh) * 2014-05-13 2016-08-31 邢台市海纳电子科技有限责任公司 齐平线路板及其制作方法
JP6510884B2 (ja) * 2015-05-19 2019-05-08 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置

Also Published As

Publication number Publication date
TW201826895A (zh) 2018-07-16
TWI722241B (zh) 2021-03-21
CN107920424A (zh) 2018-04-17
US10874021B2 (en) 2020-12-22
JP2018064001A (ja) 2018-04-19
CN107920424B (zh) 2022-03-04
US20180103547A1 (en) 2018-04-12
KR20180040091A (ko) 2018-04-19

Similar Documents

Publication Publication Date Title
JP6783614B2 (ja) 配線基板の製造方法
JP6427817B2 (ja) 印刷回路基板及びその製造方法
KR100687126B1 (ko) 반도체 장치 및 그 제조 방법
US9247644B2 (en) Wiring board and method for manufacturing the same
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
JP6779087B2 (ja) 配線基板の製造方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US20150014020A1 (en) Wiring substrate and method for manufacturing the same
US20140301058A1 (en) Wiring substrate and semiconductor device
US20150319842A1 (en) Circuit board and method for manufacturing the same
US10690716B2 (en) Multilayer wiring board for inspection of electronic components
JP2015146346A (ja) 多層配線板
JP2016201424A (ja) プリント配線板およびその製造方法
WO2000035260A1 (fr) Procede de fabrication d'un substrat ceramique
JP2013051397A (ja) 配線基板の製造方法
JP2005353837A (ja) 半導体装置及びその製造方法
JP6779088B2 (ja) 配線基板の製造方法
JP2020107860A (ja) 配線基板及びその製造方法
US9837342B2 (en) Multilayer wiring board and method for manufacturing same
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR20060070930A (ko) 패키지 기판의 제조 방법
JP2013135038A (ja) 半導体装置の製造方法
JP6847761B2 (ja) 配線基板の製造方法
US20150230340A1 (en) Embedded board and method of manufacturing the same
JP2021158308A (ja) 配線基板、配線基板モジュール、及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201022

R150 Certificate of patent or registration of utility model

Ref document number: 6783614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250