TWI835219B - 減成法細線路電路板製造方法 - Google Patents
減成法細線路電路板製造方法 Download PDFInfo
- Publication number
- TWI835219B TWI835219B TW111127851A TW111127851A TWI835219B TW I835219 B TWI835219 B TW I835219B TW 111127851 A TW111127851 A TW 111127851A TW 111127851 A TW111127851 A TW 111127851A TW I835219 B TWI835219 B TW I835219B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- circuit
- layer
- resist film
- circuit substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 140
- 229910052751 metal Inorganic materials 0.000 claims abstract description 140
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000001039 wet etching Methods 0.000 claims abstract description 22
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 238000009713 electroplating Methods 0.000 claims description 26
- 239000011888 foil Substances 0.000 claims description 24
- 238000010329 laser etching Methods 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本發明提供一種減成法細線路電路板製造方法,步驟包含在一線路基板的一表面上的金屬層上設置阻劑薄膜,並進行乾式蝕刻程序,以蝕刻貫穿該阻劑薄膜且在該金屬層中形成一線路圖案凹槽,該線路圖案凹槽的深度小於該第一金屬層的厚度;再進一步進行溼式蝕刻程序,由該第一金屬層的線路圖案凹槽中再蝕刻金屬層以貫穿金屬層,以在金屬層中形成線路,最後移除該阻劑薄膜。透過先利用乾式蝕刻再金屬層中形成線路圖案凹槽,降低溼式蝕刻所要移除的金屬層厚度,從而降低溼式蝕刻程序產生的側蝕程度,提升線路品質。
Description
一種電路板製造方法,尤指一種減成法細線路電路板製造方法。
現有的電路板製作方法中,主要係以微影配合蝕刻的製程在線路基板上的金屬層中形成所設計的線路圖案。微影蝕刻的步驟主要係先在線路基板上的金屬層上設置一光阻層,在該光阻層上方設置一圖案化遮罩後進行曝光以形成圖案化光阻層,然後對該線路基板進行蝕刻以移除沒有被圖案化光阻層覆蓋的部份的金屬層,最後移除該圖案化光阻層,完成該線路基板上的線路圖形。
其中,在蝕刻移除沒有被圖案化光阻層覆蓋的部份金屬層的步驟中,是將線路基板連同其上的金屬層及圖案化光阻層浸入蝕刻溶液,使得該蝕刻溶液侵蝕沒有被圖案化光阻層覆蓋的部份金屬層,直到侵蝕至線路基板表面,完成金屬層中的線路。
然而,該蝕刻溶液並非僅會向下侵蝕金屬層,同時也會在金屬層中產生側向的侵蝕,導致圖案化光阻層正下方原本應完整保留的線路圖形的底部向內凹陷,從而導致線路圖形結構的不穩固。此外,針對近年線路板微小化的需求,線路圖形設計的線徑寬度及間距寬度越來越小且窄,蝕刻溶液對線路圖形的側向侵蝕更容易影響線路圖形與線路基板的連接穩定性以及電路板成品的通訊品質。也就是說,蝕刻溶液的側蝕現象也限制線路板線路微小化及精密化的發展,故現有技術的線路板製造方法勢必須進一步改善。
有鑑於現在的電路板製造方法在蝕刻線路圖案時會產生側蝕現象,從而導致線路結構不穩固且限制細線路的發展,本發明提供一種減成法細線路電路板製造方法,包含以下步驟:準備一線路基板,該線路基板的一第一表面上具有一第一金屬層;在該第一金屬層上設置一阻劑薄膜;進行一乾式蝕刻程序,由該阻劑薄膜的表面往該第一表面進蝕刻,形成對應一線路圖案的槽道,該槽道貫穿該阻劑薄膜,且在該第一金屬層中形成一線路圖案凹槽,該線路圖案凹槽的深度小於該第一金屬層的厚度;進行一溼式蝕刻程序,由該第一金屬層的線路圖案凹槽再蝕刻該第一金屬層以貫穿該第一金屬層,以在該第一金屬層中形成一線路;移除該阻劑薄膜。
在本發明中,當要在線路基板上的第一金屬層上形成線路時,是先在該第一金屬層上設置一阻劑薄膜後,以乾式蝕刻例如雷射、離子強化電漿蝕刻等蝕刻程序先對阻劑薄膜及第一金屬層進行蝕刻,在第一金屬層中形成線路圖案凹槽。接著才進行溼式蝕刻,在第一金屬層的凹槽中繼續蝕刻直到貫穿該第一金屬層,金屬層完成該第一金屬層中的線路。
本發明將用於形成線路層的蝕刻程序分為二個階段,第一階段為乾式蝕刻,第二階段為溼式蝕刻。該乾式蝕刻除了貫穿該阻劑薄膜形成圖案化的阻劑薄膜外,也同時在第一金屬層中形成線路圖案凹槽,降低下一階段溼式蝕刻所需移除的第一金屬層的厚度。如此一來,相較先前技術中直接以溼式蝕刻移除未被光阻層覆蓋的整層金屬層,本發明中當進行溼式蝕刻時,由於所須移除的第一金屬層的厚度減少,以溼式蝕刻移除的金屬層的厚度減少,故溼
式蝕刻程序中對阻劑薄膜下方的第一金屬層產生的側蝕幅度也會降低,從而避免過度側蝕產生導致成品的線路結構不穩固的問題。
此外,相較以曝光顯影程序產生具有線路圖案的圖案化光阻層並直接對線路金屬層進行溼式蝕刻,乾式蝕刻如雷射蝕刻具有更高的指定蝕刻深度及指定蝕刻路徑的精密度,能夠高效率地形成符合細線路規格所要求的20μm甚至以下的線路寬度及間距的圖案化凹槽,配合前述本發明能夠有效降低側蝕幅度的功效,能解決電路板細線路更容易受溼式蝕刻側蝕影響之問題。更進一步而言,相較直接以雷射蝕刻技術穿透該金屬層完成線路分離,亦避免雷射的高溫在線路基板及金屬層的連接處產生接面分離的問題。
綜上所述,本發明的減成法細線路電路板製造法能用以製做線路寬度及間距更窄的細線路電路板,並確保其線路品質。
10:線路基板
11:第一表面
12:第二表面
100:通孔
101:內壁
20:第一金屬層
200:線路圖案凹槽
30:阻劑薄膜
301:槽道
40:第二金屬層
400:線路圖案凹槽
21,41:金屬箔層
50:電鍍層
圖1A至1E係本發明減成法細線路電路板製造法的製作流程剖面示意圖。
圖2A至2G係本發明減成法細線路電路板製造法的製作流程剖面示意圖。
請參閱圖1A至圖1E所示,本發明的減成法細線路電路板製造方法,主要包含以下步驟。
如圖1A所示,準備一線路基板10,該線路基板10的一第一表面11上具有一第一金屬層20。
如圖1B所示,在該第一金屬層20上設置一阻劑薄膜30;
如圖1C所示,進行一乾式蝕刻程序,從該阻劑薄膜30的表面往該線路基板10的方向進行蝕刻,以形成對應於線路圖案的槽道301,隨著乾式
蝕刻的進行,所述槽道貫穿該阻劑薄膜30,且在該第一金屬層20中形成一線路圖案凹槽200,該乾式蝕刻程序完成時,該線路圖案凹槽200的深度d1小於該第一金屬層20的厚度D1。
如圖1D所示,進行一溼式蝕刻程序,由該第一金屬層20中的線路圖案凹槽200再蝕刻該第一金屬層20以貫穿該第一金屬層20。
如圖1E所示,移除該阻劑薄膜30。該阻劑薄膜30例如是以針對該阻劑薄膜30材料的另一蝕刻程序移除。
較佳的,該乾式蝕刻程序係一通過電腦控制的指定深度的雷射蝕刻程序,且通過電腦除了控制雷射蝕刻深度,同時可指定雷射蝕刻所形成之線路圖案凹槽200的圖形,也就是第一金屬層20中應該被移除之對應區域。其中,該雷射蝕刻的深度除了貫穿該阻劑薄膜30,還須在第一線路層金屬20中形成線路圖案凹槽200。由於該第一金屬層20的厚度D1及該阻劑薄膜30的厚度D2在設置時為已知的,故雷射蝕刻的設定蝕刻深度d2大於該阻劑薄膜30的厚度,且小於該阻劑薄膜30的厚度D2與第一金屬層20的厚度D1總和。也就是說,該雷射蝕刻的深度d2只要不貫穿該第一金屬層20即可。較佳的,該雷射蝕刻程序例如為使用紫外光雷射、綠光雷射、奈秒雷射或飛秒雷射技術。
舉例而言,請一併參考圖1C所示,假設該第一金屬層的厚度為D1=6μm,該阻劑薄膜30的厚度為D2=1μm,可設定該雷射蝕刻的深度為d2=5μm。如此一來,該線路圖案凹槽200下剩餘的第一金屬層20的厚度為2μm,也就是說,在進行溼式蝕刻時,僅須設定蝕刻深度為2μm,即完成第一金屬層中的線路。
在本舉例中,若在完成圖案化光阻層的設置後,應用如先前技術所述直接以溼式蝕刻進行相同規格的金屬層的蝕刻,須溼式蝕刻6μm的金屬層,在過程中均會持續產生側蝕。相較之下,而本發明降低了溼式蝕刻程序所
須移除的金屬層厚度(僅如前所述2μm),故能夠大幅降低溼式蝕刻程序中會產生的側蝕程度。
請參閱圖2A至2C所示,在一第一實施例中,本發明的減成法細線路電路板製作方法亦可應用在雙面線路電路板之製做流程。在本實施例中,該線路基板10還具有與該第一表面11相對的一第二表面12,該第二表面12上具有一第二金屬層40,且在前述準備該線路基板10的步驟中,還進一步包含以下子步驟:
如圖2A所示,提供該線路基板10,該線路基板10的該第一表面11及該第二表面12分別設置有一金屬箔層21、41。該等金屬箔層21、41例如為預先設置於該線路基板10的第一表面11及第二表面12上的銅箔層,厚度較佳為3~5μm。
如圖2B所示,進行鑽孔程序,形成貫穿該線路基板10及該二金屬箔層21、41的至少一通孔100。
如圖2C所示,進行鍍金屬程序,在該線路基板10的第一表面11的金屬箔層21及第二表面12的金屬箔層41上及該至少一通孔100的一內壁101上形成一電鍍層50。在本實施例中,該第一表面11上的金屬箔層21及電鍍層50之結合可視為前述的該第一金屬層20,而該第二表面12上的金屬箔層41及電鍍層50之結合可視為前述的該第二金屬層40,該電鍍層50的厚度較佳為3~5μm。較佳的,該等金屬箔層21、41及該電鍍層50為相同的金屬材料,例如銅。
圖2A至圖2C中所示的步驟係完成雙面電路板的線路基板10中導電通孔100的設置。接下來請參閱圖2D至2F中完成線路基板10的第一表面11及第二表面12上的線路形成。
如圖2D所示,在本實施例中,當在該線路基板10的第一金屬層20表面,即該第一表面上11的電鍍層50表面設置該阻劑薄膜30時,同時在該第
二金屬層40表面,即該第二表面上12的電鍍層50表面及該至少一通孔100中的一內壁101的電鍍層50上設置該阻劑薄膜30。該阻劑薄膜30例如是以電鍍、化學鍍的方式設置。
較佳的,該阻劑薄膜30與該等金屬箔層21、41及該電鍍層50為不相同之金屬材料。舉例而言,該金屬箔層21、41及該電鍍層50為銅金屬,該阻劑薄膜30為錫、鎳...等金屬或其合金,惟本發明不限於此。由於在溼式蝕刻程序中,係將線路基板10連同其上的第一金屬層20浸入蝕刻溶液中,該蝕刻容易係侵蝕特定種類金屬,例如做為第一金屬層20的銅金屬。為達到阻止特定區域受侵蝕之目的,該阻劑薄膜30與該等金屬箔層21、41及該電鍍層50為不同材料。
如圖2E所示,在本實施例中,在進行乾式蝕刻程序的步驟時,除了蝕刻貫穿在第一金屬層20上的阻劑薄膜30且在第一金屬層20中形成線路圖案凹槽200,還進一步由線路基板10的第二表面上的阻劑薄膜30進行乾式蝕刻,以形成貫穿阻劑薄膜30的槽道301並且在該第二金屬層40中形成線路圖案凹槽400。其中,在該第一表面11或該第二表面12上,該等線路圖案凹槽200、400可以貫穿該電鍍層50或者不貫穿該電鍍層50,但此時該線路圖案凹槽200、400不貫穿該金屬箔層21、41。
如圖2F所示,在本實施例中,在進行該溼式蝕刻程序的步驟中,除了在第一金屬層20的線路圖案凹槽200中蝕刻外,還進一步由該第二金屬層40的線路圖案凹槽400中蝕刻該第二金屬層40以貫穿該第二金屬層40,在該第二金屬層40中形成線路,且該第一金屬層20中的線路通過該至少一通孔100的內壁101上的電鍍層50電性連接第二金屬層40中的線路。
最後,如圖2G所示,移除該阻劑薄膜30。
在如圖2E所示的前一步驟中,若該等圖案化凹槽200、400已貫穿該電鍍層50,該溼式蝕刻程序則繼續蝕刻至貫穿該金屬箔層21、41;若該圖案化凹槽200、400未貫穿該電鍍層50,該溼式蝕刻程序會先貫穿該電鍍層50,再繼續蝕刻至貫穿該金屬箔層21、41。
須說明的是,該第二金屬層40的金屬箔層41、電鍍層50,及圖案化凹槽400的特性與第一金屬層20的金屬箔層41、電鍍層50及圖案化凹槽200的特性相同,故在此不重複贅述。
較佳的,該線路基板10例如為硬式線路基板、軟式線路基板或軟硬複合線路基板。此外,該線路基板10亦可為已包含複合線路結構的多層線路板,包含複數已壓合的介電層、線路層等。
以上所述僅是本發明的實施例而已,並非對本發明做任何形式上的限制,雖然本發明已以實施例揭露如上,然而並非用以限定本發明,任何熟悉本專業的技術人員,在不脫離本發明技術方案的範圍內,當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施例,但凡是未脫離本發明技術方案的內容,依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾,均仍屬於本發明技術方案的範圍內。
10:線路基板
11:第一表面
20:第一金屬層
200:線路圖案凹槽
30:阻劑薄膜
301:槽道
Claims (8)
- 一種減成法細線路電路板製造方法,包含以下步驟:準備一線路基板,該線路基板的一第一表面上具有一第一金屬層;在該第一金屬層上設置一阻劑薄膜;進行一乾式蝕刻程序,由該阻劑薄膜的表面往該第一表面進行蝕刻,形成對應一線路圖案的槽道,該槽道貫穿該阻劑薄膜,且在該第一金屬層中形成一線路圖案凹槽,該線路圖案凹槽的深度小於該第一金屬層的厚度;進行一溼式蝕刻程序,由該第一金屬層的線路圖案凹槽中再蝕刻該第一金屬層以貫穿該第一金屬層,以在該第一金屬層中形成一線路;移除該阻劑薄膜;其中,該線路基板在相對該第一表面的一第二表面上具有一第二金屬層,且「準備該線路基板」的步驟中,包含以下子步驟:提供該線路基板,該線路基板的該第一表面及該第二表面分別設置有一金屬箔層;進行鑽孔程序,形成貫穿該線路基板及該二金屬箔層的至少一通孔;進行鍍金屬程序,在該線路基板的第一表面的金屬箔層及第二表面的金屬箔層上及該至少一通孔的一內壁上形成一電鍍層;其中,該第一表面上的金屬箔層及電鍍層之結合為該第一金屬層,而該第二表面上的金屬箔層及電鍍層之結合為該第二金屬層。
- 如請求項1所述的減成法細線路電路板製造方法,其中,該乾式蝕刻程序是一雷射蝕刻程序。
- 如請求項1所述的減成法細線路電路板製造方法,其中,在「在該第一金屬層上設置一阻劑薄膜」的步驟中,同時在該第二金屬層的表面及該至少一通孔中的一內壁上設置該阻劑薄膜; 在「進行該乾式蝕刻程序」的步驟中,還包含由該線路基板的第二表面上的阻劑薄膜進行乾式蝕刻程序,以形成對應另一線路圖案的一槽道,該槽道貫穿該第二金屬層上的阻劑薄膜,且該第二金屬層中形成另一線路圖案凹槽,該第二金屬層中的線路圖案凹槽的深度小於該第二金屬層的厚度;在「進行該溼式蝕刻程序」的步驟中,還包含由該第二金屬層的線路圖案凹槽中再蝕刻該第二金屬層以貫穿該第二金屬層,以在該第二金屬層中形成一線路;其中,該第一金屬層中的線路通過該至少一通孔的內壁的電鍍層電性連接該第二金屬層中的線路。
- 如請求項3所述的減成法細線路電路板製造方法,其中,在「進行該乾式蝕刻程序」的步驟中,當在該第一金屬層中形成線路圖案凹槽,且在該第二金屬層中形成線路圖案凹槽時,該線路基板的第一表面或該第二表面上的線路圖案凹槽貫穿或不貫穿該電鍍層。
- 如請求項1所述的減成法細線路電路板製造方法,其中,該阻劑薄膜與該等金屬箔層及該電鍍層為不同金屬材料。
- 如請求項1所述的減成法細線路電路板製造方法,其中,該線路基板係包含一複合線路結構的多層線路基板。
- 如請求項1所述的減成法細線路電路板製造方法,其中,該線路基板為硬式線路基板、軟式線路基板或軟硬複合線路基板。
- 如請求項2所述的減成法細線路電路板製造方法,其中,該乾式蝕刻程序的一設定蝕刻深度大於該阻劑薄膜的厚度,且小於該阻劑薄膜的厚度與第一金屬層的厚度總和。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111127851A TWI835219B (zh) | 2022-07-25 | 2022-07-25 | 減成法細線路電路板製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111127851A TWI835219B (zh) | 2022-07-25 | 2022-07-25 | 減成法細線路電路板製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202406422A TW202406422A (zh) | 2024-02-01 |
TWI835219B true TWI835219B (zh) | 2024-03-11 |
Family
ID=90822979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111127851A TWI835219B (zh) | 2022-07-25 | 2022-07-25 | 減成法細線路電路板製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI835219B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018101765A (ja) * | 2016-12-22 | 2018-06-28 | 株式会社Nsc | パワーモジュール基板およびその生産方法 |
TW201826895A (zh) * | 2016-10-11 | 2018-07-16 | 日商迪思科股份有限公司 | 配線基板的製造方法 |
-
2022
- 2022-07-25 TW TW111127851A patent/TWI835219B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201826895A (zh) * | 2016-10-11 | 2018-07-16 | 日商迪思科股份有限公司 | 配線基板的製造方法 |
JP2018101765A (ja) * | 2016-12-22 | 2018-06-28 | 株式会社Nsc | パワーモジュール基板およびその生産方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202406422A (zh) | 2024-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11509990A (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
US9301405B1 (en) | Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole | |
JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
TWI835219B (zh) | 減成法細線路電路板製造方法 | |
US10383226B2 (en) | Multi-layer circuit structure and manufacturing method thereof | |
KR100642741B1 (ko) | 양면 배선기판의 제조방법 | |
US6555016B2 (en) | Method of making multilayer substrate | |
US20240107680A1 (en) | Subtractive method for manufacturing circuit board with fine interconnect | |
TWI691243B (zh) | 印刷電路板的製造方法 | |
TWI605741B (zh) | 線路板及其製作方法 | |
JP7461437B1 (ja) | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 | |
TWI815596B (zh) | 加成法細線路電路板製造方法 | |
TWM590843U (zh) | 具有層間導孔的線路結構 | |
KR20240054705A (ko) | 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법 | |
CN115348741A (zh) | 减成法细线路电路板制造方法 | |
TW201831067A (zh) | 線路板的製作方法 | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
KR100576652B1 (ko) | 양면 배선기판의 제조방법 | |
US11637060B2 (en) | Wiring board and method of manufacturing the same | |
TWI607678B (zh) | 中介層結構及其製作方法 | |
TWI792566B (zh) | 電路板的製作方法 | |
TW201446099A (zh) | 電路板製作方法 | |
KR100813441B1 (ko) | 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법 |