JP7461437B1 - 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 - Google Patents
微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 Download PDFInfo
- Publication number
- JP7461437B1 JP7461437B1 JP2022168933A JP2022168933A JP7461437B1 JP 7461437 B1 JP7461437 B1 JP 7461437B1 JP 2022168933 A JP2022168933 A JP 2022168933A JP 2022168933 A JP2022168933 A JP 2022168933A JP 7461437 B1 JP7461437 B1 JP 7461437B1
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- wiring
- layer
- resist film
- etching process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000002184 metal Substances 0.000 claims abstract description 136
- 229910052751 metal Inorganic materials 0.000 claims abstract description 136
- 230000008569 process Effects 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 39
- 238000001039 wet etching Methods 0.000 claims abstract description 26
- 238000001312 dry etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 239000011888 foil Substances 0.000 claims description 27
- 238000009713 electroplating Methods 0.000 claims description 16
- 238000010329 laser etching Methods 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
前記配線基板の第1の表面上に第1の金属層を伴う配線基板を準備するステップと、
前記第1の金属層の上にレジスト・フィルムを堆積させるステップと、
配線パターンに対応する開口を形成するべく前記レジスト・フィルムの表面から前記第1の表面へ向かってエッチングする乾式エッチング・プロセスを実施するステップであって、前記開口が、前記レジスト・フィルムを貫通して前記第1の金属層内に配線パターン溝を形成し、前記配線パターン溝の深さが前記第1の金属層の厚さより小さいとするステップと、
前記第1の金属層の前記配線パターン溝から前記第1の金属層をエッチングし、貫通させて前記第1の金属層内に配線を形成するべく湿式エッチング・プロセスを実施するステップと、
前記レジスト・フィルムを除去するステップと、
を包含する。
11 第1の表面
12 第2の表面
20 第1の金属層
21 金属箔層
30 レジスト・フィルム
40 第2の金属層
41 金属箔層
50 電解めっき層
100 スルーホール
101 内壁
200 配線パターン溝
301 開口
400 配線パターン溝
d1 溝200の深さ
D1 第1の金属層20の厚さ
d2 レーザ・エッチングの深さ
D2 レジスト・フィルム30の厚さ
Claims (9)
- 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法であって、
第1の表面上に第1の金属層を伴う配線基板を準備するステップと、
前記第1の金属層の上にレジスト・フィルムを堆積させるステップと、
配線パターンに対応する開口を形成するべく前記レジスト・フィルムの表面から前記第1の表面へ向かってエッチングする乾式エッチング・プロセスを実施するステップであって、前記開口が、前記レジスト・フィルムを貫通して前記第1の金属層内に配線パターン溝を形成し、前記配線パターン溝の深さが前記第1の金属層の厚さより小さいとするステップと、
前記第1の金属層の前記配線パターン溝から前記第1の金属層をエッチングし、貫通させて前記第1の金属層内に配線を形成するべく湿式エッチング・プロセスを実施するステップと、
前記レジスト・フィルムを除去するステップと、を含み、
前記乾式エッチング・プロセスは、前記湿式エッチング・プロセスによって除去される前記第1の金属層の厚さを低減させるために実施され、
前記乾式エッチング・プロセスの後の前記第1の金属層の前記厚さは2μm以下である、
サブトラクティブ方法。 - 前記乾式エッチング・プロセスは、レーザ・エッチング・プロセスである、請求項1に記載のサブトラクティブ方法。
- 前記配線基板は前記第1の表面の反対側となる第2の表面上に第2の金属層を有し、前記配線基板を準備する前記ステップは、
前記配線基板の前記第1の表面および前記第2の表面のそれぞれの上に金属箔層を堆積させるサブステップと、
前記配線基板および前記第1および第2の表面上の前記金属箔層の両方を通る少なくとも1つのスルーホールを形成するべく穿孔プロセスを実施するサブステップと、
前記配線基板の前記第1の表面の前記金属箔層および前記第2の表面の前記金属箔層のそれぞれの上、および前記少なくとも1つのスルーホールの内壁上に電解めっき層を形成するべく金属めっきプロセスを実施するサブステップであって;前記第1の表面上の前記金属箔層および前記電解めっき層は、前記第1の金属層として結合され、かつ前記第2の表面上の前記金属箔層および前記電解めっき層は、前記第2の金属層として結合されるものとするサブステップと、を含む、請求項1または請求項2に記載のサブトラクティブ方法。 - 前記第1の金属層の上にレジスト・フィルムを堆積させる前記ステップにおいて、前記レジスト・フィルムは、前記第2の金属層の表面上、および前記少なくとも1つのスルーホールの前記内壁の上にも同時に堆積され、
乾式エッチング・プロセスを実施する前記ステップにおいて、前記配線基板の前記第2の表面上の前記レジスト・フィルムは、別の配線パターンに対応する開口を形成するべくエッチングされ、前記開口は、前記第2の金属層上の前記レジスト・フィルムを貫通し、かつ前記第2の金属層内に別の配線パターン溝を形成し、前記第2の金属層内の前記別の配線パターン溝の深さは、前記第2の金属層の厚さより小さく、
湿式エッチング・プロセスを実施する前記ステップにおいて、前記第2の金属層内に配線が形成されるように、前記第2の金属層を貫通するべく前記第2の金属層内の前記配線パターン溝から前記第2の金属層がさらにエッチングされ、
前記第1の金属層内の前記配線は、前記第2の金属層内の前記配線と、前記少なくとも1つのスルーホールの前記内壁の前記電解めっき層を介して電気的に接続される、請求項3に記載のサブトラクティブ方法。 - 乾式エッチング・プロセスを実施する前記ステップにおいて、前記第1の金属層内に前記配線パターン溝が形成され、前記第2の金属層内に前記別の配線パターン溝が形成されるとき、前記第1の表面上の前記配線パターン溝または前記第2の表面上の前記別の配線パターン溝が、前記電解めっき層を貫通するか、または貫通しないかのいずれかとなる、請求項4に記載のサブトラクティブ方法。
- 前記レジスト・フィルムと、前記金属箔層と、前記電解めっき層とは、異なる金属材料から作られる、請求項3に記載のサブトラクティブ方法。
- 前記配線基板は、複合配線構造を伴う多層配線基板を含む、請求項1に記載のサブトラクティブ方法。
- 前記配線基板は、ハード配線基板、ソフト配線基板、またはハードおよびソフト複合配線基板である、請求項1に記載のサブトラクティブ方法。
- 前記乾式エッチング・プロセスのエッチングの深さは、前記レジスト・フィルムの厚さより大きく、前記レジスト・フィルムの厚さと前記第1の金属層の厚さの合計より小さい、請求項2に記載のサブトラクティブ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022168933A JP7461437B1 (ja) | 2022-10-21 | 2022-10-21 | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022168933A JP7461437B1 (ja) | 2022-10-21 | 2022-10-21 | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7461437B1 true JP7461437B1 (ja) | 2024-04-03 |
JP2024061171A JP2024061171A (ja) | 2024-05-07 |
Family
ID=90474124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022168933A Active JP7461437B1 (ja) | 2022-10-21 | 2022-10-21 | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7461437B1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2446045A1 (de) | 1974-09-26 | 1976-04-15 | Siemens Ag | Verfahren zur herstellung eines induktiven bauelements |
GB2207395A (en) | 1987-07-29 | 1989-02-01 | Gen Electric Co Plc | Producing a pattern in a material |
DE3732249A1 (de) | 1987-09-24 | 1989-04-13 | Siemens Ag | Verfahren zur herstellung von dreidimensionalen leiterplatten |
JP2002539630A (ja) | 1999-03-16 | 2002-11-19 | シーメンス アクチエンゲゼルシヤフト | 両側に金属層を有する、電気的に絶縁したベース材料にコンタクトホールを設けるための方法 |
JP2004518307A (ja) | 2001-02-12 | 2004-06-17 | シーメンス アクチエンゲゼルシヤフト | 粗い導体構造と、細かな導体構造を備える少なくとも1つの領域とを有する配線を作製する方法 |
JP2005535146A (ja) | 2002-08-08 | 2005-11-17 | シーメンス アクチエンゲゼルシヤフト | 高周波技術に使用可能な導体構造を作製する方法 |
-
2022
- 2022-10-21 JP JP2022168933A patent/JP7461437B1/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2446045A1 (de) | 1974-09-26 | 1976-04-15 | Siemens Ag | Verfahren zur herstellung eines induktiven bauelements |
GB2207395A (en) | 1987-07-29 | 1989-02-01 | Gen Electric Co Plc | Producing a pattern in a material |
DE3732249A1 (de) | 1987-09-24 | 1989-04-13 | Siemens Ag | Verfahren zur herstellung von dreidimensionalen leiterplatten |
JP2002539630A (ja) | 1999-03-16 | 2002-11-19 | シーメンス アクチエンゲゼルシヤフト | 両側に金属層を有する、電気的に絶縁したベース材料にコンタクトホールを設けるための方法 |
JP2004518307A (ja) | 2001-02-12 | 2004-06-17 | シーメンス アクチエンゲゼルシヤフト | 粗い導体構造と、細かな導体構造を備える少なくとも1つの領域とを有する配線を作製する方法 |
JP2005535146A (ja) | 2002-08-08 | 2005-11-17 | シーメンス アクチエンゲゼルシヤフト | 高周波技術に使用可能な導体構造を作製する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2024061171A (ja) | 2024-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100304317B1 (ko) | 전기회로상에영구결속을위한융기된금속접촉부형성방법 | |
US7596862B2 (en) | Method of making a circuitized substrate | |
JP3629375B2 (ja) | 多層回路基板の製造方法 | |
US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
US9085826B2 (en) | Method of fabricating printed circuit board (PCB) substrate having a cavity | |
US5433000A (en) | Manufacturing method for a multilayer wiring board | |
JP2006186029A (ja) | 多層プリント配線板及びその製造方法 | |
KR20100061021A (ko) | 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법 | |
TWI625991B (zh) | 電路板結構與其製造方法 | |
JP7461437B1 (ja) | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 | |
US20240107680A1 (en) | Subtractive method for manufacturing circuit board with fine interconnect | |
JP2005166917A (ja) | プリント配線板およびその製造方法 | |
KR20240054705A (ko) | 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법 | |
TWI835219B (zh) | 減成法細線路電路板製造方法 | |
CN115348741A (zh) | 减成法细线路电路板制造方法 | |
KR100576652B1 (ko) | 양면 배선기판의 제조방법 | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
JPH04286389A (ja) | 回路基板の製造方法 | |
US20220183141A1 (en) | Devices and methods for forming engineered thermal paths of printed circuit boards by use of removable layers | |
TWI808706B (zh) | 電路板結構的製作方法及所製成的電路板結構 | |
KR100813441B1 (ko) | 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법 | |
TWI815596B (zh) | 加成法細線路電路板製造方法 | |
TWI301734B (en) | Circuit board structure and fabricating method thereof | |
CN114980568A (zh) | 具导通孔的电路板线路结构的制作方法及所制成的具导通孔的电路板线路结构 | |
CN116456626A (zh) | 一种电路板的制造方法及电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240322 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7461437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |