DE3732249A1 - Verfahren zur herstellung von dreidimensionalen leiterplatten - Google Patents

Verfahren zur herstellung von dreidimensionalen leiterplatten

Info

Publication number
DE3732249A1
DE3732249A1 DE19873732249 DE3732249A DE3732249A1 DE 3732249 A1 DE3732249 A1 DE 3732249A1 DE 19873732249 DE19873732249 DE 19873732249 DE 3732249 A DE3732249 A DE 3732249A DE 3732249 A1 DE3732249 A1 DE 3732249A1
Authority
DE
Germany
Prior art keywords
substrate
movement
circuit boards
dimensional printed
fabricating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873732249
Other languages
English (en)
Inventor
Marc Devogelaere
Antoon Mattelin
Karel De Stoutelaan
Peter Dr Verboven
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19873732249 priority Critical patent/DE3732249A1/de
Publication of DE3732249A1 publication Critical patent/DE3732249A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3493—Moulded interconnect devices, i.e. moulded articles provided with integrated circuit traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von dreidi­ mensionalen Leiterplatten nach dem Oberbegriff des Anspruchs 1.
Beim Aufbau von gedruckten Schaltungen bzw. Leiterplatten unter­ scheidet man grundsätzlich die weit verbreitete Subtraktivtech­ nik, die von metallkaschierten Substraten bzw. Basismaterialien ausgeht und das nicht für Leiterzüge benötigte Kupfer durch Ätzung entfernt. Man kann auch Leiterplatten ausgehend von nicht kaschierten Kunststoffplatten herstellen, auf die eine leitfähi­ ge Schicht (zum Beispiel Palladium und Kupfer) stromlos abge­ schieden und galvanisch (Kupfer) verstärkt wird. Zur Strukturer­ zeugung wird eine partielle Abdeckung dieser Kupferschicht vor­ genommen. Das nicht abgedeckte Kupfer wird durch Ätzen entfernt. Diese partielle Abdeckung wird mit UV-Lacken durch Photostruc­ turierung erzeugt.
Der Erfindung liegt die Aufgabe zugrunde, für dreidimensionale Leiterplatten ein Beschichtungs- und Strukturierungsverfahren anzugeben, das eine Leiterbahnerzeugung in der dritten Dimension erlaubt. Mit den bekannten Verfahren ist das nicht möglich.
Zur Strukturierung kommen verschiedene Verfahren zur Anwendung. Bei allen organischen Beschichtungsmitteln (Lacken) tritt die Schwierigkeit auf, für die Strukturerzeugung bei 3D-Teilen (dreidimensional) ausreichende gleichmäßige Schichtdicken zu erzeugen.
Die Strukturierung der obengenannten Lacke findet in der Regel unter Zuhilfenahme von Maskenbei UV-Licht statt. Es ist aber problematisch, dreidimensionale Leiterplatten in dieser Art zu belichten.
Die erfindungsgemäße Aufgabe wird entsprechend dem Kennzeichen des Anspruchs 1 gelöst. Vorteilhafte Ausführungsformen und Wei­ terbildungen der Erfindung sind in den Unteransprüchen enthal­ ten.
Der Vorteil der Erfindung besteht darin, daß man dichte Zinn­ schichten in gleichmäßigen Schichtstärken abscheiden und mittels elektromagnetischer Strahlung ein negatives Bild der Leiterzüge mit hoher Kantenschärfe erzeugen kann. Durch die Verwendung eines frei programmierbaren Strukturierungsgerätes lassen sich dreidimensionale Bilder herstellen. Außerdem sind mit diesem Verfahren Leiterbahnstrukturen von kleiner zum Beispiel 150 µm produzierbar.
Die Erfindung wird anhand eines Ausführungsbeispiels beschrie­ ben. Die Fig. 1 bis 7 zeigen in stark vereinfachter schema­ tischer Darstellung die verschiedenen Verfahrensstadien bei der Herstellung von Leiterplatten nach der Erfindung.
Bei dem in Fig. 1 dargestellten Substrat 1 handelt es sich um einen Ausschnitt eines Basismaterials für eine dreidimensionale spritzgegossene Leiterplatte mit eingespritzten Löchern 2. Als Materialien für derartige Leiterplatten sind insbesondere hoch­ temperaturbeständige Thermoplaste geeignet, wobei im geschilder­ ten Ausführungsbeispiel glasfaserverstärktes Polyetherimid ver­ wendet wurde.
Das in Fig. 1 dargestellte Substrat 1 wurde zunächst zur Erhö­ hung der Haftfestigkeit der später aufzubringenden Leiterzüge und Durchkontaktierungen gebeizt und anschließend gereinigt. Da­ bei wurden sowohl für das Beizen als auch für die Reinigung des Substrats 1 handelsübliche Bäder verwendet, wobei das Beizbad speziell auf den Werkstoff Polyetherimid abgestimmt war.
Nach dem Beizen und Reinigen des Substrats 1 erfolgte dessen Be­ keimung, die in Fig. 2 als dünne Schicht 3 aufgezeigt ist. Es ist ersichtlich, daß eine Bekeimung 3 auf die Oberfläche des Substrats und die Wandungen der Löcher 2 aufgebracht wurde. Das Aufbringen der Bekeimung 3 erfolgte durch Eintauchen des Sub­ strats 1 in ein PdCl2-SnCl2-Bad. Für das Aufbringen der Bekei­ mung 3 haben sich aber auch handelsübliche Bäder auf der Basis palladiumorganischer Verbindungen als geeignet erwiesen.
Nach dem Aufbringen der Bekeimung 3 wird diese aktiviert, wobei es sich hier um ein in der Additivtechnik übliches Reduzieren bzw. Beschleunigen handelt. Anschließend wurde gemäß Fig. 3 durch außenstromlose chemische Metallabscheidung eine äußerst dünne Schicht aufgebracht. Es ist ersichtlich, daß auch diese in einem handelsüblichen stromlosen Kupferbad aufgebrachte Grundschicht die Oberfläche des Substrats 1 und die Wandungen der Löcher 2 überzieht.
Anschließend wird vollflächig stromlos verkupfert und galvanisch mit Kupfer verstärkt und somit eine Gesamtschicht 4 von zum Bei­ spiel ca. 30 µm aufgebracht.
Nach der Fig. 4 wird auf diese Kupferschicht stromlos zum Bei­ spiel 2 µm Zinn 5 abgeschieden.
Zur Strukturierung dieser Zinnschicht 5 dient zum Beispiel ein Laser, der lediglich durch einen Stern angedeutet ist. Der Pfeil zeigt die Richtung der Laserstrahlung an. Nach der Behand­ lung ist die Darstellung nach Fig. 5 erreicht.
Das freigelegte Kupfer wird durch Ätzen entfernt, wie aus Fig. 6 zu ersehen ist.
Je nach Bedarf kann der Ätzresist (Zinn) entfernt werden, wie aus der Fig. 7 hervorgeht.

Claims (6)

1. Verfahren zur Herstellung von dreidimensionalen Leiterplat­ ten in Subtraktiv/Semiadditiv-Technik mit Bildübertragung auf einem isolierenden Substrat, insbesondere aus thermoplastischem Kunststoff, gekennzeichnet durch die Kom­ bination folgender Techniken: daß als Substrat ein Spritzguß­ teil mit Durchkontaktierungslöchern dient, das vollflächig ver­ kupfert und dann mit einem stromlos bzw. galvanisch abgeschie­ denen Metallätzresist überdeckt wird, daß dann mit Energiestrah­ lung maskenlos selektiv das negative Leiterbahnbild erzeugt und anschließend die frei gelegte Kupferschicht bis auf das Substrat weggeätzt wird.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß als Metallätzresist Zinn dient.
3. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Energiestrahlung durch einen Laser erzeugt wird.
4. Verfahren nach Anspruch 3, dadurch gekenn­ zeichnet, daß die Bewegung des Laserstrahls frei pro­ grammierbar ist.
5. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Bewegung des Substrates frei progra­ mmierbar ist.
6. Verfahren nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, daß die Bewegung des Laser­ strahls kombinierbar mit der Bewegung des Substrates ist.
DE19873732249 1987-09-24 1987-09-24 Verfahren zur herstellung von dreidimensionalen leiterplatten Withdrawn DE3732249A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873732249 DE3732249A1 (de) 1987-09-24 1987-09-24 Verfahren zur herstellung von dreidimensionalen leiterplatten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873732249 DE3732249A1 (de) 1987-09-24 1987-09-24 Verfahren zur herstellung von dreidimensionalen leiterplatten

Publications (1)

Publication Number Publication Date
DE3732249A1 true DE3732249A1 (de) 1989-04-13

Family

ID=6336822

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873732249 Withdrawn DE3732249A1 (de) 1987-09-24 1987-09-24 Verfahren zur herstellung von dreidimensionalen leiterplatten

Country Status (1)

Country Link
DE (1) DE3732249A1 (de)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465692A1 (de) * 1990-07-09 1992-01-15 Siemens Aktiengesellschaft Schaltungsträger
DE4131065A1 (de) * 1991-08-27 1993-03-04 Siemens Ag Verfahren zur herstellung von leiterplatten
US5253144A (en) * 1990-07-09 1993-10-12 Siemens Aktiengesellschaft Device housing having an integrated circuit board
DE19601203A1 (de) * 1996-01-15 1997-03-20 Siemens Ag Datenträgerkarte und Verfahren zu deren Herstellung
WO1998015159A1 (de) * 1996-09-30 1998-04-09 Siemens S.A. Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
US5929516A (en) * 1994-09-23 1999-07-27 Siemens N.V. Polymer stud grid array
WO2000003571A1 (de) * 1998-07-10 2000-01-20 Siemens S.A. Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
WO2000004750A1 (de) * 1998-07-13 2000-01-27 Siemens S.A. Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
WO2000018199A1 (de) * 1998-09-18 2000-03-30 Vantico Ag Verfahren zur herstellung von geätzten schaltungen
EP1014436A2 (de) * 1998-12-24 2000-06-28 Shinko Electric Industries Co. Ltd. Herstellung eines Substrates
US6122172A (en) * 1995-10-16 2000-09-19 Siemens Nv Polymer stud grid array
WO2000056129A1 (de) * 1999-03-16 2000-09-21 Siemens Aktiengesellschaft Verfahren zum einbringen von durchkontaktierungslöchern in ein beidseitig mit metallschichten versehenes, elektrisch isolierendes basismaterial
US6130478A (en) * 1995-10-16 2000-10-10 Siemens N.V. Polymer stud grid array for microwave circuit arrangements
DE19944908A1 (de) * 1999-09-10 2001-04-12 Atotech Deutschland Gmbh Verfahren zum Bilden eines Leitermusters auf dielektrischen Substraten
DE10048489C1 (de) * 2000-09-29 2002-08-08 Siemens Ag Polymer Stud Grid Array und Verfahren zur Herstellung eines derartigen Polymer Stud Grid Arrays
DE10105190A1 (de) * 2001-02-06 2002-08-29 Bosch Gmbh Robert Verfahren zur Herstellung einer Feinstrukturierung eines Materials und Vorrichtung
DE10112023A1 (de) * 2001-03-07 2002-10-02 Atotech Deutschland Gmbh Verfahren zum Bilden eines Metallmusters auf einen dielektrischen Substrat
US6486549B1 (en) 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
DE10202145A1 (de) * 2002-01-21 2003-05-08 Siemens Dematic Ag Verfahren zur Herstellung von Anschlußsubstraten für elektronische Bauelemente
WO2004019665A1 (de) * 2002-08-08 2004-03-04 Siemens Aktiengesellschaft Verfahren zur herstellung von hochfrequenztechnisch verwendbaren elektrischen leitungsstrukturen
CN103717014A (zh) * 2012-10-08 2014-04-09 旭德科技股份有限公司 基板结构的制作方法
US20200143984A1 (en) * 2018-11-02 2020-05-07 Delta Electronics (Shanghai) Co., Ltd. Magnetic element and method for manufacturing same
US11133750B2 (en) 2018-11-02 2021-09-28 Delta Electronics (Shanghai) Co., Ltd. Power module
US11450480B2 (en) 2018-11-02 2022-09-20 Delta Electronics (Shanghai) Co., Ltd. Transformer module and power module
JP7461437B1 (ja) 2022-10-21 2024-04-03 旭東 陳 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法
US12002615B2 (en) 2018-11-02 2024-06-04 Delta Electronics (Shanghai) Co., Ltd. Magnetic element, manufacturing method of magnetic element, and power module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2336917A1 (de) * 1972-09-01 1974-03-14 Zentrallaboratorium Rundfunk Verfahren zur herstellung von elektronischen einheiten
EP0062300A2 (de) * 1981-04-06 1982-10-13 FRITZ WITTIG Herstellung gedruckter Schaltungen Verfahren und Herstellung von Leiterplatten
US4547649A (en) * 1983-03-04 1985-10-15 The Babcock & Wilcox Company Method for superficial marking of zirconium and certain other metals

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2336917A1 (de) * 1972-09-01 1974-03-14 Zentrallaboratorium Rundfunk Verfahren zur herstellung von elektronischen einheiten
EP0062300A2 (de) * 1981-04-06 1982-10-13 FRITZ WITTIG Herstellung gedruckter Schaltungen Verfahren und Herstellung von Leiterplatten
US4547649A (en) * 1983-03-04 1985-10-15 The Babcock & Wilcox Company Method for superficial marking of zirconium and certain other metals

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253144A (en) * 1990-07-09 1993-10-12 Siemens Aktiengesellschaft Device housing having an integrated circuit board
EP0465692A1 (de) * 1990-07-09 1992-01-15 Siemens Aktiengesellschaft Schaltungsträger
DE4131065A1 (de) * 1991-08-27 1993-03-04 Siemens Ag Verfahren zur herstellung von leiterplatten
US5929516A (en) * 1994-09-23 1999-07-27 Siemens N.V. Polymer stud grid array
US6122172A (en) * 1995-10-16 2000-09-19 Siemens Nv Polymer stud grid array
US6130478A (en) * 1995-10-16 2000-10-10 Siemens N.V. Polymer stud grid array for microwave circuit arrangements
DE19601203A1 (de) * 1996-01-15 1997-03-20 Siemens Ag Datenträgerkarte und Verfahren zu deren Herstellung
WO1998015159A1 (de) * 1996-09-30 1998-04-09 Siemens S.A. Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen
WO2000003571A1 (de) * 1998-07-10 2000-01-20 Siemens S.A. Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
US6485999B1 (en) 1998-07-10 2002-11-26 Siemens Aktiengesellschaft Wiring arrangements having electrically conductive cross connections and method for producing same
WO2000004750A1 (de) * 1998-07-13 2000-01-27 Siemens S.A. Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
US6627091B1 (en) 1998-07-13 2003-09-30 Siemens Aktiengesellschaft Method for producing printed circuit boards with rough conducting structures and at least one area with fine conducting structures
WO2000018199A1 (de) * 1998-09-18 2000-03-30 Vantico Ag Verfahren zur herstellung von geätzten schaltungen
US6653055B1 (en) 1998-09-18 2003-11-25 Vantico, Inc. Method for producing etched circuits
EP1014436A3 (de) * 1998-12-24 2001-07-11 Shinko Electric Industries Co. Ltd. Herstellung eines Substrates
EP1014436A2 (de) * 1998-12-24 2000-06-28 Shinko Electric Industries Co. Ltd. Herstellung eines Substrates
WO2000056129A1 (de) * 1999-03-16 2000-09-21 Siemens Aktiengesellschaft Verfahren zum einbringen von durchkontaktierungslöchern in ein beidseitig mit metallschichten versehenes, elektrisch isolierendes basismaterial
US6696665B2 (en) 1999-03-16 2004-02-24 Siemens Aktiengesellschaft Method for introducing plated-through holes into an electrically insulating base material having a metal layer on each side
DE19944908A1 (de) * 1999-09-10 2001-04-12 Atotech Deutschland Gmbh Verfahren zum Bilden eines Leitermusters auf dielektrischen Substraten
DE10048489C1 (de) * 2000-09-29 2002-08-08 Siemens Ag Polymer Stud Grid Array und Verfahren zur Herstellung eines derartigen Polymer Stud Grid Arrays
DE10105190A1 (de) * 2001-02-06 2002-08-29 Bosch Gmbh Robert Verfahren zur Herstellung einer Feinstrukturierung eines Materials und Vorrichtung
DE10112023A1 (de) * 2001-03-07 2002-10-02 Atotech Deutschland Gmbh Verfahren zum Bilden eines Metallmusters auf einen dielektrischen Substrat
US6593249B2 (en) 2001-03-07 2003-07-15 Atotech Deutschland Gmbh Method for forming a metal pattern on a dielectric substrate
US6486549B1 (en) 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
DE10202145A1 (de) * 2002-01-21 2003-05-08 Siemens Dematic Ag Verfahren zur Herstellung von Anschlußsubstraten für elektronische Bauelemente
WO2004019665A1 (de) * 2002-08-08 2004-03-04 Siemens Aktiengesellschaft Verfahren zur herstellung von hochfrequenztechnisch verwendbaren elektrischen leitungsstrukturen
CN103717014A (zh) * 2012-10-08 2014-04-09 旭德科技股份有限公司 基板结构的制作方法
CN103717014B (zh) * 2012-10-08 2016-08-03 旭德科技股份有限公司 基板结构的制作方法
US20200143984A1 (en) * 2018-11-02 2020-05-07 Delta Electronics (Shanghai) Co., Ltd. Magnetic element and method for manufacturing same
CN111145996A (zh) * 2018-11-02 2020-05-12 台达电子企业管理（上海）有限公司 磁性元件的制造方法及磁性元件
US11133750B2 (en) 2018-11-02 2021-09-28 Delta Electronics (Shanghai) Co., Ltd. Power module
US11450480B2 (en) 2018-11-02 2022-09-20 Delta Electronics (Shanghai) Co., Ltd. Transformer module and power module
US11664157B2 (en) 2018-11-02 2023-05-30 Delta Electronics (Shanghai) Co., Ltd. Magnetic element and method for manufacturing same
US11842847B2 (en) 2018-11-02 2023-12-12 Delta Electronics (Shanghai) Co., Ltd. Transformer module and power module
US12002615B2 (en) 2018-11-02 2024-06-04 Delta Electronics (Shanghai) Co., Ltd. Magnetic element, manufacturing method of magnetic element, and power module
JP7461437B1 (ja) 2022-10-21 2024-04-03 旭東 陳 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法

Similar Documents

Publication Publication Date Title
DE3732249A1 (de) Verfahren zur herstellung von dreidimensionalen leiterplatten
EP0287843B1 (de) Verfahren zur Herstellung von Leiterplatten
EP0361192B1 (de) Verfahren zur Herstellung von Leiterplatten
EP0227857B1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
DE4417245A1 (de) Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
DE102006059159A1 (de) Mehrschichtige Leiterplatte und Verfahren zum Herstellen derselben
DE3417563C2 (de) Verfahren zur Herstellung von Metallmustern auf isolierenden Trägern, insbesondere gedruckte Schaltungen
DE3631011A1 (de) Flexible schaltungen
DE69115852T2 (de) Verfahren zur Herstellung einer Leiterplatte
DE4131065A1 (de) Verfahren zur herstellung von leiterplatten
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
EP0645074B1 (de) Verfahren zur herstellung einer leiterplatte.
EP0406678A1 (de) Quellmittel zur Vorbehandlung von Kunstharzen vor einer stromlosen Metallisierung
DE69027530T2 (de) Verfahren zur erhöhung des isolationswiderstandes von leiterplatten
DE2515875A1 (de) Gedruckte schaltung und verfahren zu ihrer herstellung
CA2177708C (en) Method of making a printed circuit board
DE69023816T2 (de) Verfahren zur Herstellung gedruckter Schaltungsplatten.
EP0370133A1 (de) Verfahren zur Herstellung von Leiterplatten
DE3121131C2 (de) Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen
GB2038101A (en) Printed circuits
EP0543045B1 (de) Verfahren zur Herstellung von Leiterplatten
DE3546611C2 (de)
US5758412A (en) Method of making a printed circuit board
EP0530564A1 (de) Verfahren zur Herstellung von Leiterplatten
DE2014138A1 (de) Verfahren zur Herstellung von gedruckten Leiterplatten

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee