DE3121131C2 - Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen - Google Patents

Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen

Info

Publication number
DE3121131C2
DE3121131C2 DE19813121131 DE3121131A DE3121131C2 DE 3121131 C2 DE3121131 C2 DE 3121131C2 DE 19813121131 DE19813121131 DE 19813121131 DE 3121131 A DE3121131 A DE 3121131A DE 3121131 C2 DE3121131 C2 DE 3121131C2
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
conductor
conductor tracks
circuit boards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19813121131
Other languages
English (en)
Other versions
DE3121131A1 (de
Inventor
Dieter Ing.(grad.) 7121 Wahlheim Ackermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
ANT Nachrichtentechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANT Nachrichtentechnik GmbH filed Critical ANT Nachrichtentechnik GmbH
Priority to DE19813121131 priority Critical patent/DE3121131C2/de
Publication of DE3121131A1 publication Critical patent/DE3121131A1/de
Application granted granted Critical
Publication of DE3121131C2 publication Critical patent/DE3121131C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Abstract

Für die Herstellung von Leiterplatten mit metallischen Durchkontaktierungen wird ein Verfahren angegeben, welches die Vorteile des Feinleiterätzens mit herkömmlichen Verfahren der Leiterplattenherstellung vereinbart. Auf einer Feinleiterseite werden feinste Leiterbahnen mit hochauflösendem Fotolack in einem Vorab-Ätzprozeß herausgeätzt. Die Durchkontaktierung erfolgt nach dem Tenting-Verfahren. Vor Ätzen der Grobstrukturen werden alle metallischen Flächen galvanisch verstärkt, wobei die zum Galvanisieren nötige elektrische Verbindung beider Leiterplattenseiten ausschließlich über die Leiterbahn-Durchkontaktierungen erfolgt. hen Rastschulter und Stützfläche einrastbaren Stützabschnitt sowie einen Federa

Description

— eine erste Leiterplattenseite (2) als Basis für eine Feinleiterstruktur sowie die zweite Leiterplattenseite (4) als Basis für eine Struktur mit groben Leiterzügen werden in an sich bekannter Weise mit einem hoch auflösenden ersten Photolack (3) beschichtet,
— die erste Leiterplattenseitc (2) wird beuchtet, entwickelt und in bekannter Weise geätzt,
— die ersten Photoiackschichten (3) werden entfernt (gestrippt),
— die Leiterplatte (1) wird gebohrt und die Bohrwandungen (5) werden katalytisch behandelt und chemisch metallisiert, so daß alle Leiterbahnen der ersten Leiterplattenseite (2) Durchkontaktierungen (9) zur Kaschierung der zweiten Leiterplattenseite (4) aufweisen,
— auf beiden Leiterplattenseiten (2, 4) sowie auf JO den Bohrwandungen (5) wird eine Metallschicht (6) aufpaSvanisiert,
— beide Leiterplattenseiten (2, 4) werden mit einem zweiten Photolack (7) beschichtet,
— die erste Leiterpkttenseite (2) wird mit einer Photomaske belichtet, die ein Bild der Lötanschlußflächen (8) an den Durchkontaktierungen (9) trägt, und der Photolack auf der zweiten Leiterplattenseite (4) wird ohne Photomaske ausgehärtet, *o
— die aufgalvanisierte Metallschicht (6) auf der ersten Leiterplattenseite (2) wird mit Ausnahme der Lötanschlußflächen (8) im Differenzätzverfahren heruntergeätzt,
— der zweite Photolack (7) wird auf beiden Leiterplattenseiten (2,4) entfernt (gestrippt),
— auf der zweiten Leiterplattenseite (4) wird negativ arbeitender dritter Photolack (13) aufgebracht und in bekannter Weise mit einer positiv arbeitenden Photomaske belichtet und entwickelt,
— die metallischen Flächen (10) beider Leiterplattenseiten (2, 4) sowie der Bohrwandungen (5) werden auf galvanischem Wege verstärkt, wobei die zur Stromleitung beim Galvanisieren nötige elektrische Verbindung der zweiten Leiterplattenseite (4) zur ersten Leiterplattenseite (2) ausschließlich mittels der Durchkontaktierungen (9) erreicht wird,
— der dritte Photolack (13) wird wieder entfernt *o und an den vom dritten Photolack (13) befreiten Flächen wird die Struktur der groben Leiterzüge herausgeätzt.
2. Verfahren nach Anspruch 1, dadurch gekenn- *>5 zeichnet, daß für die erste Leiterplattenseite (2) als Basis für die Feinleiterstruktur eine dickere Kupferkaschierung gewählt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die galvanisch verstärkten metallischen Flächen (10) der ersten Leiterplattenseite (2) samt ihren Flanken (11) auf galvanischem Wege mit einer zweiten Metallschicht (12) überzogen werden.
Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1. Ein solches Verfahren ist bekannt aus DE-AS 24 27 610.
Durch Verwendung einer härtbaren Kunstharzschicht aus einer phoiopolymerisierbaren Kunstharzmasse können dort gedruckte Schaltungsplatten von hoher Präzision und Leiterdichte geschaffen werden.
Aus der DE-AS 22 47 977 ist ein Verfahren bekannt, bei dem Schaltungsplatten nach beidseitigem Aufbringen einer Kunststoffschicht gleich gebohrt werden. In den Bohrungen wird stromlos Kupfer abgeschieden. Diese Kupferschicht wird galvanisch verstärkt und mit einer ätzresistenten Metallschicht (Gold) überzogen. Die Belichtung und Entwicklung der Kunststoffschicht erfolgt nach dem Aufbringen der ätzresistenten Metallschicht auf die Löchermetallisierung. Nachteilig bei diesem Verfahren ist die Notwendigkeit des Aufbringens einei ätzresistenten Metallschicht auf die Löchermetallisierung vor dem Belichtungs- und Entwicklungsvorgang. Wird als ätzresistente Metallschicht außerdem Gold verwendet, so ist eine gute Lötbarkeit nicht gewährleistet, da eine Zinn-Blei-Leiterung mit Gold eine spröde Phase bildet. Beide Leiterplattenseiten werden beim Verfahren nach der DE-AS 22 47 977 gleich behandelt.
Es gibt zahlreiche Verfahren zur Herstellung von Leiterplatten mit durchkontaktierten Bohrungen, beispielsweise das Subtraktiv-, Additiv- und Semi-Additiv-Verfahren mit Abwandungen. Diese Verfahren sind beispielsweise aus »Leiterplatten«, Günther Hermann, E. Leuze Verlag, 1978, Seiten 92 bis 98, 138 bis 145, 151 bis 160 und 161 bis 170 bekannt. Bei diesen herkömmlichen Herstellungsmethoden von Leiterplatten liegt zur Zeit die untere Grenze der Leiterbahnbreite bei etwa 200 bis 150 μηΐ. Versucht man, Leiterplatten mit schmäleren Leiterbahnen herzustellen, so entstehen, bedingt durch die Aufeinanderfolge der herkömmlichen Verfahrensschritte, kaum vertretbare Ausschußraten, die außerdem schlecht kontrollierbar sind.
Sowohl die Du-AS 18 12 692 als auch die DE-AS 15 21436 beschreiben Verfahrensschritte zur Herstellung doppelseitiger durchkontaktierter gedruckter Schaltungsplatten. Bei der DE-AS 15 21 436 sind u.a. folgende Verfahrensschritte vorgesehen:
— Aufbringung eines ätzfesten Musters auf den mit Kupferfolie beaufschlagten Isolierstoffträger;
— Abätzen der frei liegenden Kupferfolie;
— Entfernung des ätzfesten Überzuges von dem Leitungsmuster;
— Aufbringung eines säurefesten Überzuges über die gesamte Oberfläche der Leiterplatte;
— Einbringung von Lochungen durch den Isolierstoffträger;
— Sensibilisierung der nicht mit säurefestem Überzug versehenen Lochwandungen;
— Entfernung des säurefesten Überzuges und
— Einbringung des Isolierstoffträgers bzw. der Leiter-
platte in ein Plattierungsbad zur stromlosen Kupferabscheidung.
Bei der DE-AS 18 12 692 wird im Photo- oder Siebdruckverfahren gemäß einem Negativbild der herzustellenden Leiterbahnen ein erster Lack aufgebracht Mit einer weiteren Lackschicht wird die gesamte Plattenoberfläche überzogen. Sodann wird die Platte gebohrt und ihre Oberfläche einschließlich der Bohrwandungen verkupfert Der Kupferniederschlag auf den Plattenoberflächen und die weitere Lackschicht wird entfernt. Auf den nicht von der ersten Lackschicht bedeckten Teilen, incl. Bohrwandungen wird eine Metallschicht aufgebracnt Die als Galvanikreserve verwendete erste Lackschicht wird entfernt. Anschließend wird die Platte geätzt
Um eine Erhöhung der Packungsdichte bei durchkontaktierten Leiterplatten zu erreichen, wurde vielfach die Mehrlagentechnik verwendet, die aber sehr aufwendig und teuer ist
Aufgabe der Erfindung ist es, ein Verfahren eingangs genannter Art anzugeben, welches die bekannten Vorteile des Feinätzens mit den herkömmlichen Verfahren zur Leiterplattenherstellung mit Durchkontaktierung vereinbart
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Verfahrensschritte des Patentanspruchs 1 gelöst. In den Unteransprüchen sind vorteilhafte Weiterbildungen der Erfindung angegeben.
Mit dem erfindungsgemäßen Verfahren ist es möglich, auf der Leiterplattenseite mit Feinleiterstruktur Leiterbahnen mit einer Breite von 50 bis 100 μπι zu erreichen. Besonders für Bauteilgenerationen mit hoher Packungsdichte ist das erfindungsgemäße Verfahren vorteilhaft einsetzbar. Da bei den heutigen Leiterplatten die hochintegrierten Bauteile überwiegend Signalzuleitungen zur Übertragung von Logikzuständen mit geringen Strömen benötigen und die Bestückung zumeist nur auf einer Leiterplattenseite erfolgt, bietet das erfindun<?sgemäße Verfahren erhebliche Vorteile.
In einer Weiterbildung der Erfindung wird die Kupferkaschierung der Leiterplattenseite mit Feinstruktur dicker gewählt, um trotz geringer Leiterbreite einen relativ großen Leiterquerschnitt zu bekommen. Auch die Möglichkeit des Aufgalvanisierens zur Leiterquerschnittvergrößerung ist gegeben.
Zum Schutz der Leiterbahnen und deren Flanken werden in einer Weiterbildung alle galvanisch verstärkten metallischen Flächen der ersten Leiterplattenseite auf galvanischem Wege mit einer zweiten Metallschicht >o (vorzugsweise Zinn oder Zinn-Blei) überzogen. Dadurch ist eine gute Lötbarkeit gewährleistet.
Da die Stromleitung beim Galvanisieren ausschließlich über die Durchkontaktierungen erfolgt, können Unterbrechungsfehler der Feinleiterstruktur leicht erkannt werden; denn auf den Leiterbahnen mit Unterbrechung wird ab der Unterbrechungsstelle kein Zinn mehr abgeschieden und die rote Kupferkaschierung hebt sich deutlich von den verzinnten Strukturen ab.
Durch die Bohrung der Leiterplatte nach Ätzung der Feinleiterseite können die Kupferkaschierungen im Bereich der Bohrwandungen durch einen vorherigen Ätzprozeß nicht angegriffen werden.
Anhand der Zeichnungen wird die Erfindung nun näher erläutert. Dabei zeigt
F i g. 1 die unbehandelte Leiterplatte,
Fig. 2 die Leiterplatte mit entwickeltem Photolack auf der Leiterplattenseite mit Feinleiterstruktur,
Fig.3 die Leiterplatte nach Ätzung der Feinleiterst.ruktur,
F i g. 4 die gebohrte Leiterplatte,
F i g. 5 die Leiterplatte mit aufgalvanisierter Kupferschicht,
F i g. 6 die Leiterplatte nach dem Belichten und Entwickeln mit der Augenmaske,
F i g. 7 die Leiterplatte nach der Differenzätzung,
F i g. 8 die Leiterplatte nach Ätzung der Struktur mit groben Leilerzügen und
F i g. 9 die fertige Leiterplatte mit Zinn- bzw. Zinn-Blei-Überzug.
In F i g. 1 ist die unbehandelte Leiterplaue dargestellt Das Basismaterial bildet eine Isolierstoffplatte 1 aus Glasfaser-Epoxy oder Glasfaser-Teflon. Die Leiterplatte ist beidseitig mit Kupfer kaschiert Die erste Leiterplattenseite 2 ist beim vorgestellten Ausführungsbeispiel dicker ausgebildet, damit für die Feinleiterstruktur ein stärkerer Leiterquerschnitt erreichbar ist Die zweite Leiterplattenseite 4 dient als Äasis zur Aufnahme einer Struktur mit groben Leiterzügen. Beispielsweise kann für die Kaschierung der ersten Leiterplattenseite 2 eine Stärke von 20,35 oder 70 μπι gewählt werden und für die Kaschierung der zweiten Leiterplattenseite 4 eine Sürke von 20 μΐη.
In F i g. 2 ist auf der ersten Leiterplattenseite 2 das positive Bild der Feinleiterstruktur vor dem Ätzprozeß zu sehen, wie es nach Belichtung und Entwicklung einer ersten Photolackschicht 3 entstanden ist Für diese Photolackschicht 3 wird ein hochauflösendes Material verwendet, beispielsweise Photolack AZ 111 von Shipley. Auf der zweiten Leiterplattenseite 4 ist eine geschlossene Photolackschicht 3 zu sehen, die während der Belichtung und Entwicklung der ersten Leiterplattenseite 2 vor der Belichtung geschützt wird, so daß sie für den folgenden Ätzprozeß eine ätzfeste Schicht darstellt. Anschließend wird die Leiterplatte 1 in bekannter Weise geätzt. Es entstehen dabei Feinleiterstrukturen auf der ersten Leiterplattenseite 2, wohingegen die zweite Leiterplattenseite 4 noch die geschlossene Kaschierungsschicht trägt Die Photomaske für die Feinleiterstrukturen wird dabei so ausgelegt, daß die geringfügige vorherbestimmbare Unterätzung keinen nachteiligen Einfluß auf die spätere Schaltung hat
F i g. 3 zeigt die Leiterplatte nach diesem Ätzprozeß und Ablösen (Strippen), der Photolackschichten 3 auf beiden Leiterplattenseiten. Nun erfolgt das Bohren der Löcher zur anschließenden Durchkontaktierung aller Leiterbahnen (F i g. 4). Zur Durchkontaktierung werden die Leiterplatten ia üblicher Weise vorbehandelt und katalysiert usw. Anschließend wird, wie in Fig,5 dargestellt, chemisch verkupfert und galvanisch verstärk;, so daß alle freigeätzten Lötanschlußflächen 8 mit der Kaschierung auf der zweiten Leiterplattenseite 4 durchkontaktiert sind. Durch die galvanische Verstärkung entsteht auf beiden Leiterplattenselten 2 und 4 unci an den Bohrwandungen 5 eine ca. 3 bis 5 μπι starke Metallschicht 6 aus Kupfer.
Beim nächsten Prozeß werden beide Leiterplattenseiten mit einem zweiten Photolaek 7 beschichtet (F i g, 6), Auf der Feinleiterseite wird mit einer Photomaske, z. B. Riston, belichtet, die ein Bild der Lötanschlußflächen 8 trägt (Augenmasken). Der Photolack auf der zweiten Leiterplattenseite 4 wird ohne Photomaske ausgehärtet. Nach dem Entwickeln sind dann die Lötanschlußflächen 8 und die Bohrwandungen 5 durch die zweite Photolackschicht 7 geschützt. Dieser Verfahrensschritt
ist unter dem Namen Tenting-Technik bekannt. Im Differenzätzverfahren wird die beim Galvanisierungsprozeß abgeschiedene ca. 3 bis 5 μπι starke Metallschicht 6 wieder heruntergeätzt, beispielsweise im Tauch- oder Durchlaufätzverfahren, so daß die ursprüngliche Gestalt der Feinleiterstrukturen mit Ausnahme der Lötanschlußflächen 8 entsteht. Die Ätzzeiten für die Differenzätzung dieser relativ dünnen Kupferschicht sind sehr klein. Nach Ablösen (Strippen) der zweiten Photolackschicht 7 liegt die Leiterplatte in der aus F i g. 7 ersichtlichen Form vor.
Beim folgenden Verfahrensschritt, vgl. F i g. 8. wird auf der zweiten Leiterplattenseite 4 ein negativ arbeitender Photolack 13, beispielsweise Riston-Restfilm der Firma Dupont. aufgebracht und in bekannter Weise mit einer mit positivem Layout versehenen Filmmaske belichtet und danach entwickelt.
Die metallischen Flächen 10 beider Leiterplattenseiicü 2 üTiu ·» sowie uic uöiir**var"jt;rigcr! -· *.ver«cn mit Kupfer aufgalvanisiert, dabei dienen die Durchkontaktierungen 9 als stromleitende Verbindungen zur Feinleiterstruktur der ersten Leiterplattenseite 2. Auch das nachfolgende Aufgalvanisieren einer zweiten Metallschicht 12, beispielsweise Zinn oder Zinn-Blei erfolgt auf diese Weise. Auf den Flanken 11 der Leiterbahnen der Feinleiterstruktur sowie an allen übrigen metallischen Flächen wird Zinn bzw. Zinn-Blei abgeschieden, so daß alle Kupferflächen mit einem Schutzüberzug versehen und gut lösbar sind. Der Aufgalvanisierungsprozeß wird so lange aufrechterhalten, bis die Leiterbahnen samt aufgalvanisierten Metallschichten etwa die Stärke der dritten Photolackschicht 13, die beispielsweise 50 μιτι betragen kann, erreicht haben. Würde man noch stärker aufgalvanisieren, käme es zu unerwünschten Pilzbildungen, d. h. auf der zweiten Leiterplattenseite 4 könnte von den Leiterbahnen aus der Resistfilm 13 teilweise überwachsen werden.
Nach beendeter Aufgalvanisierung wird die dritte Photolackschicht. Resistfilm 13, abgelöst. An den abgelösten Stellen wirr) srhlirRlirh dir Struktur mit den groben Leiterzügen herausgeätzt. Die Leiterplatte 1 liegt dann, wie aus F i g. 9 ersichtlich, in ihrem Endzustand vor.
Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchverbindungen der Leiterbahnen, bei dem von beidseitig kupferkaschierten Isolierstoffplatten ausgegangen wird, die Leiterbahnen durch Abätzen unter Verwendung von Photolackschichten hergestellt, die Durchverbindungen eingebracht und metallisiert werden, gekennzeichnet durch die Kombination folgender aneinander anschließender Verfahrensschritte:
DE19813121131 1981-05-27 1981-05-27 Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen Expired DE3121131C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813121131 DE3121131C2 (de) 1981-05-27 1981-05-27 Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813121131 DE3121131C2 (de) 1981-05-27 1981-05-27 Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen

Publications (2)

Publication Number Publication Date
DE3121131A1 DE3121131A1 (de) 1983-06-01
DE3121131C2 true DE3121131C2 (de) 1984-02-16

Family

ID=6133366

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813121131 Expired DE3121131C2 (de) 1981-05-27 1981-05-27 Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen

Country Status (1)

Country Link
DE (1) DE3121131C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991011025A1 (en) * 1990-01-16 1991-07-25 A.S Micro Electronics A method for manufacturing of mineature impedance matched interconnection patterns

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4201612C2 (de) * 1992-01-22 1996-07-18 Alf Harnisch Verfahren zur galvanischen Metall- und Legierungseinbringung in strukturierte Glas- oder Glaskeramikkörper und Verwendung des Verfahrens zur Herstellung von Metallverbunden
ES2124177B1 (es) * 1996-10-29 1999-09-16 Mecanismos Aux Ind Proceso de fabricacion de circuitos mixtos de 105 a 400 y de 17 a 105 micras.
US5779921A (en) * 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for selectively plating an organic substrate
JP3565069B2 (ja) * 1998-12-28 2004-09-15 ソニーケミカル株式会社 両面フレキシブルプリント基板の製造方法
DE102011089886A1 (de) * 2011-12-23 2013-02-07 Continental Automotive Gmbh Schaltungsträger und Verfahren zur Herstellung von einem Schaltungsträger
CN112739037B (zh) * 2020-11-07 2022-08-09 龙南骏亚柔性智能科技有限公司 一种三种铜厚柔性线路板制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1073197B (de) * 1955-06-28 1960-01-14
US3269861A (en) * 1963-06-21 1966-08-30 Day Company Method for electroless copper plating
DE1665771C2 (de) * 1966-09-30 1975-05-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung gedruckter Schaltungsplatten
AT294955B (de) * 1966-12-01 1971-12-10 Photocircuits Corp Verfahren zur Herstellung von gedruckten Leiterplatten
DE1812692A1 (de) * 1968-12-04 1970-11-05 Siemens Ag Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten
DE2247977B2 (de) * 1972-09-29 1979-02-08 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung doppelseitiger durchkontaktierter gedruckter Schaltungsplatten
GB1478341A (en) * 1973-06-07 1977-06-29 Hitachi Chemical Co Ltd Printed circuit board and method of making the same
DE2515706A1 (de) * 1975-04-10 1976-10-21 Siemens Ag Verfahren zur herstellung von durchkontaktierten gedruckten schaltungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991011025A1 (en) * 1990-01-16 1991-07-25 A.S Micro Electronics A method for manufacturing of mineature impedance matched interconnection patterns

Also Published As

Publication number Publication date
DE3121131A1 (de) 1983-06-01

Similar Documents

Publication Publication Date Title
EP0227857B1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
EP1191127A1 (de) Verfahren zur selektiven Metallisierung dielektrischer Materialien
DE3121131C2 (de) Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen
DE2059425A1 (de) Partieller Aufbau von gedruckten Mehrlagenschaltungen
DE4307784A1 (de) Verfahren zum Herstellen von mit Pads versehenen Leiterplatten für die SMD-Bestückung
EP0127691A1 (de) Verfahren zum Herstellen von gedruckten Schaltungen mit einer Leiterzugebene
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
EP0757885B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
EP0370133A1 (de) Verfahren zur Herstellung von Leiterplatten
DE3546611C2 (de)
DE69931551T2 (de) Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte
DE2645947C2 (de) Verfahren zur Herstellung einer gedruckten Schaltung
JPS58202589A (ja) プリント回路板の製造方法
DE2014138C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
EP1363483A2 (de) Mehrlagen-Leiterplatten-Verbundkörper sowie Verfahren zu dessen Herstellung
DE2247977B2 (de) Verfahren zur Herstellung doppelseitiger durchkontaktierter gedruckter Schaltungsplatten
DE2809013C2 (de) Verfahren zum Herstellen einer mit Bauelementen bestückten gedruckten Schaltungsplatte
DE1665771B1 (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
DE3623505C2 (de)
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten
DE2209178B2 (de) Verfahren zur Herstellung gedruckter Schaltungen
DE3412502A1 (de) Verfahren zur herstellung von leiterplatten
DE112011101006T5 (de) Leiterplatte mit Aluminium-Leiterbahnen, auf die eine lötbare Schicht aus Material aufgebracht ist
EP0788727B1 (de) Verfahren zur herstellung elektrischer schaltungsträger
DE3917923A1 (de) Verfahren zum herstellen von durchkontaktierten leiterplatten mit sehr kleinen oder keinen loetraendern um die durchkontaktierungsloecher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: ANT NACHRICHTENTECHNIK GMBH, 7150 BACKNANG, DE

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: ROBERT BOSCH GMBH, 70469 STUTTGART, DE

8339 Ceased/non-payment of the annual fee