DE3121131A1

DE3121131A1 - Verfahren zur herstellung von mit leiterbahnen versehenen schaltungsplatten mit metallischen durchkontaktierungen

Info

Publication number: DE3121131A1
Application number: DE19813121131
Authority: DE
Inventors: Dieter Ing.(grad.) 7121 Wahlheim Ackermann
Original assignee: AEG Telefunken Nachrichtentechnik GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1981-05-27
Filing date: 1981-05-27
Publication date: 1983-06-01
Also published as: DE3121131C2

Description

Verfahren zur Herstellung von mit Leiterbahnen versehenen
Schaltungsplatten mit metallischen Durchkontaktierungen.
Die Erfindung betrifft ein Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen der Leiterbahnen, bei dem auf eine beidseitige kupferkaschierte IsolierStoffplatte beidseitig eine Fotolackschicht aufgebracht wird.
Ein solches Verfahren ist bekannt aus DE-AS 22 47 977. Bei diesem Verfahren werden Schaltungsplatten nach beidseitigem Aufbringen einer Kunststoffschicht gleich gebohrt, In den Bohrungen wird stromlos Kupfer abgeschieden. Diese Kupferschicht wird galvanisch verstärkt und mit einer ätzresistenten Metallschicht (Gold) überzogen. Die Belichtung und Entwicklung der Kunststoffschicht erfolgt nach dem Aufbringen der ätzresistenten Metallschicht auf die Löchermetallisierung. Nachteilig bei diesem Verfahren ist die Notwendigkeit des Aufbringens einer ätzresistenten Metallschicht auf die Löchermetallisierung vor dem Belichtungs- und Entwicklungsvorgang. Wird als ätzresistente Metallschicht außerdem Gold verwendet, so ist eine gute Lötbarkeit nicht gewährleistet, da eine Zinn- Blei- Legierung mit Gold eine spröde Phase bildet. Beide Leiterplattenseiten werden beim Verfahren nach der DE-AS 22 47 977 gleich behandelt.
Es gibt zahlreiche Verfahren zur Herstellung von Leiterplatten mit durchkontaktierten Bohrungen, beispielsweise das Subtraktiv-, Additiv- und Semi-Additiv-Verfahren mit Abwand-Jungen. Diese Verfahren sind beispielsweise aus "Leiterplatten", Günther Herrmann, E. Leuze Verlag, 1978, Seiten 92 bis 98, 138 bis 145, 151 bis 160 und 161 bis 170 bekannt. Bei diesen herkömmlichen Herstellungsmethoden von Leiterplatten liegt zur Zeit die untere Grenze der Leiterbahnbreite bei etwa 200 bis 150um. Versucht man, Leiterplatten mit schmäleren Leiterbahnen herzustellen, so entstehen, bedingt durch die Aufeinanderfolge der herkömmlichen Verfahrensschritte, kaum vertretbare Ausschußraten, die außerdem schlecht kontrolierbar sind.
Um eine Erhöhung der Packungsdichte bei durchkontaktierten Leiterplatten zu erreichen, wurde vielfach die Mehrlagentechnik verwendet, die aber sehr aufwendig und teuer ist.
Aufgabe der Erfindung ist es ein Verfahren eingangs genannter Art anzugeben, welches die bekannten Vorteile des Feinätzens mit den herkömmlichen Verfahren zur Leitèrplattenherstellung mit Durchkontaktierung vereinbart.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Verfahrensschritte des Patentanspruchs 1 gelöst. In den Unteransprüchen sind vorteilhafte Weiterbildungen der Erfindung angegeben.
Mit dem erfindungsgemäßen Verfahren ist es möglich auf der Leiterplattenseite mit Feinleiterstruktur Leiterbahnen mit einer Breite von 50 bis 100,m zu erreichen. Besonders für Bauteilgenerationen mit hoher Packungsdichte ist das erfindungsgemäße Verfahren vorteilhaft einsetzbar. Da bei den heutigen Leiterplatten die hochintegrierten Bauteile überwiegend Signal zuleitungen zur Übertragung von Logikzuständen mit geringen Strömen benötigen und die Bestückung zumeist nur auf einer Leiterplattenseite erfolgt, bietet das erfindungsgemäße Verfahren erhebliche Vorteile.
In einer Weiterbildung der Erfindung wird die Kupferkaschierung der Leiterplattenseite mit Feinstruktur dicker gewählt, um trotz geringer Leiterbreite einen relativ großen Leiterquerschnitt zu bekommen. Auch die Möglichkeit des Aufgalvanisierens zur Leiterquerschnittvergrößerung ist gegeben.
Zum Schutz der Leiterbahnen und deren Flanken werden in einer Weiterbildung alle galvanisch verstärkten metallischen Flächen der ersten Leiterplattenseite auf galvanischem Wege mit einer zweiten Metallschicht (vorzugsweise Zinn oder Zinn-Blei) überzogen. Dadurch ist eine gute Lötbarkeit gewährleistet.
Da die Stromleitung beim Galvanisieren ausschließlich über die Durchkontaktierungen erfolgt, können Unterbrechungs fehler der Feinleiterstruktrur leicht erkannt werden; denn auf den Leiterbahnen mit Unterbrechung wird ab der Unterbrechungsstelle kein Zinn mehr abgeschieden und die rote Kupferkaschierung hebt sich deutlich von den verzinnten Strukturen ab.
Durch die Bohrung der Leiterplatte nach Ätzung der Feinleiterseite können die Kupferkaschierungen im Bereich der Bohrwandungen durch einen vorherigen Atzprozess nicht angegriffen werden.
Anhand der Zeichnungen wird die Erfindung nun näher erläu- tert. Dabei zeigt Fig. 1 die unbehandelte Leiterplatte, Fig. 2 die Leiterplatte mit entwickeltem Fotolack auf der Leiterplattenseite mit Feinleiterstruktur, Fig. 3 die Leiterplatte nach Ätzung der Feinleiterstruktur, Fig. 4 die gebohrte Leiterplatte, Fig. 5 die Leiterplatte mit aufgalvanisierter Kupferschicht, Fig. 6 die Leiterplatte nach dem Belichten und Entwickeln mit der Augenmaske, Fig. 7 die Leiterplatte nach der Differenzätzung, Fig. 8 die Leiterplatte nach Ätzung der Struktur mit groben Leiter zügen und Fig. 9 die fertige Leiterplatte mit Zinn-, bzw. Zinn-Blei-Überzug.
In Fig. 1 ist die unbehandelte Leiterplatte dargestellt.
Das Basismaterial bildet eine Isolierstoffplatte 1 aus Glasfaser-Epoxy oder Glasfaser-Teflon. Die Leiterplatte ist beidseitig mit Kupfer kaschiert. Die erste Leiterplattenseite 2 ist beim vorgestellten Ausführungsbeispiel dicker ausgebildet, damit für die Feinleiterstruktur ein stärkerer Leiterquerschnitt erreichbar ist. Die zweite Leiterplattenseite 4 dient als Basis zur Aufnahme einer Struktur mit groben Leiterzügen. Beispielsweise kann für die Kaschierung der ersten Leiterplattenseite 2 eine Stärke von 20, 35 oder 7011m gewählt werden und für die Kaschierung der zweiten Leiterplattenseite 4 eine Stärke von 20#m.
In Fig. 2 ist auf der ersten Leiterplattenseite 2 das positive Bild der Feinleiterstruktur vor dem Ätzprozeß zu sehen, wie es nach Belichtung und Entwicklung einer ersten Fotolackschicht 3 entstanden ist. Für diese Fotolackschicht 3 wird ein hochauflösendes Material verwendet, beispielsweise Fotolack AZ 111 von Shipley. Auf der zweiten Leiterplattenseite 4 ist eine geschlossene Fotolackschicht 3 zu sehen, die während der Belichtung und Entwicklung der ersten Leiterplattenseite 2 vor der Belichtung geschützt wird, sodaß sie für den folgenden Ätzprozeß eine ätzfeste Schicht darstellt.
Anschließend wird die Leiterplatte 1 in bekannter Weise geäzt. Es entstehen dabei Feinleiterstrukturen auf der ersten Leiterplattenseite 2, wohingegen die zweite Leiterplatten seite 4 noch die geschlossene Kaschierungsschicht trägt. Die Fotomaske für die Feinleiterstrukturen wird dabei so ausgelegt, daß die geringfügige vorherbestimmbare Unterätzung keinen nachteiligen Einfluß auf die spätere Schaltung hat.
Fig. 3 zeigt die Leiterplatte nach diesem Ätzprozeß und Ablösen (Strippen), der Fotolackschichten 3 auf beiden Leiterplattenseiten. Nun erfolgt das Bohren der Löcher zur anschließenden Durchkontaktierung aller Leiterbahnen (Fig. 4).
Zur Durchkontaktierung werden die Leiterplatten in üblicher Weise vorbehandelt und katalysiert, usw. Anschließend wird, wie in Fig. 5 dargestellt, chemisch verkupfert und galvanisch verstärkt, sodaß alle freigeäzten Lötanschlußflächen 8 mit der Kaschierung auf der zweiten Leiterplattenseite 4 durchkontaktiert sind. Durch die galvanische Verstärkung entsteht auf beiden Leiterplattenseiten 2 und 4 und an den Bohrwandungen 5 eine ca. 3 bis 5#m starke Metallschicht 6 aus Kupfer.
Beim nächsten Prozeß werden beide Leiterplattenseiten mit einem zweiten Fotolack 7 beschichtet (Fig. 6). Auf der Feinleiterseite wird mit einer Fotomaske, z.B. Riston>belichtet, die ein Bild der Lötanschlußflächen 8 trägt (Augenmasken).
Der Fotolack auf der zweiten Leiterplattenseite 4 wird ohne Fotomaske ausgehärtet. Nach dem Entwickeln sind dann die Lötanschlußflächen 8 und die Bohrwandungen 5 durch die zweite Fotolackschicht 7 geschützt. Dieser Verfahrensschritt ist unter dem Namen Tenting-Technik bekannt. Im Differenzätzverfahren wird die beim Galvanisierungsprozess abgeschiedene ca. 3 bis Spm starke Metallschicht 6 wieder heruntergeätzt, beispielsweise im Tauch- oder Durchlaufätzverfahren, sodaß die ursprüngliche Gestalt der Feinleiterstrukturen mit Ausnahme der Lötanschlußflächen 8 entsteht. Die Ätzzeiten für die Differenzätzung dieser relativ dünnen Kupferschicht sind sehr klein. Nach Ablösen (Strippen) der zweiten Fotolackschicht 7 liegt die Leiterplatte in der aus Fig. 7 ersichtlichen Form vor.
Beim folgenden Verfahrensschritt, vgl. Fig. 8, wird auf der zweiten Leiterplattenseite 4 ein negativ arbeitender Fotolack 13, beispielsweise Riston- Resistfilm der Firma Dupont, aufgebracht und in bekannter Weise mit einer mit positivem Layout versehenen Filmmaske belichtet und danach entwickelt.
Die metallischen Flächen 10 beider Leiterplattenseiten 2 und 4 sowie die Bohrwandungen 5 werden mit Kupfer aufgalvanisiert, dabei dienen die Durchkontaktierungen 9 als stromleitende Verbindungen zur Feinleiterstruktur der ersten Leiterplattenseite 2. Auch das nachfolgende Aufgalvanisieren einer zweiten Metallschicht 12, beispielsweise Zinn oder Zinn-Blei erfolgt auf diese Weise. Auf den Flanken 11 der Leiterbahnen der Feinleiterstruktur sowie an allen übrigen metallischen Flächen wird Zinn, bzw. Zinn-Blei abgeschieden sodaß alle Kupferflächen mit einem Schutzüberzug versehen und gut lötbar sind. Der Aufgalvanisierungsprozess wird solange aufrecht erhalten bis die Leiterbahnen samt aufgalvanisierten Metallschichten etwa die Stärke der dritten Fotolackschicht 13, die beispielsweise 50#ni betragen kann, erreicht haben. Würde man noch stärker aufgalvanisieren käme es zu unerwünschten Pilzbildungen, d.h. auf der zweiten Leiterplattenseite 4 könnte von den Leiterbahnen aus der Resistfilm 13 teilweise überwachsen werden.
Nach beendeter Aufgalvanisierung wird die dritte Fotolackschicht, Resistfilm 13, abgelöst. An den abgelösten Stellen wird schließlich die Struktur mit den groben Leiterzü- gen herausgeätzt. Die Leiterplatte 1 liegt dann, wie aus Fig. 9 ersichtlich, in ihrem Endzustand vor.

Claims

Patent ansprüche 1. Verfahren zur Herstellung von mit Leiterbahnen versehenen Schaltungsplatten mit metallischen Durchkontaktierungen der Leiterbahnen, bei dem auf eine beidseitige kupferkaschierte Isolierstoffplatte beidseitig eine Fotolackschicht aufgebracht wird, gekennzeichnet durch folgender aneinander anschließende Verfahrensschritte: - eine erste Leiterplattenseite (2) als Basis für eine Feinleiterstruktur wi-rd-in an sich bekannter Weise mit einem hochauflösendem ersten Fotolack (3) belichtet und entwickelt, - während der Belichtung und Entwicklung der ersten Leiterplattenseite (2) wird die zweite Leiterplattenseite (4) als Basis für eine Struktur mit groben Leiterzügen durch die Fotolackschicht geschützt, - die erste Leiterplattenseite (2) wird in bekannter Weise geätzt', - die ersten Fotolackschichten (3) werden entfernt (gestrippt) - die Leiterplatte (1) wird gebohrt und die Bohrwandungen (5) werden katalytisch behandelt und chemisch metallisiert, sodaß alle Leiterbahnen der ersten Leiterplattenseite (2) Durchkontaktierungen (9) zur Kaschierung der zweiten Leiterplattenseite (4) aufweisen, - auf beiden Leiterplattenseiten (2, 4) sowie auf den Bohrwandungen (5) wird eine Metallschicht (6) aufgal vanisiert, - beide Leiterplattenseiten (2, 4) werden mit einem zweiten Fotolack (7) beschichtet, - die erste Leiterplattenseite (2) wird mit einer Fotomaske belichtet, die ein Bild der Lötanschlußflächen (8) an den Durchkontaktierungen (9) trägt, und der Fotolack auf der zweiten Leiterplattenseite (4) wird ohne Fotomaske ausgehärtet, - die aufgalvanisierte Metallschicht (6) auf der ersten Leiterplattenseite (2) wird mit Ausnahme der Lötanschlußflächen (8) im Differenzätzverfahren heruntergeätzt, - der zweite Fotolack (7) wird auf beiden Leiterplattenseiten (2, 4) entfernt (gestrippt), - auf der zweiten Leiterplattenseite (4) wird negativ arbeitender dritter Fotolack (13) aufgebracht und in bekannter Weise mit einer positiv arbeitenden Fotomaske belichtet und entwickelt, - die metallischen Flächen (10) beider Leiterplattenseiten (2, 4) sowie der Bohrwandungen(5) werden auf galvanischem Wege verstärkt, wobei die zur Stromleitung beim Galvanisieren nötige elektrische Verbindung der zweiten Leiterplattenseite (4) zur ersten Leiterplattenseite (2) ausschließlich mittels der Durchkontaktierungen (9) erreicht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die erste Leiterplattenseite (2) als Basis für die Feinleiterstruktur eine dickere Kupferkaschierung gewählt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die galvanisch verstärkten metallischen Flächen (10) der ersten Leiterplattenseite (2) samt ihren Flanken (11) auf galvanischem Wege mit einer zweiten Metallschicht (12) überzogen werden.