DE3137279C2 - Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige Leiterplatte - Google Patents
Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige LeiterplatteInfo
- Publication number
- DE3137279C2 DE3137279C2 DE3137279A DE3137279A DE3137279C2 DE 3137279 C2 DE3137279 C2 DE 3137279C2 DE 3137279 A DE3137279 A DE 3137279A DE 3137279 A DE3137279 A DE 3137279A DE 3137279 C2 DE3137279 C2 DE 3137279C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- printed circuit
- lacquer
- etch
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4685—Manufacturing of cross-over conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Eine mehrlagige Leiterplatte besteht aus einer kupferkaschierten Grundplatte (1), auf der eine erste Lage von Leiterbahnen (2, 3, 4; 5, 6, 7) dadurch erzeugt wird, daß ein ätzfester, elektrisch leitfähiger Lack an den entsprechenden Stellen aufgebracht wird. In einem Ätzbad werden die nicht von dem ätzfesten Lack bedeckten Kupferschichten weggeätzt. Anschließend wird eine Isolierlackschicht (16) zumindest im Kreuzungsbereich von Leiterbahnen der ersten Lage und einer zweiten Lage aufgebracht. An vorbestimmten Stellen wird ein galvanisierbarer, vorzugsweise kohlenstoffhaltiger Lack aufgebracht und anschließend mit einer galvanisch aufgetragenen Metallschicht überzogen.
Description
dadurch gekennzeichnet,
daß der Isolierlack bis auf vorgesehene Verbindungsbereiche und Schaltkontaktflächen ganzflächig auf die erste Leiterbahnschicht aufgebracht wird und
daß der Isolierlack bis auf vorgesehene Verbindungsbereiche und Schaltkontaktflächen ganzflächig auf die erste Leiterbahnschicht aufgebracht wird und
der die zweite Leiterbahnschicht bildende, ätzfeste, elektrisch leitende Lack galvanisierbar ist und nach
dem Aushärten mit einer galvanisch aufbringbaren Metallschicht versehen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der die zweite Leiterbahnschicht bildende
Lack kohlenstoffhaltig ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Metallschicht korrosionsbeständiges
Metall enthält.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der galvanisierbare
Lack in Fenster des Isolierlackes aufgebracht wird, wobei diese Fenster an den Verbindungsbereichen
zwischen der ersten und der zweiten Leiterbahnschicht vorhanden sind.
5. Mehrlagige Leiterplatte, hergestellt durch ein Verfahren nach einem der Ansprüche 1 bis 4, mit
einer Grundplatte, einer darüberliegenden Kupferschicht in Form von Leiterbahnen, mit einer über
diesen Leiterbahnen liegenden Schicht aus ätzfestem, elektrisch leitendem Lack, mit einer Isolierlackschicht,
die an Kreuzungsstellen der Leiterbahnen aufgebracht ist und mit einer zweiten Leiterbahnschicht
aus elektrisch leitfähigem Lack, die mit vorbestimmten Stellen der ersten Leiterbahnschicht
bzw. deren ätzfestem, elektrisch leitendem Lack in Verbindung steht, nach Hauptpatent 30 13 667, dadurch
gekennzeichnet,
daß der Isolierlack (16) bis auf vorgesehene Verbindungsbereiche (9, 10) und Schaltkontaktflächen (7)
ganzflächig auf die erste Leiterbahnschicht aufgebracht ist und
der die zweite Leiterbahnschicht (13,14,15) bildende
ätzfeste, elektrisch leitende Lack galvanisierbar ist und nach dem Aushärten mit einer galvanisch
aufgebrachten Metallschicht versehen ist.
6. Mehrlagige Leiterplatte nach Anspruch 5, dadurch gekennzeichnet, daß der galvanisierbare Lack
kohlenstoffhaltig ist.
7. Mehrlagige Leiterplatte nach Anspruch 5, dadurch gekennzeichnet, daß die galvanisch aufgetragene
Metallschicht korrosionsbeständige, metallische Kontaktwerkstoffe enthält
8. Mehrlagige Leiterplatte nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß der
galvanisierbare Lack und die Metallschicht in Fenstern (9, tO, 11,12) des Isolierlackes (16) aufgebracht
sind.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Mehrlagen-Leiterplatte sowie auf eine
nach dem Verfahren hergestellte mehrlagige Leiterplatte nach dem Hauptpatent P 30 13 667.
In dem Hauptpatent ist ein Verfahren zur Herstellung von Leiterplatten beschrieben, bei dem auf eine kupferkaschierte
Grundplatte ein ätzfester Lack in Form von gewünschten Leiterbahnen aufgebracht wird und nach
dem Aushärten des ätzfesten Lackes die nicht mit dem ätzfesten Lack bedeckte Kupferschicht weggeätzt wird,
wobei dorther ätzfeste Lack elektrisch leitend ist
Zur Herstellung von Mehrlagen-Leitplatten sieht das Hauptpatent weiterhin ein Verfahren vor, bei dem an
Kreuzungsstellen der Leiterbahnen nach dem Herstellen einer ersten Leiterbahnschicht ein Isolierlack aufgebracht
wird und anschließend im Bereich des Isolierlakkes ein elektrisch leitender Lack in Form von Leiterbahnbrücken
aufgebracht wird, wobei dort der ätzfeste, elektrisch leitende Lack in Form aller Leiterbahnen mit
Ausnahme der Kreuzungsstellen aufgebracht wird.
Kurz zusammengefaßt, liegt der wesentliche Grundgedanke
des Hauptpatentes darin, einen elekrisch leitfähigen, ätzfesten Lack als sogenannte »Ätzreserve« zu
verwenden. Dies hat u. a. die Vorteile, daß dieser Lack elektrisch parallel zu den Leiterbahnen liegt und somit
deren Widerstand verringert Auch schützt dieser Lack die darunterliegenden Leiterbahnen vor Oxidation, was
vor allem bei Leiterbahnen aus Kupfer ein wesentlicher Vorteil ist.
Aufgabe der vorliegenden Erfindung ist es, das Verfahren bzw. die Mehrlagen-Leiterplatte nach dem
Hauptpatent dahingehend zu verbessern, daß mit einfach auszuführenden Herstellschritten die elektrische
Leitfähigkeit der zweiten Leiterbahnschicht erhöht wird, insbesondere im Bereich von Leiterbahnbrücken.
Diese Aufgabe wird durch die im Kennzeichenteil der Patentansprüche 1 bzw. 5 angegebenen Merkmale gelöst
Vorteilhafte Ausgestaltungen und Weiterbildungen
so der Erfindung sind den Unteransprüchen zu entnehmen. Mit der Erfindung werden folgende Vorteile erreicht:
Der Isolierlack, der ohnehin zur Trennung der beiden Leiterbahnschichten aufgebracht werden muß, übernimmt
zusätzlich die Funktion einer Galvanisiermaske, die ansonsten in einem zusätzlichen Arbeitsschritt aufgebracht
werden müßte. Durch diese Funktion der »Galvanisiermaske« wird auch sichergestellt, daß wirklich
nur diejenigen Stellen galvanisiert werden, bei denen es erforderlich ist. Durch die galvanisch aufgetragene
Metallschicht, die elektrisch paraiiei zu dem elektrisch leitfähigen, galvanisierbaren Lack liegt, wird der
elektrische Widerstand beträchtlich herabgesetzt. Darüber hinaus ist das Aufbringen der Metallscnicht auf
galvanischem Wege technisch einfach und zuverlässig durchzuführen, wobei man eine sehr gut haftende Verbindung
zwischen dem galvanisierbaren Lack und der galvanisch aufgetragenen Metallschicht erhält.
Eine Voraussetzung für das Galvanisieren ist natür-
Eine Voraussetzung für das Galvanisieren ist natür-
lieh, daß alle zu galvanisierenden Stellen elektrisch zugänglich
sind, um an die Kathode einer Galvanisiereinrichtung angeschlossen werden zu können. Sind bei einer
fertigen Leiterplatte nicht alle Leiterbahnen zum Rand der Leiterplatte geführt, so können zur Erfüllung
dieser Forderung Hilfsverbindungen vorgesehen sein, die später beim Stanzen oder Bohren der Leiterplatte
entfernt werden.
Im HinbUck auf Lötpunkte der Leiterbahnen ergibt
sich, wenn die Stellen ebenfalls mit einer galvanisch aufgetragenen Metallschicht beschichtet sind, der Vorteil,
daß diese Metallschicht lötbar ist, so daß der elektrisch leitende Lack, der auf der ersten Leiterbahnschicht liegt
und der nicht bzw. nur schlecht lötbar ist, vor dem Löten nicht entfernt werden muß. Hierdurch wird ein weiterer
Arbeitsschritt eingespart
im folgenden wird anhand eines Ausführungsbeispieles
die Erfindung im Zusammenhang mit den Figuren ausführlich erläutert Es zeigt
F i g. 1 eine schematische Draufsicht einer Leiterplatte nach der Herstellung der ersten Leiterbahnanlage;
F i g. 2 eine Ansicht ähnlich F i g. 1 nach dem Aufbringen des Isolierlackes; und
F i g. 3 eine Draufsicht auf die fertige Leiterplatte.
Gleiche Bezugszeichen in den einzelnen Figuren bezeichnen gleiche Teile.
Eine kupferkaschierte Grundplatte 1 besteht aus einer Schicht eines elektrisch nicht-leitenden Materials,
wie z. B. Hartpapier und einer darüberliegenden Kupferschicht Auf diese Kupferschicht wird in einem ersten
Arbeitsgang eine Schicht aus ätzfestem, elektrisch leitendem Lack in Form der gewünschten Leiterbahnen 2,
3, 4, sowie gegebenenfalls mit »Brückenpfeilern« 5, 6 und Schaltkontaktflächen 7 aufgebracht Dieses Aufbringen
geschieht vorzugsweise mittels Siebdrucktechnik. Nach Aushärtung dieses Lackes wird die nicht von
ihm bedeckte Kupferschicht in einem Ätzbad weggeätzt, so daß nur das von dem Lack bedeckte Kupfer auf
der Grundplatte 1 stehenbleibt.
Nach diesem Arbeitsgang wird, wie in F i g. 2 gezeigt,
ein Isolierlack 16 zumindest auf diejenigen Stellen der Leiterplatten aufgebracht, vorzugsweise gedruckt, die
später mit den Leiterbahnen der zweiten Lage versehen werden sollen. Im gezeigten Ausführungsbeispiel ist der
größte Teil der Leiterplatte mit dem Isolierlack 16 bedeckt, wobei lediglich einzelne Stellen bzw. Fenster 9,
10,11,12 freigelassen sind. Die Fenster 9 und 10 lassen
hierbei die »Brückenpfeiler« 5 und 6 frei, das Fenster 11 läßt die Schaltkontaktfläche 7 frei und das Fenster 12
läßt eine Lötstelle frei, die eine durch die Grundplatte 1 so hindurchgehende Bohrung 8 aufweist
Nach Aushärten des Isolierlackes 16 wird in einem nächsten Arbeitsgang ein kohlenstoffhaltiger, elektrisch
leitfähiger Lack an gewünschten Stellen aufgebracht, vorzugsweise mittels Siebdrucktechnik. Im einzelnen
handelt es sich hierbei um eine Brücke 13, die die Brükkenpfeiler 5 und 6 miteinander verbindet. Diese Brücke
wird also durch die Fenster 9 und 10 hindurch aufgebracht sowie über die zwischen diesen Fenstern liegende
Schicht des isoiieriacks 16.
Weiterhin können auch die Schaltkontaktfläche 7 und/oder die Lötfläche mit Schichten 14 bzw. 15 des
kohlenstoffhaltigen Lacks bedruckt werden. Am Ende dieses Arbeitsganges ist die Leiterplatte in dem in
F i g. 3 gezeigten Zustand.
Im letzten Arbeitsgang werden die (nicht dargestellten)
zum Rand der Leiterplatte 1 geführten Enden der Leiterbahnen 2 bzw. 4 und 3 an eine Elektrode (Kathode)
einer Galvanisiereinrichtung angeschlossen. In dem darauffolgenden Galvanisiervorgang werden die Kohlenstofflackschichten
13,14,15 galvanisiert, d. h. mit einer
Metallschicht überzogen, die vorzugsweise im wesentlichen Kupfer enthält
Aus F i g. 3 ist auch ersichtlich, daß alle Kohlenstofflackschichten
elektrisch mit den Leiterbahnen 2,3 bzw. 4 verbunden sind, so daß ihr elektrischer Anschluß an
die Galvanisiereinrichtung keinerlei Probleme mit sich bringt
Dadurch, daß die galvanisch aufgetragene Metallschicht
elektrisch parallel zu der Kohlenstofflackschicht liegt ist der elektrische Widerstand dieser Schichten
beträchtlich herabgesetzt wodurch Probleme durch überhöhten Spannungsabfall und damit verbundene
Wärmeentwicklung beseitigt werden.
Durch die verbesserte Leitfähigkeit wird an Schaltkontaktstellen, wie z. B. der Stelle 7 bzw. 14 ein geringerer
Übergangswiderstand erzielt während an Lötstellen, wie z. B. der Stelle 15 auch eine gute Lötfähigkeit
durch die galvanisch aufgetragene Metallschicht erhalten wird.
Weiterhin ist ersichtlich, daß ohne aufwendiges Anfertigen einer Galvanisiermaske sichergestellt ist, daß
tatsächlich nur diejenigen Stellen mit der galvanisch aufgetragenen Metallschicht versehen werden, die hierfür
vorgesehen sind.
Es sei noch darauf hingewiesen, daß auch der ätzfeste, elektrisch leitende Lack, der die Leiterbahnen der ersten
Lage abdeckt, gegen galvanische Schichten resistent sein kann, d. h. daß sich auf ihm galvanisch keine
Metallschichten abscheiden lassen. In diesem Falle ist es nicht erforderlich, die gesamte Leiterplatte mit Ausnahme
der Fenster 9,10,11,12 mit Isolierlack 16 zu bedrukken.
Vielmehr genügt es, nur die Kreuzungsstellen, d. h. im gezeigten Ausführungsbeispiel, einen die Brückenpfeiler
5 und 6 verbindenden Bereich mit Isolierlack zu versehen.
Anstelle der galvanischen Beschichtung der Lötfläche 15 kann auch der ätzfeste, elektrisch nicht-leitende Lack
an der Lötstelle entfernt werden, um diese für das Löten vorzubereiten. Gegebenenfalls kann auch noch eine
Entoxidation dieser Stelle vorgenommen werden.
Hierzu 1 Blatt Zeichnungen
Claims (1)
1. Verfahren zur Herstellung von Mehrlagen-Leiterplatten, bei dem
a) auf eine kupferkaschierte Grundplatte ein ätzfester Lack in Form von gewünschten Leiterbahnen
einer ersten Leiterbahnschicht aufgebracht wird,
b) nach dem Aushärten des ätzfesten Lackes die nicht mit dem ätzfesten Lack bedeckte Kupferschicht
weggeätzt wird,
c) an Kreuzungsstellen der Leiterbahnen nach dem Herstellen der ersten Leiterbahnschicht
ein Isolierlack aufgebracht wird, und
d) anschließend im Bereich des Isolierlackes ein ätzfester, elektrisch leitender Lack einer zweiten
Leiterbahnschicht aufgebracht wird, nach Hauptpatent 30 13 667,
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3137279A DE3137279C2 (de) | 1981-09-18 | 1981-09-18 | Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige Leiterplatte |
US06/410,983 US4520228A (en) | 1981-09-18 | 1982-08-24 | Multi-layer conductor plate and a method of making |
FR8214598A FR2513476B1 (fr) | 1981-09-18 | 1982-08-25 | Plaquette a circuit a plusieurs couches et son procede de fabrication |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3137279A DE3137279C2 (de) | 1981-09-18 | 1981-09-18 | Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige Leiterplatte |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3137279A1 DE3137279A1 (de) | 1983-04-14 |
DE3137279C2 true DE3137279C2 (de) | 1986-12-11 |
Family
ID=6142102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3137279A Expired DE3137279C2 (de) | 1981-09-18 | 1981-09-18 | Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige Leiterplatte |
Country Status (3)
Country | Link |
---|---|
US (1) | US4520228A (de) |
DE (1) | DE3137279C2 (de) |
FR (1) | FR2513476B1 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4586105A (en) * | 1985-08-02 | 1986-04-29 | General Motors Corporation | High voltage protection device with a tape covered spark gap |
US4783578A (en) * | 1986-08-22 | 1988-11-08 | Flexwatt Corporation | Multi-conductor cables |
DE3719219A1 (de) * | 1987-06-09 | 1988-12-22 | Grundig Emv | Verfahren zur herstellung einer leiterplatte |
US5969924A (en) * | 1997-09-23 | 1999-10-19 | Hewlett Packard Company | Spark gap for overcoated printed circuit boards |
US6059983A (en) * | 1997-09-23 | 2000-05-09 | Hewlett-Packard Company | Method for fabricating an overcoated printed circuit board with contaminant-free areas |
US7282647B2 (en) * | 2002-12-23 | 2007-10-16 | Intel Corporation | Apparatus for improving coupling across plane discontinuities on circuit boards |
GB0316351D0 (en) * | 2003-07-12 | 2003-08-13 | Hewlett Packard Development Co | A cross-over of conductive interconnects and a method of crossing conductive interconnects |
US20130161083A1 (en) * | 2011-12-22 | 2013-06-27 | Tyco Electronics Corporation | Printed circuit boards and methods of manufacturing printed circuit boards |
CN204480832U (zh) | 2014-03-10 | 2015-07-15 | 台湾艾华电子工业股份有限公司 | 触控式可变电阻结构 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB635947A (en) * | 1947-10-30 | 1950-04-19 | Alfred Gordon Clarke | Improvements in or relating to methods of making electrical conducting patterns suchas wiring circuits for radio receivers |
US3167490A (en) * | 1957-07-17 | 1965-01-26 | Friedman Abraham | Printed circuit |
US3560256A (en) * | 1966-10-06 | 1971-02-02 | Western Electric Co | Combined thick and thin film circuits |
DE1924775B2 (de) * | 1969-05-14 | 1971-06-09 | Verfahren zur herstellung einer leiterplatte | |
US3798762A (en) * | 1972-08-14 | 1974-03-26 | Us Army | Circuit board processing |
US3998677A (en) * | 1974-11-21 | 1976-12-21 | Western Electric Company, Inc. | Technique for using solder etch resist in generation of patterns on printed wiring boards |
JPS5210568A (en) * | 1974-12-28 | 1977-01-26 | Hideo Machida | Method of manufacturing multilayered printed wiring substrate |
DE3013667C2 (de) * | 1980-04-09 | 1983-01-20 | Wilhelm Ruf KG, 8000 München | Leiterplatte und Verfahren zu deren Herstellung |
DE3014041C2 (de) * | 1980-04-11 | 1982-04-08 | Braun Ag, 6000 Frankfurt | Verfahren zur Aufbringung von elektrisch leitenden Bahnen auf einen Träger aus Isolierstoff |
-
1981
- 1981-09-18 DE DE3137279A patent/DE3137279C2/de not_active Expired
-
1982
- 1982-08-24 US US06/410,983 patent/US4520228A/en not_active Expired - Fee Related
- 1982-08-25 FR FR8214598A patent/FR2513476B1/fr not_active Expired
Non-Patent Citations (1)
Title |
---|
NICHTS-ERMITTELT |
Also Published As
Publication number | Publication date |
---|---|
FR2513476B1 (fr) | 1985-06-14 |
FR2513476A1 (fr) | 1983-03-25 |
US4520228A (en) | 1985-05-28 |
DE3137279A1 (de) | 1983-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112006002516B4 (de) | Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand | |
DE3013667C2 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
DE2029071A1 (de) | Kehrschichtige Anordnung für eine gedruckte Schaltung | |
EP0166105B1 (de) | Flexible Leiterplatte und Verfahren zu ihrer Herstellung | |
DE1817434B2 (de) | Verfahren zur Herstellung einer elektrischen Leitungsanordnung | |
DE3137279C2 (de) | Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige Leiterplatte | |
DE2509912B2 (de) | Elektronische Dünnfilmschaltung | |
DE4307784C2 (de) | Verfahren zum Herstellen von mit Pads versehenen Leiterplatten für die SMD-Bestückung | |
DE3045280C2 (de) | Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat | |
EP0030335A2 (de) | Elektrische Leiterplatte | |
CH628195A5 (en) | Printed-circuit board having at least two wiring layers | |
EP0073904A2 (de) | Verfahren zur Herstellung von gedruckten Schaltungen | |
DE1496984C3 (de) | Verfahren zum Herstellen gedruckter Schaltungen mit galvanisch erzeugten Leiterbahnen nach der Aufbaumethode | |
DE1930642A1 (de) | Leiterplatte zum Aufnehmen und Verbinden elektrischer Bauelemente | |
DE3704498C2 (de) | ||
DE1206976B (de) | Verfahren zum Herstellen gedruckter Schaltungen nach der Aufbaumethode | |
WO1985000085A1 (en) | Printed board for the surface soldering of integrated miniature circuits and manufacturing method of such printed boards | |
DE2809013C2 (de) | Verfahren zum Herstellen einer mit Bauelementen bestückten gedruckten Schaltungsplatte | |
DE2234408A1 (de) | Verfahren zur herstellung einer elektrischen leiteranordnung | |
DE2013258C3 (de) | Verfahren zur Herstellung von stiftförmigen Anschlußteilen einer gedruckten Schaltungsplatte | |
DE2247977B2 (de) | Verfahren zur Herstellung doppelseitiger durchkontaktierter gedruckter Schaltungsplatten | |
DE2748271C3 (de) | Gedruckte Leiterplatte und Verfahren zur Herstellung derselben | |
DE3522852A1 (de) | Verfahren zur herstellung eines zwischentraegers fuer halbleiterkoerper | |
DE2241962C3 (de) | Verfahren zur Herstellung eines Oberflächenschutzes für gedruckte Schaltungen | |
DE2144078C3 (de) | Leiterplatte mit Uberkreuzungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3013667 Format of ref document f/p: P |
|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3013667 Format of ref document f/p: P |
|
8110 | Request for examination paragraph 44 | ||
AF | Is addition to no. |
Ref country code: DE Ref document number: 3013667 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8340 | Patent of addition ceased/non-payment of fee of main patent |