DE3522852A1 - Verfahren zur herstellung eines zwischentraegers fuer halbleiterkoerper - Google Patents

Verfahren zur herstellung eines zwischentraegers fuer halbleiterkoerper

Info

Publication number
DE3522852A1
DE3522852A1 DE19853522852 DE3522852A DE3522852A1 DE 3522852 A1 DE3522852 A1 DE 3522852A1 DE 19853522852 DE19853522852 DE 19853522852 DE 3522852 A DE3522852 A DE 3522852A DE 3522852 A1 DE3522852 A1 DE 3522852A1
Authority
DE
Germany
Prior art keywords
electrically conductive
etching
etching mask
conductive layer
passivated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853522852
Other languages
English (en)
Other versions
DE3522852C2 (de
Inventor
Yahya Dipl Ing Haghiri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GAO Gesellschaft fuer Automation und Organisation mbH
Original Assignee
GAO Gesellschaft fuer Automation und Organisation mbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GAO Gesellschaft fuer Automation und Organisation mbH filed Critical GAO Gesellschaft fuer Automation und Organisation mbH
Priority to DE3522852A priority Critical patent/DE3522852C2/de
Priority to AT0096086A priority patent/AT399423B/de
Publication of DE3522852A1 publication Critical patent/DE3522852A1/de
Application granted granted Critical
Publication of DE3522852C2 publication Critical patent/DE3522852C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R25/00Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
    • H04R25/60Mounting or interconnection of hearing aid parts, e.g. inside tips, housings or to ossicles
    • H04R25/609Mounting or interconnection of hearing aid parts, e.g. inside tips, housings or to ossicles of circuitry
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung ei­ nes Zwischenträgers für die Kontaktierung eines Halblei­ terkörpers, wobei aus einer leitenden Schicht Leiterbah­ nen geätzt werden, die jeweils einen Außenkontakt für die spätere externe Kontaktierung bestimmen und einen, dem jeweiligen Anschlußpunkt des Halbleiterkörpers zugeordne­ ten, Innenkontakt aufweisen, wobei zumindest die Außen­ kontakte mit mindestens einem weiteren elektrisch leiten­ den Material beschichtet sind.
Das obengenannte Verfahren wird in zunehmendem Maße ein­ gesetzt für die Kontaktierung bzw. Halterung von Halblei­ terkörpern auf Endlosfilmen. Ausgangspunkt für das Ver­ fahren ist im allgemeinen ein elektrisch nichtleitender Kunststoffilm, der mit einem elektrisch leitenden Mate­ rial beschichtet ist. Als Material wird hier in der Regel Kupfer verwendet, da es sich aus vielen Gründen für die­ sen Anwendungszweck bewährt hat. Aus der leitenden Kup­ ferfolie wird zunächst nach bekannten Verfahren die ge­ wünschte Leiterbahnstruktur geätzt. In einem geeigneten Automaten werden schließlich die einzelnen Anschlußpunkte des Halbleiters mit den entsprechenden Enden der Leiter­ bahn verbunden. Eine bekannte, nach dem genannten Verfah­ ren hergestellte IC-Bauform ist das sogenannte Mikropack (siehe dazu Sonderdruck aus "Bauteile Report" 16/1978, Heft 2, Seite 40 bis 44). Mikropacks und auch andere filmkontaktierende Bauformen können überall dort vorteil­ haft eingesetzt werden, wo die Kleinheit des Endprodukts eine besondere Rolle spielt. Die Oberflächenmontage auf Leiterplatten für Uhren, Hörgeräte etc., aber auch Aus­ weiskarten, ist seit längerer Zeit bekannt.
Bei den meisten Anwendungen ist es notwendig, das Grund­ material, beispielsweise Kupfer, mit zusätzlichen Mate­ rialien zu beschichten. So werden beispielsweise die Kup­ ferbahnen verzinnt, um sie gegen Oxidation zu schützen. Ein Verzinnen der Kupferbahnen ist auch dann notwendig, wenn die Verbindung des Halbleiterkörpers mit der Leiter­ bahnstruktur über einen Lötprozeß vorgenommen wird. Wer­ den die filmmontierten Halbleiterkörper in Ausweiskarten eingesetzt, dienen die äußeren Enden der Leiterbahnen als Kontaktflächen, die in direkte Berührung mit geeigneten Kontaktstiften eines Prüfgerätes gebracht werden. Zur Erhöhung der Verschleißfestigkeit der Kontaktflächen und zur Erzielung niedriger Übergangswiderstände ist es zweckmäßig, die Kontaktflächen z. B. mit einer Nickel- Goldschicht zu versehen.
Es ist also in den meisten Fällen notwendig, die aus Kup­ fer bestehenden Leiterbahnen mit zusätzlichen, elektrisch leitfähigen Materialien zu beschichten. Schichten gerin­ ger und gleichmäßiger Dicke werden durch sogenannte gal­ vanische Metallabscheidung erzielt, wobei diejenigen Lei­ terbahnflächen, auf die Metall abgeschieden werden soll, elektrisch mit einer Stromquelle zu verbinden sind. Dazu ist es aus dem Stand der Technik bekannt, die gewünschte Leiterbahnstruktur mit Hilfe einer geeigneten Ätzmaske aus der Kupferschicht so zu ätzen, daß alle Leiterbahnen zunächst noch elektrisch untereinander verbunden sind. Nach dem Galvanisieren oder auch erst nach der Montage des Halbleiterkörpers werden die Kurzschlußbrücken mit einem geeigneten Stanzwerkzeug entfernt. In der Serien­ fertigung haben die Positionierung zwischen Film und Stanzwerkzeug und der Stanzvorgang selbst mit hoher Ge­ nauigkeit zu erfolgen. Dies stellt sowohl hohe Anforde­ rungen an die Fertigung des Werkzeugs als auch an die Führung und Positionierung des Zwischenträgers relativ zum Werkzeug. Das gilt vor allem dann, wenn die Leiter­ bahnstrukturen sehr fein ausgeführt und auf möglichst engem Raum angeordnet sind.
Es ist auch bekannt, auf der noch ganzflächig vorhandenen Kupferschicht partiell überall dort eine galvanische Me­ tallabscheidung vorzunehmen, wo die spätere Leiterbahn­ struktur entstehen soll. Im dem nachfolgenden Ätzvorgang zur Erzeugung der eigentlichen Leiterbahnstruktur aus der Kupferbeschichtung dient dann die partiell aufgebrachte Metallschicht als Ätzmaske. Da bei jedem Ätzvorgang Un­ terätzungen nicht vermeidbar sind, wird mehr Grundmate­ rial, in diesem Fall Kupfer, entfernt als durch die Um­ risse der Ätzmaske vorgegeben ist. An den Randbereichen jeder Leiterbahn überragt daher die zusätzliche Metall­ schicht das Grundmaterial und neigt dazu, zu brechen. Der sich lösende Teil kann später bei der Anwendung des Schaltkreises zu einem Kurzschluß zwischen den Leiterbah­ nen führen.
Die Aufgabe der Erfindung besteht deshalb darin, ein Ver­ fahren vorzuschlagen, mit dem Leiterbahnstrukturen zu­ sätzlich mit elektrisch leitenden Materialien beschichtet werden können, ohne daß nach der Beschichtung ein Stanz­ vorgang notwendig ist und bei dem die sich durch die Un­ terätzung ergebenden Probleme vermieden werden.
Die Aufgabe wird erfindungsgemäß durch die im kennzeich­ nenden Teil des Hauptanspruchs angegebenen Merkmale ge­ löst.
Gemäß einem ersten Ausführungsbeispiel der Erfindung wer­ den die Leiterbahnen zunächst nur soweit aus dem leiten­ den Material ausgeätzt, daß zwischen den Leiterbahnen eine zwar sehr dünne, aber noch leitende Beschichtung stehen bleibt. Diese Beschichtung verbindet alle Leiter­ bahnen untereinander und ermöglicht somit das Aufbringen einer zusätzlichen, leitenden Oberflächenschicht durch galvanische Metallabscheidung. Vor dem Galvanisieren sind diejenigen Bereiche des Grundmaterials, die nicht be­ schichtet werden sollen, durch geeignete Maßnahmen zu passivieren. Dies kann beispielsweise durch eine entspre­ chend aufgebrachte Fotolackschicht geschehen. Nach dem Galvanisieren werden die zunächst noch zwischen den Lei­ terbahnen verbliebenen Bereich durch einen weiteren Ätz­ vorgang vollständig entfernt, so daß nun die Leiterbahnen isoliert voneinander auf dem Filmträger angeordnet sind.
Mit dem erfindungsgemäßen Verfahren ist es möglich, auf kostspielige Stanzwerkzeuge, die außerdem mit sehr hoher Genauigkeit relativ zum zu stanzenden Material positio­ niert werden müssen, zu verzichten.
Weitere bevorzugte Ausführungsformen, Vorteile und Wei­ terbildungen der Erfindung ergeben sich aus den Unteran­ sprüchen sowie aus der nachfolgenden Beschreibung von Ausführungsbeispielen der Erfindung anhand der Figuren.
Darin zeigen:
Fig. 1a-h die einzelnen Verfahrensschritte, (Schnittbildern),
Fig. 2a, b einen Zwischenträger in der Aufsicht gemäß einer weiteren Ausführungsform, wobei 2a den Träger nach dem Ätzen der Leiterbahnen und 2b nach dem Beschichten mit einem zu­ sätzlichen Material zeigt,
Fig. 3 einen Schnitt entlang der Linie III-III in Fig. 2,
Fig. 4 einen Schnitt entlang der Linie IV-IV in Fig. 2 und
Fig. 5 einen Zwischenträger gemäß dem Stand der Technik.
Die Fig. 1a bis h demonstrieren die einzelnen Verfahrens­ schritte einer erfindungsgemäßen Lösung. In den einzelnen Schnittbildern sind zur besseren Veranschaulichung die Materialdicken stark überhöht gezeichnet.
Ausgangsprodukt für das erfindungsgemäße Verfahren ist ein, beispielsweise mit Kupfer, beschichteter Trägerfilm 1 aus Polyimid, wobei die Kupferschicht 2 mit einer Foto­ lackschicht 3 überzogen ist. Die Fotolackschicht 3 wird mit Hilfe einer Maske derart belichtet, daß nach dem Ent­ wickeln die in Fig. 1b gezeigte Ätzmaske 4 gebildet wird. Die Ätzmaske 4 bedeckt die gesamte Fläche der späteren Leiterbahnstruktur des Trägers, während die Bereiche, die bei dem nachfolgenden Ätzvorgang entfernt werden sollen, freibleiben.
Die Fig. 1c zeigt den Zwischenträger nach dem ersten Ätz­ vorgang; die Fig. 1d nach dem Entfernen der Fotolack­ schicht. Wie man den Figuren entnehmen kann, ist zwischen den Leiterbahnen 5 durch einen vorzeitigen Abbruch des Ätzvorgangs ein Teil des Grundmaterials, in diesem Fall Kupfer, erhalten geblieben, so daß die Leiterbahnen 5 untereinander elektrisch verbunden bleiben. Bevor nun die Leiterbahnen zusätzlich mit einem leitenden Material durch galvanische Metallabscheidung beschichtet werden, ist es notwendig, daß die Bereiche, die nicht beschichtet werden sollen, passiviert, d. h. für das Beschichtungsma­ terial abweisend ausgebildet werden. Dazu kann, wie schon im Verfahrensschritt entsprechend der Fig. 1b gezeigt, eine zweite Ätzmaske 6 verwendet werden, die, wie in der Fig. 1e gezeigt, gerade diejenigen Teile abdeckt, die in dem nachfolgenden Galvanikprozeß nicht beschichtet werden sollen. Die hier zu verwendende Ätzmaske 6 ist vorzugs­ weise zu der in Fig. 1b verwendeten ersten Maske 4 komp­ lementär ausgebildet und somit auf einfache Weise mit hoher Genauigkeit herstellbar. Bei einer anderen bevor­ zugten Ausführungsform wird dieselbe Belichtungsmaske, aber ein auf den nachfolgenden Entwicklungsprozeß komple­ mentär reagierender Fotolack verwendet.
Die Fig. 1f zeigt den Zwischenträger nach dem Beschichten mit einem zusätzlichen Material 7, beispielsweise Zinn. Wie die Figur zeigt, sind die Leiterbahnen 5 beschichtet, während die mit der Fotolackschicht der zweiten Ätzmaske 6 bedeckten Flächenteile unbeschichtet geblieben sind. Nach dem Entfernen der Fotolackschicht, wie in der Fig. 1g gezeigt, werden nun die jeweils zwischen den Leiter­ bahnen nach dem ersten Ätzvorgang noch verbliebenen Teile des Grundmaterials, in diesem Fall Kupfer, vollständig entfernt. Den fertigen Zwischenträger zeigt die Fig. 1h. Die auf dem Polyimidfilm 1 befestigten Leiterbahnen 5 sind mit einem Beschichtungsmaterial 7, beispielsweise Zinn, überzogen und voneinander isoliert.
Gemäß einer weiteren bevorzugten Ausführungsform der Er­ findung wird, wie in der Fig. 2a gezeigt, die leitende Beschichtung 2 des Trägerfilms 1 mit Hilfe einer ersten Ätzmaske zunächst derart geätzt, daß zusätzlich zur ge­ wünschten Leiterbahnstruktur mit den Kontaktflächen 5 schmale Stege 10 gebildet werden, die die einzelnen Lei­ terbahnen untereinander verbinden. Die geätzte Struktur ist in der Fig. 2a gezeigt. Nach dem Entfernen der ersten Ätzmaske wird eine zweite Ätzmaske aufgebracht, mit deren Hilfe lediglich die schmalen Stege 10 für den nachfolgen­ den Beschichtungsvorgang mit einem zusätzlichen, leiten­ den Material 7 passiviert werden. Nach dem Entfernen der zweiten Ätzmaske werden die zwischen den Leiterbahnen noch vorhandenen Verbindungsstege 10 weggeätzt. Der fer­ tiggestellte Zwischenträger ist in der Fig. 2b gezeigt.
Wie man aus den Fig. 3 und 4 (Schnitt entlang der Linie III-III bzw. IV-IV in Fig. 2b) sieht, ergibt sich bei dieser Ausführungsform der Erfindung lediglich eine Un­ terätzung im Bereich der fortgeätzten Stege 10, während die Leiterbahn 5 in allen anderen Bereichen vollständig beschichtet ist. Dementsprechend werden die Stege 10 im Vergleich zum Abstand zwischen den Kontaktflächen sehr schmal ausgeführt und an den Stellen vorgesehen, an denen die fehlende Randbeschichtung praktisch keinen Einfluß auf die Haltbarkeit und Betriebssicherheit des Bauteils hat.
Fig. 5 zeigt die aus dem Stand der Technik bekannte Aus­ führungsform, bei der die zusätzliche, elektrisch leit­ fähige Beschichtung 7 infolge der Unterätzung über die eigentliche Kupfer-Leiterbahn 5 herausragt und leicht da­ zu neigt, abzubrechen. In dieser Figur ist ebenfalls er­ kennbar, daß die Leiterbahn jeweils nur an der Oberflä­ che, nicht aber an den Kantenbereichen mit dem zusätzli­ chen Beschichtungsmaterial abgedeckt ist. Der durch die Zusatzbeschichtung bewirkte Korrosionsschutz kann daher nur teilweise, nämlich von der Oberfläche her wirken. Ein Schutz vor seitlich angreifendem Korrosionsmittel wird dadurch nicht erreicht.
Die Fig. 1h zeigt, daß bei der erfindungsgemäßen Ausfüh­ rungsform die Zusatzbeschichtung die Kupfer-Leiterbahn nahezu vollständig umhüllt, wodurch auch bezüglich der Korrosion ein wesentlich größerer Schutz als bei dem in Fig. 5 gezeigten Stand der Technik erreicht wird. Glei­ ches gilt für die anhand der Fig. 2-4 geschilderte Ausführungsform.

Claims (5)

1. Verfahren zur Herstellung eines Zwischenträgers für die Kontaktierung eines Halbleiterkörpers, wobei aus ei­ ner leitenden Schicht Leiterbahnen geätzt werden, die je­ weils einen für die spätere externe Kontaktierung be­ stimmten Außenkontakt und einen, dem jeweiligen Anschluß­ punkt des Halbleiterkörpers zugeordneten, Innenkontakt aufweisen, wobei zumindest die Außenkontakte mit minde­ stens einem weiteren elektrisch leitenden Material be­ schichtet sind, gekennzeichnet durch fol­ gende Verfahrensschritte:
  • - erstes Ätzen der elektrisch leitenden Schicht in der Form, daß die gewünschte Leiterbahnstruktur entsteht und die Leiterbahnen untereinander elektrisch leitende Zwischenverbindungen aufweisen,
  • - Passivieren der elektrisch leitenden Verbindungen,
  • - Beschichten der Leiterbahnstruktur mit dem weiteren elektrisch leitenden Material, wobei die elektrisch leitenden Verbindungen durch die vorhergehende Passi­ vierung unbeschichtet bleiben,
  • - vollständiges Wegätzen der elektrisch leitenden Zwi­ schenverbindungen zwischen den Leiterbahnen.
2. Verfahren nach Anspruch 1, gekennzeich­ net durch folgende Verfahrensschritte
  • - Aufbringen einer ersten Ätzmaske auf die elektrisch leitende Schicht, derart, daß die gewünschte Leiter­ bahnstruktur passiviert wird,
  • - Vorätzen der nicht passivierten Bereiche aus der elek­ trisch leitenden Schicht, wobei der Ätzvorgang zur Bildung der elektrisch leitenden Zwischenverbindungen abgebrochen wird, bevor das gesamte Material zwischen den einzelnen Leiterbahnen entfernt ist.
  • - Entfernen der ersten Ätzmaske,
  • - Aufbringen einer zweiten Ätzmaske auf die elektrisch leitende Schicht, derart, daß die Leiterbahnzwischen­ räume bzw. die elektrisch leitenden Zwischenverbindun­ gen passiviert werden,
  • - Beschichten der nicht passivierten Bereiche der elek­ trisch leitenden Schicht mit einem zusätzlichen, lei­ tenden Material,
  • - Entfernen der zweiten Ätzmaske,
  • - vollständiges Wegätzen der elektrisch leitenden Zwi­ schenverbindungen in den Leiterbahnzwischenräumen.
3. Verfahren nach Anspruch 1, gekennzeich­ net durch folgende Verfahrenschritte:
  • - Aufbringen einer ersten Ätzmaske auf die elektrisch leitende Schicht, derart, daß die gewünschte Leiter­ bahnstruktur und die elektrisch leitenden Zwischen­ verbindungen in Form von die Leiterbahnen verbinden­ de Stege passiviert werden,
  • - Ätzen der nicht passivierten Bereiche aus der elek­ trisch leitenden Schicht,
  • - Entfernen der ersten Ätzmaske,
  • - Aufbringen einer zweiten Ätzmaske auf die elektrisch leitende Schicht, derart, daß die elektrisch leiten­ den Stege zwischen den Leiterbahnen passiviert wer­ den,
  • - Beschichten der nicht passivierten Bereiche der elek­ trisch leitenden Schicht mit dem weiteren leitenden Material,
  • - Entfernen der zweiten Ätzmaske,
  • - Ätzen der elektrisch leitenden Stege zwischen den Lei­ terbahnen,
4. Verfahren nach Anspruch 2 oder 3, dadurch ge­ kennzeichnet, daß die zweite Ätzmaske kom­ plementär zur ersten Ätzmaske aufgebracht wird.
5. Verfahren nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Ätzmasken in bekannter Weise durch das Belichten und Entwickeln einer Fotoschicht her­ gestellt werden und daß zur Bildung der zweiten Ätzmaske dieselbe Belichtungsmaske, aber ein auf den nachfolgenden Entwicklungsprozeß komplementär reagierender Fotolack verwendet wird.
DE3522852A 1985-06-26 1985-06-26 Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper Expired - Fee Related DE3522852C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE3522852A DE3522852C2 (de) 1985-06-26 1985-06-26 Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper
AT0096086A AT399423B (de) 1985-06-26 1986-04-14 Verfahren zur herstellung eines zwischenträgers für halbleiterkörper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3522852A DE3522852C2 (de) 1985-06-26 1985-06-26 Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper

Publications (2)

Publication Number Publication Date
DE3522852A1 true DE3522852A1 (de) 1987-01-08
DE3522852C2 DE3522852C2 (de) 1994-06-01

Family

ID=6274244

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3522852A Expired - Fee Related DE3522852C2 (de) 1985-06-26 1985-06-26 Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper

Country Status (2)

Country Link
AT (1) AT399423B (de)
DE (1) DE3522852C2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450381A2 (de) * 1990-03-19 1991-10-09 Fujitsu Limited Mehrschicht-Verbindungsstruktur
DE10014804A1 (de) * 2000-03-24 2001-09-27 Swoboda Gmbh Geb Leuchtenmodul
WO2007140496A1 (de) * 2006-06-09 2007-12-13 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur herstellung einer leitenden bzw. leitfähigen struktur und struktur
CN110856359A (zh) * 2019-11-20 2020-02-28 江苏上达电子有限公司 一种半减成法高精密蚀刻方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2414297B2 (de) * 1974-03-25 1979-05-17 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur teilautomatischen Herstellung von Zwischenträgern für Halbleiterbauelemente
DE2926200A1 (de) * 1978-07-26 1980-02-14 Nat Semiconductor Corp Verfahren zur herstellung eines fuer die bestueckung mit halbleiterbausteinen oder -plaettchen geeigneten mehrschichtbandes
DD143673A1 (de) * 1979-05-16 1980-09-03 Lessig Hans Joerg Verfahren zur herstellung von zwischentraegern mit kontakthuegeln

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2414297B2 (de) * 1974-03-25 1979-05-17 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur teilautomatischen Herstellung von Zwischenträgern für Halbleiterbauelemente
DE2926200A1 (de) * 1978-07-26 1980-02-14 Nat Semiconductor Corp Verfahren zur herstellung eines fuer die bestueckung mit halbleiterbausteinen oder -plaettchen geeigneten mehrschichtbandes
DD143673A1 (de) * 1979-05-16 1980-09-03 Lessig Hans Joerg Verfahren zur herstellung von zwischentraegern mit kontakthuegeln

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Bauteile Report, 1978, Bd. 16, H. 2, S. 40-44 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0450381A2 (de) * 1990-03-19 1991-10-09 Fujitsu Limited Mehrschicht-Verbindungsstruktur
EP0450381A3 (en) * 1990-03-19 1992-08-19 Fujitsu Limited Multilayer interconnection structure
US5207865A (en) * 1990-03-19 1993-05-04 Fujitsu Limited Multilayer structure and method for fabricating the same
US5562970A (en) * 1990-03-19 1996-10-08 Fujitsu Ltd. Multilayer circuit structure having projecting via lead
DE10014804A1 (de) * 2000-03-24 2001-09-27 Swoboda Gmbh Geb Leuchtenmodul
WO2007140496A1 (de) * 2006-06-09 2007-12-13 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Verfahren zur herstellung einer leitenden bzw. leitfähigen struktur und struktur
CN110856359A (zh) * 2019-11-20 2020-02-28 江苏上达电子有限公司 一种半减成法高精密蚀刻方法
CN110856359B (zh) * 2019-11-20 2021-07-13 江苏上达半导体有限公司 一种半减成法高精密蚀刻方法

Also Published As

Publication number Publication date
DE3522852C2 (de) 1994-06-01
ATA96086A (de) 1994-09-15
AT399423B (de) 1995-05-26

Similar Documents

Publication Publication Date Title
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE69935009T2 (de) Gedruckte leiterplatte und deren herstellungsverfahren
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
EP0658300B1 (de) Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE3502744C2 (de)
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE60130412T2 (de) System und Verfahren zur Erzeugung von Hochspannungswiderstandsfähigkeit zwischen den nachgiebigen Stiften eines Steckverbinders mit hoher Kontaktdichte
DE3045280C2 (de) Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat
EP0710432B1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE3522852C2 (de) Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper
EP0090820B1 (de) Elektronische dünnschichtschaltung und deren herstellungsverfahren
DE3625238C2 (de)
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE102020202598A1 (de) Verfahren zum Herstellen einer elektrischen Anordnung
EP0144413A1 (de) Leiterplatte zum auflöten von integrierten miniaturschaltungen und verfahren zur herstellung von solchen leiterplatten
DE69303837T2 (de) Gedruckter Schaltungsträger mit vorspringender Elektrode und Verbindungsverfahren
WO2004049771A1 (de) Verfahren zur herstellung von leitfähigen strukturen auf einem träger
WO2003100854A2 (de) Elektronisches bauelement-modul und verfahren zu dessen herstellung
DE69733801T2 (de) Verfahren und herstellung erhöhter metallischer kontakte auf elektrischen schaltungen für permanente verbindungen
DE2546443B2 (de) Zusammengesetzte Mikroschaltung und Verfahren zu ihrer Herstellung
DE19946497C2 (de) Verfahren zur Herstellung einer Verbindung zweier Gegenstände
EP1230679B1 (de) Verfahren zur herstellung eines trägerelementes für einen ic-baustein
DE102022213610A1 (de) Kontaktierung einer flexiblen Leiterfolie mit einer starren Leiterplatte sowie Verfahren zur Herstellung einer derartigen Kontaktierung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee