CN110856359B - 一种半减成法高精密蚀刻方法 - Google Patents

一种半减成法高精密蚀刻方法 Download PDF

Info

Publication number
CN110856359B
CN110856359B CN201911139546.4A CN201911139546A CN110856359B CN 110856359 B CN110856359 B CN 110856359B CN 201911139546 A CN201911139546 A CN 201911139546A CN 110856359 B CN110856359 B CN 110856359B
Authority
CN
China
Prior art keywords
copper foil
metal layer
etching
photoresist
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911139546.4A
Other languages
English (en)
Other versions
CN110856359A (zh
Inventor
杨媚莲
王健
杨洁
孙彬
沈洪
李晓华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Shangda Semiconductor Co ltd
Original Assignee
Jiangsu Shangda Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Shangda Semiconductor Co ltd filed Critical Jiangsu Shangda Semiconductor Co ltd
Priority to CN201911139546.4A priority Critical patent/CN110856359B/zh
Publication of CN110856359A publication Critical patent/CN110856359A/zh
Application granted granted Critical
Publication of CN110856359B publication Critical patent/CN110856359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种半减成法高精密蚀刻方法，涉及线路加工技术领域，包括以下步骤：Sp1：准备铜箔基材，在铜箔基材的铜箔金属层面涂上光刻胶，进行曝光、显影处理；Sp2：对铜箔金属层面进行蚀刻处理，蚀刻厚度范围为5um‑10um，以保证蚀刻精细度；Sp3：将铜箔金属层面上多余的光刻胶进行剥离处理；Sp4：在铜箔金属层面上涂布或贴附阻抗剂；本发明制造出的精细线路精度由第一次涂布或贴附材料的曝光解析度决定，与第二次涂布或贴附的材料无关，且第一次蚀刻掉的金属层厚度为5um‑10um，符合成熟的薄铜蚀刻技术，可以保证线路的精密度，解决了厚铜的精细线路的制作难点，可以生产出不同厚度的精细线路，满足日趋发展的电子技术需求。

Description

一种半减成法高精密蚀刻方法
技术领域
本发明涉及线路加工技术领域，具体是一种半减成法高精密蚀刻方法。
背景技术
随着电子技术的不断发展，电子产品向轻、薄、短、小、多功能、高可靠性方向发展。印刷线路板具有配线密度高、重量轻、散热性能好等特点，正是符合目前电子产品的发展趋势，因此印刷线路板的应用越来越广泛。但是电子产品日趋复杂及多样化，因此对印刷线路板的线路设计也提出了新的要求。线路影响阻抗，如何保证各种信号(特别是高速信号)的完整性，需要通过线路设计来实现。线路设计包括线路的线宽、线距、线路的厚度及长度。
由于受限于目前的曝光技术及蚀刻技术，只能在薄的铜箔上制作精细线路，但是由于电子产品日趋复杂及多样化，薄铜线路已满足不了市场的需求。
因此，本领域技术人员提供了一种半减成法高精密蚀刻方法。
发明内容
本发明的目的在于提供一种半减成法高精密蚀刻方法，以解决上述背景技术中提出受限于目前的曝光技术及蚀刻技术，只能在薄的铜箔上制作精细线路，但是由于电子产品日趋复杂及多样化，薄铜线路已满足不了市场需求的问题。
为实现上述目的，本发明提供如下技术方案：
一种半减成法高精密蚀刻方法，包括以下步骤：
Sp1：准备铜箔基材，在铜箔基材的铜箔金属层面涂上光刻胶，进行曝光、显影处理；
Sp2：对铜箔金属层面进行蚀刻处理，蚀刻厚度范围为5um-10um，以保证蚀刻精细度；
Sp3：将铜箔金属层面上多余的光刻胶进行剥离处理；
Sp4：在铜箔金属层面上涂布或贴附阻抗剂；
Sp5：将铜箔金属层面最上层的阻抗剂通过清洗研磨方式进行去除；
Sp6：再次进行对铜箔金属层面蚀刻处理，把铜箔金属层面上没有阻抗剂保护的铜蚀刻掉形成铜线路；
Sp7：将铜线路上多余的阻抗剂进行剥离处理，最终即可得到铜厚为25um-30um的精细线路。
作为本发明进一步的方案：所述Sp1中涂布的光刻胶为负性光刻胶或正性光刻胶，所述Sp1中涂布的光刻胶厚度尺寸为1um-10um。
作为本发明进一步的方案：所述Sp4中的阻抗剂为感光或非感光材料，所述Sp4中阻抗剂的厚度尺寸为5um-20um。
与现有技术相比，本发明的有益效果是：
本发明制造出的精细线路精度由第一次涂布或贴附材料的曝光解析度决定，与第二次涂布或贴附的材料无关，且第一次蚀刻掉的金属层厚度为5um-10um，符合成熟的薄铜蚀刻技术，可以保证线路的精密度，解决了厚铜的精细线路的制作难点，可以生产出不同厚度的精细线路，满足日趋发展的电子技术需求。
附图说明
图1为本发明Sp1中曝光、显影处理后的示意图；
图2为本发明Sp2中铜箔金属层面进行蚀刻处理的示意图；
图3为本发明Sp3中光刻胶剥离处理后的示意图；
图4为本发明Sp4中铜箔金属层面上涂布或贴附阻抗剂后的示意图；
图5为本发明Sp5中最上层阻抗剂去除后的示意图；
图6为本发明Sp6中铜箔金属层面上蚀刻后的示意图；
图7为本发明Sp7中阻抗剂剥离处理后的示意图。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1至图7，本发明实施例中，一种半减成法高精密蚀刻方法，包括以下步骤：
Sp1：准备铜箔基材，在铜箔基材的铜箔金属层面涂上光刻胶，进行曝光、显影处理；
Sp2：对铜箔金属层面进行蚀刻处理，蚀刻厚度范围为5um-10um，以保证蚀刻精细度；
Sp3：将铜箔金属层面上多余的光刻胶进行剥离处理；
Sp4：在铜箔金属层面上涂布或贴附阻抗剂；
Sp5：将铜箔金属层面最上层的阻抗剂通过清洗研磨方式进行去除；
Sp6：再次进行对铜箔金属层面蚀刻处理，把铜箔金属层面上没有阻抗剂保护的铜蚀刻掉形成铜线路；
Sp7：将铜线路上多余的阻抗剂进行剥离处理，最终即可得到铜厚为25um-30um的精细线路。
所述Sp1中涂布的光刻胶为负性光刻胶或正性光刻胶，所述Sp1中涂布的光刻胶厚度尺寸为1um-10um，所述Sp4中的阻抗剂为感光或非感光材料，所述Sp4中阻抗剂的厚度尺寸为5um-20um。
以上所述的，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (3)

1.一种半减成法高精密蚀刻方法，其特征在于，包括以下步骤：
Sp1：准备铜箔基材，在铜箔基材的铜箔金属层面涂上光刻胶，进行曝光、显影处理；
Sp2：对铜箔金属层面进行蚀刻处理，蚀刻厚度范围为5um-10um，以保证蚀刻精细度；
Sp3：将铜箔金属层面上多余的光刻胶进行剥离处理；
Sp4：在铜箔金属层面上涂布或贴附阻抗剂；
Sp5：将铜箔金属层面最上层的阻抗剂通过清洗研磨方式进行去除，使得经SP2蚀刻部分的铜箔金属层被阻抗剂覆盖，未蚀刻部分的铜箔金属层暴露；
Sp6：再次进行对铜箔金属层面蚀刻处理，把铜箔金属层面上没有阻抗剂保护的铜蚀刻掉形成铜线路；
Sp7：将铜线路上多余的阻抗剂进行剥离处理，最终即可得到铜厚为25um-30um的精细线路。
2.根据权利要求1所述的一种半减成法高精密蚀刻方法，其特征在于，所述Sp1中涂布的光刻胶为负性光刻胶或正性光刻胶，所述Sp1中涂布的光刻胶厚度尺寸为1um-10um。
3.根据权利要求1所述的一种半减成法高精密蚀刻方法，其特征在于，所述Sp4中的阻抗剂为感光或非感光材料，所述Sp4中阻抗剂的厚度尺寸为5um-20um。
CN201911139546.4A 2019-11-20 2019-11-20 一种半减成法高精密蚀刻方法 Active CN110856359B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911139546.4A CN110856359B (zh) 2019-11-20 2019-11-20 一种半减成法高精密蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911139546.4A CN110856359B (zh) 2019-11-20 2019-11-20 一种半减成法高精密蚀刻方法

Publications (2)

Publication Number Publication Date
CN110856359A CN110856359A (zh) 2020-02-28
CN110856359B true CN110856359B (zh) 2021-07-13

Family

ID=69602842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911139546.4A Active CN110856359B (zh) 2019-11-20 2019-11-20 一种半减成法高精密蚀刻方法

Country Status (1)

Country Link
CN (1) CN110856359B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3522852A1 (de) * 1985-06-26 1987-01-08 Gao Ges Automation Org Verfahren zur herstellung eines zwischentraegers fuer halbleiterkoerper
JPH10190390A (ja) * 1996-12-25 1998-07-21 Murata Mfg Co Ltd 電子部品の製造方法及び弾性表面波装置の製造方法
CN103582323A (zh) * 2012-07-20 2014-02-12 华为技术有限公司 一种多层pcb板线路图形的制作方法
CN104519667A (zh) * 2014-12-18 2015-04-15 深圳市五株科技股份有限公司 印刷电路板局部减薄铜及精密线路制作的工艺方法
CN109661112A (zh) * 2017-10-12 2019-04-19 伟裕(厦门)电子有限公司 一种单层铜多种厚度结构的镂空柔性线路板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103002660B (zh) * 2011-09-13 2016-06-15 深南电路有限公司 一种线路板及其加工方法
CN105228357B (zh) * 2015-09-24 2017-12-01 广州杰赛科技股份有限公司 一种阶梯线路板的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3522852A1 (de) * 1985-06-26 1987-01-08 Gao Ges Automation Org Verfahren zur herstellung eines zwischentraegers fuer halbleiterkoerper
JPH10190390A (ja) * 1996-12-25 1998-07-21 Murata Mfg Co Ltd 電子部品の製造方法及び弾性表面波装置の製造方法
CN103582323A (zh) * 2012-07-20 2014-02-12 华为技术有限公司 一种多层pcb板线路图形的制作方法
CN104519667A (zh) * 2014-12-18 2015-04-15 深圳市五株科技股份有限公司 印刷电路板局部减薄铜及精密线路制作的工艺方法
CN109661112A (zh) * 2017-10-12 2019-04-19 伟裕(厦门)电子有限公司 一种单层铜多种厚度结构的镂空柔性线路板及其制作方法

Also Published As

Publication number Publication date
CN110856359A (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
WO2015085933A1 (zh) 一种无引线局部镀硬金印制线路板制作方法
US8633392B2 (en) Circuit board with high-density circuit patterns
CN107920415B (zh) 具厚铜线路的电路板及其制作方法
US20090139086A1 (en) Method for manufacturing printed circuit board
CN109673111B (zh) 电路板的制作方法
CN112672529A (zh) 一种适用于精密柔性线路成型的方法
CN111200903A (zh) 一种精细线路的双面板制作方法
CN111787708A (zh) 一种高低铜pad线路板的制作方法
WO2017047072A1 (ja) シールドプリント配線板の製造方法
CN108156763B (zh) 透明电路板及其制作方法
CN110856359B (zh) 一种半减成法高精密蚀刻方法
KR101862243B1 (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
CN115460781A (zh) 一种阻抗控制的pcb设计制作方法及pcb板
CN113873771A (zh) 一种适用于超精细fpc线路的制作工艺
JP2005175185A (ja) フレキシブル配線基板
JPS58207696A (ja) パタ−ンめつきによるプリント配線板の製法
JPH1117315A (ja) 可撓性回路基板の製造法
TWI223579B (en) Patterned circuit layer of semiconductor package substrate and method for fabricating the same
CN219204823U (zh) 一种电路板阻焊绝缘层加工结构
CN114080089B (zh) 传输线结构及其制作方法
CN103582323A (zh) 一种多层pcb板线路图形的制作方法
JP3400962B2 (ja) 配線基板の製造方法
CN112788866A (zh) 线路板及表面处理方法
TWI394496B (zh) 具有電阻層的線路基板的製造方法
JPH1117331A (ja) 可撓性回路基板の製造法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 221000 north of Liaohe Road and west of Huashan Road, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province

Applicant after: Jiangsu SHANGDA Semiconductor Co.,Ltd.

Address before: 221300 north of Liaohe Road and west of Huashan Road, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province

Applicant before: Jiangsu Shangda Electronics Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant