CN115460781A - 一种阻抗控制的pcb设计制作方法及pcb板 - Google Patents
一种阻抗控制的pcb设计制作方法及pcb板 Download PDFInfo
- Publication number
- CN115460781A CN115460781A CN202211212588.8A CN202211212588A CN115460781A CN 115460781 A CN115460781 A CN 115460781A CN 202211212588 A CN202211212588 A CN 202211212588A CN 115460781 A CN115460781 A CN 115460781A
- Authority
- CN
- China
- Prior art keywords
- pcb
- differential signal
- speed differential
- copper
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910052802 copper Inorganic materials 0.000 claims abstract description 70
- 239000010949 copper Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 18
- 230000008021 deposition Effects 0.000 claims abstract description 8
- 238000007747 plating Methods 0.000 claims abstract description 8
- 229910000679 solder Inorganic materials 0.000 claims abstract description 8
- 238000004381 surface treatment Methods 0.000 claims abstract description 7
- 238000000465 moulding Methods 0.000 claims abstract description 6
- 238000009713 electroplating Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 12
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 9
- 238000011161 development Methods 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000007727 pp-medium Substances 0.000 claims description 5
- 238000011282 treatment Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000006479 redox reaction Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 15
- 230000008054 signal transmission Effects 0.000 abstract description 9
- 230000002500 effect on skin Effects 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 description 11
- 230000001965 increasing effect Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- -1 isolation plates Substances 0.000 description 1
- 239000002655 kraft paper Substances 0.000 description 1
- 229920002521 macromolecule Polymers 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种阻抗控制的PCB设计制作方法及PCB板，确定PCB板卡尺寸及厚度；计算高速差分信号线宽和线距，并设置厚度；计算高速差分信号线宽线距，设定高速差分信号线的铜厚度；将内层线路图形转移到PCB板上；对PCB板进行蚀刻；对信号保护线、高速差分信号线进行二次蚀刻；基于pp片的粘合性把PCB板各叠层线路粘结成整体；使线路板层间产生通孔，达到连通层间的目的；对PCB板进行沉铜及板镀作业；在PCB板的外层进行图形电镀；对PCB板进行阻焊；对PCB板进行表面处理及成型作业。本发明增大了差分信号走线的线宽，从而减小了高速差分信号传输过程中趋肤效应造成的信号衰减，提升了信号完整性。
Description
技术领域
本发明涉及PCB设计技术领域，尤其涉及一种阻抗控制的PCB设计制作方法及PCB板。
背景技术
随着信息技术的飞速发展，电子产品越来越向着高性能发展，从而使得电子产品中的PCB板卡上的信号传输速率越来越快。同时电子产品日益趋于小型化，导致其PCB板卡尺寸变小，厚度变薄。致使PCB设计需要更加精细，在满足PCB板卡尺寸的基础上，需要保证高速信号传输阻抗的连续性，对电子产品中PCB板卡设计带来了很大的挑战。
随着电子产品的功能越来越强大，致使其PCB板卡中的高速差分信号传输速率越来越快，进一步导致其在PCB设计中越来越严格准确。当前高速差分信号走线如PCIE、SATA等，由于传输速率较高，从而在PCB板卡设计中需全程控制85Ω传输阻抗，防止阻抗不连续造成信号反射，影响信号完整性。
现有技术中，PCB板的高速差分信号线宽为4.8mil，间距为7.16mil，间距较大，不利于高速差分信号走线之间的相互耦合，差分线对内耦合强度不高，其抗干扰能力不强。若高速差分信号走线间距变小，为保持差分阻抗不变，会使得差分线宽变窄，若宽度小于4mil，不利于PCB工厂加工制作，同时线宽较小，由于高速信号传输速率较快，引起传输线趋肤效应，信号延导线表层传输，导线表面面积较小，使得高速差分信号衰减更大，极大的不利于高速信号完整性。
发明内容
为了克服上述现有技术中的不足，本发明提供一种阻抗控制的PCB设计制作方法，通过局部减小高速差分信号走线铜厚，使得高速差分信号线宽变大或者线距变小，同时控制信号阻抗的设计方法，从而提升高速差分信号的传输质量，保证其高速信号传输的信号完整性。
阻抗控制的PCB设计制作方法包括：
S101、确定PCB板卡尺寸及厚度；
S102、计算高速差分信号线宽和线距，并设置厚度；
S103、计算高速差分信号线宽线距，设定高速差分信号线的铜厚度；
S104、将内层线路图形转移到PCB板上；
S105、对PCB板进行蚀刻；
S106、对信号保护线、高速差分信号线进行二次蚀刻；
S107、基于pp片的粘合性把PCB板各叠层线路粘结成整体；
S108、对PCB板进行钻孔；使线路板层间产生通孔，达到连通层间的目的；
S109、对PCB板进行沉铜及板镀作业；
S110、在PCB板的外层进行图形电镀；
S111、对PCB板进行阻焊；
S112、对PCB板进行表面处理及成型作业。
进一步需要说明的是，方法中，高速差分信号的阻抗设置为85Ω至90Ω；
高速差分信号线宽为5mil至5.5mil，线距为4mil至5mil。
进一步需要说明的是，PCB叠层配置有3mil至3.5mil芯板，PP介质层厚度为4mil至4.5mil。
进一步需要说明的是，PCB叠层中芯板厚度为3mil，PP介质层厚度为4mil，铜厚为0.6mil，85Ω高速差分信号线宽为4.3mil，线距为5.4mil。
进一步需要说明的是，高速差分信号线间距为4.5至5H。
进一步需要说明的是，步骤S106中，对PCB板卡逐层蚀刻，使得普通信号走线及高速差分信号线的铜厚均为1.2mil；
普通信号走线采用保护膜覆盖，高速差分信号走线暴露并进行二次蚀刻，使得高速差分信号线铜厚为0.6mil，或者根据设计所需求的铜厚。
进一步需要说明的是，步骤S104还包括：
PCB板表面贴上感光膜，形成一道保护膜；
再进行曝光显影，褪掉未固化的干膜，将贴有固化保护膜的板进行蚀刻，再经过退膜处理，内层的线路图形被转移到PCB板上。
进一步需要说明的是，步骤S104还包括：
将底片与压好干膜的基板对位，在曝光机上利用紫外光的照射，将底片图形转移到感光干膜上；
利用显影液的弱碱性将未经曝光的干膜/湿膜溶解冲洗掉，已曝光的部分保留；
将保护铜面的已曝光的干膜用氢氧化钠溶液剥掉，露出线路图形。
进一步需要说明的是，步骤S109中沉铜包括：钻孔后的PCB板在沉铜缸内发生氧化还原反应，形成铜层从而对孔进行孔金属化,使原来绝缘的基材表面沉积上铜,达到层间电性相通；
板镀包括：使刚沉铜出来的PCB板进行板面、孔内铜加厚到5-8um。
本发明还提供一种PCB板，采用阻抗控制的PCB设计制作方法来制作PCB板。
从以上技术方案可以看出，本发明具有以下优点：
本发明提供的阻抗控制的PCB设计制作方法可以局部减小高速差分信号走线铜厚。增大了差分信号走线的线宽，从而减小了高速差分信号传输过程中趋肤效应造成的信号衰减，提升了信号完整性。减小了差分信号走线的线距，提升了差分信号的耦合强度，从而增强了差分信号的抗干扰能力，提升了信号完整性。降低了PCB板卡芯板及PP介质层的厚度，使得PCB板卡整体厚度变薄，利于电子产品小型化设计。高速差分信号线宽线距整体减小，从而减小了高速差分信号的PCB布线面积，使得PCB板卡尺寸变小，降低了PCB成本，利于电子产品小型化设计。PCB加工过程中，普通信号保护，高速差分信号进行局部二次蚀刻，使得其铜厚减小，新工艺。
本发明提供的阻抗控制的PCB设计制作方法制作的PCB板可以使高速差分信号线宽变大，线距变小，提升了信号完整性，减小了信号传输衰减，提升了信号抗干扰能力；高速差分信号布线空间减小，从而减小了PCB板卡尺寸，利于产品小型化设计；PCB板卡厚度变薄，利于产品小型化设计，提升了产品竞争力。
附图说明
为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为阻抗控制的PCB设计制作方法流程图。
具体实施方式
本发明从PCB板卡中高速差分信号阻抗控制的设计角度，提出了一种在PCB板卡尺寸变小，板卡介质层变薄的基础上，通过局部减小差分信号走线铜厚，使得差分信号线宽变大或者线距变小，同时控制信号阻抗的设计方法，从而提升高速差分信号的传输质量，保证其高速信号传输的信号完整性。此外利于电子产品的小型化设计。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供的阻抗控制的PCB设计制作方法包括：
S101、确定PCB板卡尺寸及厚度；
这里可以由设计人员根据实际需要设计PCB板卡尺寸及厚度。
S102、计算高速差分信号线宽和线距，并设置厚度；
S103、计算高速差分信号线宽线距，设定高速差分信号线的铜厚度；
S104、将内层线路图形转移到PCB板上；
在PCB设计制作中，需要进行内层干膜作业。内层干膜包括内层贴膜、曝光显影、内层蚀刻等多道工序。内层贴膜是在铜板表面贴上一层特殊的感光膜。这种膜遇光会固化，在PCB板上形成一道保护膜。
在PCB板的制作过程中，曝光显影是将贴好膜的板进行曝光，透光的部分被固化，没透光的部分为干膜。然后经过显影，褪掉没固化的干膜，将贴有固化保护膜的PCB板进行蚀刻。再经过退膜处理，这时内层的线路图形就被转移到PCB板上。
对于PCB板的设计和制作过程中，布线的最小线宽、间距的控制及布线的均匀性是几个主要指标。具体尺寸也需要进行限定，如果线宽太小，膜的附着力不足，造成线路开路。
PCB板的设计和制作过程中还需要磨板，解决表面清洁度和表面粗糙度的问题。去除氧化，增加铜面粗糙度，便于菲林附着在铜面上。
PCB板将底片与压好干膜的基板对位，在曝光机上利用紫外光的照射，将底片图形转移到感光干膜上。利用显影液的弱碱性将未经曝光的干膜/湿膜溶解冲洗掉，已曝光的部分保留。未经曝光的干膜/湿膜被显影液去除后会露出铜面，用酸性氯化铜将这部分露出的铜面溶解腐蚀掉，得到所需的线路。将保护铜面的已曝光的干膜用氢氧化钠溶液剥掉，露出线路图形。
PCB板还进行棕化，使内层铜面形成微观的粗糙和有机金属层，增强层间的粘接力。PCB板通过化学处理产生一种均匀，有良好粘合特性的有机金属层结构，使内层粘合前铜层表面受控粗化，用于增强内层铜层与半固化片之间压板后粘合强度。
S105、对PCB板进行蚀刻；
S106、对信号保护线、高速差分信号线进行二次蚀刻；
S107、基于pp片的粘合性把PCB板各叠层线路粘结成整体；
pp片的粘合性是通过界面上大分子之间的相互扩散，渗透，进而产生相互交织而实现，将离散的多层板与pp片一起压制成所需要的层数和厚度的多层板。实际操作时将铜箔，粘结片，内层板，不锈钢，隔离板，牛皮纸，外层钢板等材料按工艺要求叠合。
S108、对PCB板进行钻孔；使线路板层间产生通孔，达到连通层间的目的。
S109、对PCB板进行沉铜及板镀作业；
沉铜：钻孔后的PCB板在沉铜缸内发生氧化还原反应，形成铜层从而对孔进行孔金属化,使原来绝缘的基材表面沉积上铜,达到层间电性相通。
板镀：使刚沉铜出来的PCB板进行板面、孔内铜加厚到5-8um，防止在图形电镀前孔内薄铜被氧化、微蚀掉而漏基材。
S110、在PCB板的外层进行图形电镀；
将孔和线路铜层加镀到一定的厚度(20-25um)，以满足最终PCB板成品铜厚的要求。并将板面没有用的铜蚀刻掉，露出有用的线路图形。
S111、对PCB板进行阻焊；
阻焊是印制板制作中最为关键的工序之一，主要是通过丝网印刷或涂覆阻焊油墨，在板面涂上一层阻焊，通过曝光显影，露出要焊接的盘与孔，其它地方盖上阻焊层，防止焊接时短路。
S112、对PCB板进行表面处理及成型作业。
本发明还对铜面进行表面处理。表面处理最基本的目的是保证良好的可焊性或电性能。常见的表面处理：喷锡、沉金、OSP、沉锡、沉银，镍钯金，电硬金、电金手指等。成型将PCB以CNC成型机切割成所需的外形尺寸。
作为本发明的实施例，PCB板卡同一层信号走线，无论是单端走线还是差分走线，铜厚相同，可以为1.2mil。本实施例还提出了阻抗控制的PCB设计制作方法，还涉及如下方式：
1、首先按照高速差分信号85Ω阻抗，0.6mil铜厚计算其线宽线距。可以得出0.6mil铜厚时，高速差分信号85Ω阻抗线宽为5.14mil，线距为4mil，一对高速差分信号所占用5.14+4+5.14＝14.28mil的平面，相较于常规设计，一对高速差分走线所占用布线平面减少2.48mil，则一组PCIE信号8对差分走线节省19.84mil布线平面，更加利于PCB板卡的小型化设计。
2、本实施例中PCB板卡叠层均为4mil芯板，PP介质层厚度至少为5mil，如果芯板及PP介质层厚度再次降低，如芯板厚度为3mil，PP介质层厚度为4mil，根据阻抗计算，85Ω高速差分信号线宽线距。其线宽最大为3.6mil，线间距达到10.57mil，此线宽线距，占用较大的PCB布线面积；差分线间距较大，难以差分耦合；同时此线宽仅为3.6mil，PCB工厂制作难度加大，制作良率降低。
本实施例提出通过降低高速差分走线铜厚的设计方式，可以使得PCB叠层中3mil芯板及PP介质层厚度为4mil的设计可行性。当PCB叠层中芯板厚度为3mil，PP介质层厚度为4mil，铜厚为0.6mil时，85Ω高速差分信号线宽为4.3mil，线距为5.4mil，本发明设计参数满足高速差分信号PCB设计要求及PCB板厂加工制作要求。叠层设计可以使PCB板厚减少19mil，约为0.5mm，更加利于电子产品的小型化设计。
3、在PCB设计时，可以根据实际情况，取上面所述的两种方式的任意一种，或者两种方式的组合。为了缩小PCB尺寸，减少PCB布线面积，可以降低高速差分信号走线的铜厚，普通信号走线铜厚不变；为了减少PCB板厚尺寸，可以将PCB叠构的芯板及PP介质层厚度降低，同时降低高速差分信号走线的铜厚，从而满足PCB设计及加工制作要求。若为了电子产品的小型化设计，PCB尺寸及厚度均减小，则可以综合处理。
4、本实施例所提出了降低高速差分信号走线的铜厚，使得高速差分信号线宽变大及线距变小，增大了高速差分信号走线的表面积，从而减小了高速差分信号传输过程中趋肤效应对信号的影响，降低了传输过程中的衰减，提升了信号完整性。线距变小增强了差分信号走线的相互耦合，提升了差分信号抗干扰能力，进一步提升了高速信号完整性。
5、本实施例同时提出PCB叠层设计中减小芯板及PP介质层的厚度，可以使得高速差分信号更加靠近其参考层，更加利于高速信号传输线的回流，提升了信号完整性及信号抗干扰能力。同时差分信号间间距为5H，比常规设计中的差分信号间距缩小了5mil，从而减小了高速信号布线空间，利于PCB板卡小型化设计。
6、本实施例在PCB加工过程中，首先按照常规加工方式对PCB板卡逐层蚀刻，使得普通信号及高速差分信号的铜厚均为1.2mil。然后普通信号走线采用保护膜覆盖，高速差分信号走线暴露并进行二次蚀刻，使得最终高速信号走线铜厚为0.6mil，或者根据设计所需求的铜厚。二次蚀刻完成后再进行常规PCB制作，最终得到的PCB板卡成品局部图。
局部减小高速差分信号走线铜厚。增大了差分信号走线的线宽，从而减小了高速差分信号传输过程中趋肤效应造成的信号衰减，提升了信号完整性。减小了差分信号走线的线距，提升了差分信号的耦合强度，从而增强了差分信号的抗干扰能力，提升了信号完整性。降低了PCB板卡芯板及PP介质层的厚度，使得PCB板卡整体厚度变薄，利于电子产品小型化设计。高速差分信号线宽线距整体减小，从而减小了高速差分信号的PCB布线面积，使得PCB板卡尺寸变小，降低了PCB成本，利于电子产品小型化设计。PCB加工过程中，普通信号保护，高速差分信号进行局部二次蚀刻，使得其铜厚减小，新工艺。
高速差分信号线宽变大，线距变小，提升了信号完整性，减小了信号传输衰减，提升了信号抗干扰能力；高速差分信号布线空间减小，从而减小了PCB板卡尺寸，利于产品小型化设计；PCB板卡厚度变薄，利于产品小型化设计，提升了产品竞争力。
本发明提供的实施例是基于高速差分信号走线局部铜厚变薄；PCB板卡加工过程中，高速差分信号走线局部二次蚀刻，普通信号保护，不被蚀刻；根据PCB板卡尺寸及厚度，计算高速差分信号走线局部铜厚度。高速差分信号走线局部铜厚变薄；PCB板卡加工过程中，高速差分信号走线局部二次蚀刻，普通信号保护，不被蚀刻；根据PCB板卡尺寸及厚度，计算高速差分信号走线局部铜厚度。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种阻抗控制的PCB设计制作方法，其特征在于，方法包括：
S101、确定PCB板卡尺寸及厚度；
S102、计算高速差分信号线宽和线距，并设置厚度；
S103、计算高速差分信号线宽线距，设定高速差分信号线的铜厚度；
S104、将内层线路图形转移到PCB板上；
S105、对PCB板进行蚀刻；
S106、对信号保护线、高速差分信号线进行二次蚀刻；
S107、基于pp片的粘合性把PCB板各叠层线路粘结成整体；
S108、对PCB板进行钻孔；使线路板层间产生通孔，达到连通层间的目的；
S109、对PCB板进行沉铜及板镀作业；
S110、在PCB板的外层进行图形电镀；
S111、对PCB板进行阻焊；
S112、对PCB板进行表面处理及成型作业。
2.根据权利要求1所述的阻抗控制的PCB设计制作方法，其特征在于，
方法中，高速差分信号的阻抗设置为85Ω至90Ω；
高速差分信号线宽为5mil至5.5mil，线距为4mil至5mil。
3.根据权利要求1所述的阻抗控制的PCB设计制作方法，其特征在于，
PCB叠层配置有3mil至3.5mil芯板，PP介质层厚度为4mil至4.5mil。
4.根据权利要求3所述的阻抗控制的PCB设计制作方法，其特征在于，
PCB叠层中芯板厚度为3mil，PP介质层厚度为4mil，铜厚为0.6mil，85Ω高速差分信号线宽为4.3mil，线距为5.4mil。
5.根据权利要求1所述的阻抗控制的PCB设计制作方法，其特征在于，
高速差分信号线间距为4.5至5H。
6.根据权利要求1所述的阻抗控制的PCB设计制作方法，其特征在于，
步骤S106中，对PCB板卡逐层蚀刻，使得普通信号走线及高速差分信号线的铜厚均为1.2mil；
普通信号走线采用保护膜覆盖，高速差分信号走线暴露并进行二次蚀刻，使得高速差分信号线铜厚为0.6mil，或者根据设计所需求的铜厚。
7.根据权利要求1所述的阻抗控制的PCB设计制作方法，其特征在于，
步骤S104还包括：
PCB板表面贴上感光膜，形成一道保护膜；
再进行曝光显影，褪掉未固化的干膜，将贴有固化保护膜的板进行蚀刻，再经过退膜处理，内层的线路图形被转移到PCB板上。
8.根据权利要求1所述的阻抗控制的PCB设计制作方法，其特征在于，
步骤S104还包括：
将底片与压好干膜的基板对位，在曝光机上利用紫外光的照射，将底片图形转移到感光干膜上；
利用显影液的弱碱性将未经曝光的干膜/湿膜溶解冲洗掉，已曝光的部分保留；
将保护铜面的已曝光的干膜用氢氧化钠溶液剥掉，露出线路图形。
9.根据权利要求1所述的阻抗控制的PCB设计制作方法，其特征在于，
步骤S109中沉铜包括：钻孔后的PCB板在沉铜缸内发生氧化还原反应，形成铜层从而对孔进行孔金属化,使原来绝缘的基材表面沉积上铜,达到层间电性相通；
板镀包括：使刚沉铜出来的PCB板进行板面、孔内铜加厚到5-8um。
10.一种PCB板，其特征在于，采用如权利要求1至9任意一项所述的阻抗控制的PCB设计制作方法来制作PCB板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211212588.8A CN115460781A (zh) | 2022-09-29 | 2022-09-29 | 一种阻抗控制的pcb设计制作方法及pcb板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211212588.8A CN115460781A (zh) | 2022-09-29 | 2022-09-29 | 一种阻抗控制的pcb设计制作方法及pcb板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115460781A true CN115460781A (zh) | 2022-12-09 |
Family
ID=84309688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211212588.8A Pending CN115460781A (zh) | 2022-09-29 | 2022-09-29 | 一种阻抗控制的pcb设计制作方法及pcb板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115460781A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117979542A (zh) * | 2024-03-29 | 2024-05-03 | 苏州元脑智能科技有限公司 | 一种电路板电源结构及制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104470266A (zh) * | 2014-12-09 | 2015-03-25 | 深圳怡化电脑股份有限公司 | 一种控制高速pcb信号阻抗的方法 |
| CN104582290A (zh) * | 2015-01-30 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种高速线阻抗连续性的实现方法 |
| CN105072825A (zh) * | 2015-09-08 | 2015-11-18 | 深圳市迅捷兴电路技术有限公司 | 线性阻抗电路板的制作方法 |
| CN106304668A (zh) * | 2016-10-31 | 2017-01-04 | 安捷利电子科技（苏州）有限公司 | 一种采用增强型半加成法制作印制线路板的制作方法 |
| CN107708316A (zh) * | 2017-08-30 | 2018-02-16 | 深圳崇达多层线路板有限公司 | 一种超精细线路的制作方法 |
| CN107734852A (zh) * | 2017-09-22 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种实现均匀叠构可加工性的pcb板设计方法及pcb板 |
| CN108419376A (zh) * | 2018-05-14 | 2018-08-17 | 星河电路（福建）有限公司 | 一种选择性局部电镀高厚铜pcb板的制作方法 |
-
2022
- 2022-09-29 CN CN202211212588.8A patent/CN115460781A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104470266A (zh) * | 2014-12-09 | 2015-03-25 | 深圳怡化电脑股份有限公司 | 一种控制高速pcb信号阻抗的方法 |
| CN104582290A (zh) * | 2015-01-30 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种高速线阻抗连续性的实现方法 |
| CN105072825A (zh) * | 2015-09-08 | 2015-11-18 | 深圳市迅捷兴电路技术有限公司 | 线性阻抗电路板的制作方法 |
| CN106304668A (zh) * | 2016-10-31 | 2017-01-04 | 安捷利电子科技（苏州）有限公司 | 一种采用增强型半加成法制作印制线路板的制作方法 |
| CN107708316A (zh) * | 2017-08-30 | 2018-02-16 | 深圳崇达多层线路板有限公司 | 一种超精细线路的制作方法 |
| CN107734852A (zh) * | 2017-09-22 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种实现均匀叠构可加工性的pcb板设计方法及pcb板 |
| CN108419376A (zh) * | 2018-05-14 | 2018-08-17 | 星河电路（福建）有限公司 | 一种选择性局部电镀高厚铜pcb板的制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117979542A (zh) * | 2024-03-29 | 2024-05-03 | 苏州元脑智能科技有限公司 | 一种电路板电源结构及制作方法 |
| CN117979542B (zh) * | 2024-03-29 | 2024-05-31 | 苏州元脑智能科技有限公司 | 一种电路板电源结构及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101319808B1 (ko) | 경연성 인쇄회로기판 제조 방법 | |
| CN108617104B (zh) | 印刷电路板的局部图形铜厚加厚的制作方法 | |
| US8633392B2 (en) | Circuit board with high-density circuit patterns | |
| KR100598274B1 (ko) | 저항 내장형 인쇄회로기판 및 그 제조 방법 | |
| TWI422302B (zh) | Method for manufacturing multilayer flexible printed wiring board | |
| JP2005322868A (ja) | プリント回路基板の電解金メッキ方法 | |
| US20080202676A1 (en) | Method for manufacturing multilayer printed wiring board | |
| CN113613414B (zh) | 一种四层Nano SIM卡类的封装基板及其制作方法 | |
| CN114158195B (zh) | 一种激光辅助制作精密线路的方法 | |
| CN113613399A (zh) | 电路板制作方法及电路板 | |
| CN115460781A (zh) | 一种阻抗控制的pcb设计制作方法及pcb板 | |
| WO2022126451A1 (zh) | 局部厚铜结构加工方法、局部厚铜电路板及加工方法 | |
| CN113260163A (zh) | 电路板细小线路制作方法 | |
| TWI252721B (en) | Method of manufacturing double-sided printed circuit board | |
| KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
| JP3001485B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4470499B2 (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| CN116867188A (zh) | 一种分段金手指电路板的制作方法 | |
| CN114615813B (zh) | 线路层局部薄与局部厚的柔性线路板生产工艺 | |
| CN214800039U (zh) | 一种局部厚铜电路板及电子设备 | |
| CN108366492A (zh) | 一种基于手指连接位预大的无引线电镀方法 | |
| KR100619346B1 (ko) | 도금 인입선이 없는 인쇄회로기판의 제조 방법 | |
| CN114641133A (zh) | 局部厚铜结构加工方法、局部厚铜电路板及加工方法 | |
| CN102686052A (zh) | 软性印刷电路板及其制造方法 | |
| CN113099621A (zh) | 一种印制电路板密集bga及其位夹线的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |