CN113099621A - 一种印制电路板密集bga及其位夹线的制作方法 - Google Patents
一种印制电路板密集bga及其位夹线的制作方法 Download PDFInfo
- Publication number
- CN113099621A CN113099621A CN202110350104.5A CN202110350104A CN113099621A CN 113099621 A CN113099621 A CN 113099621A CN 202110350104 A CN202110350104 A CN 202110350104A CN 113099621 A CN113099621 A CN 113099621A
- Authority
- CN
- China
- Prior art keywords
- circuit
- board
- outer layer
- copper
- layer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 72
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 73
- 229910052802 copper Inorganic materials 0.000 claims abstract description 71
- 239000010949 copper Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 63
- 230000008569 process Effects 0.000 claims abstract description 42
- 238000009713 electroplating Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000007747 plating Methods 0.000 claims abstract description 19
- 238000013461 design Methods 0.000 claims abstract description 15
- 238000011161 development Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 8
- 239000002253 acid Substances 0.000 claims description 7
- 238000005553 drilling Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 3
- 230000009467 reduction Effects 0.000 claims description 3
- 239000011889 copper foil Substances 0.000 claims description 2
- 238000012536 packaging technology Methods 0.000 description 4
- 230000008719 thickening Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/067—Etchants
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
- H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明公开了一种印制电路板密集BGA及其位夹线的制作方法，包括以下步骤：S1、先在生产板的外层铜面上以负片工艺流程完成外层线路制作，且外层铜面的厚度远小于设计所需的线路铜层厚度；S2、后以正片工艺流程方式，在生产板上贴膜，并依次经过曝光、显影后形成外层线路图形，使步骤S1中制作的外层线路显露出来；S3、再通过图形电镀将生产板上外层线路的铜层厚度镀至设计所需的厚度，最后退膜。本发明方法采用负片加正片工艺流程相结合的方式，可制作出密集BGA及其位夹线路，解决传统外层线路工艺因侧蚀线幼或蚀刻短路导致无法制作密集BGA及其位夹线路的问题。
Description
技术领域
本发明属于印制线路板技术领域，尤其涉及一种印制电路板密集BGA及其位夹线的制作方法。
背景技术
电子产品的轻薄、高密度、多功能化方向发展对组装和封装技术提出了更高的要求，BGA(Ball Grid Array，球栅阵列)技术改变了传统封装采用的周边引线工艺，而成为现代封装技术的主流。BGA制作可靠性成为封装技术发展的关键。在线路制作方面，线路的精细化程度逐步转向微米级尺度，线宽线隙从常规4/4mil(100/100μm)提高到2/2mil(50/50μm)的精细线路，此种趋势下常规线路制作方式无论采用负片工艺还是正片工艺均不能满足相关要求或无法制作。
常规的印制电路板(PCB)线路制作按工艺流程的不同可分为正片法和负片法，主要区别如下：
负片流程：前工序→沉铜→板电→外层图形→外层酸性蚀刻→后工序；
正片流程：前工序→沉铜→板电→外层图形→图形电镀→外层碱性蚀刻→后工序。
常规工艺制作密集BGA间距以及其位夹线路线宽线隙为3mil已接近制程能力极限，管控难度大；对于密集BGA间距以及其位夹线路线宽线隙为2mil时，无论采用负片工艺还是正片工艺，均难以实现制作，采用负片工艺流程，先全板电镀至铜厚满足要求，再利用酸性蚀刻出图形线路，会出现因侧蚀导致线幼，无法制作精密图形线路；而采用正片工艺流程，则图形电镀过程中会出现侧面镀铜导致线路变宽，同时退锡后的蚀刻流程，同样会出现线幼，且BGA易出现蚀刻短路，无法制作精细图形线路。
发明内容
本发明针对上述现有的技术缺陷，提供一种印制电路板密集BGA及其位夹线的制作方法，采用负片加正片工艺相结合的方式，可制作出密集BGA及其位夹线路，解决传统外层线路工艺因侧蚀线幼或蚀刻短路导致无法制作密集BGA及其位夹线路的问题。
为了解决上述技术问题，本发明采用以下技术方案：
一种印制电路板密集BGA及其位夹线的制作方法，包括以下步骤：
S1、先在生产板的外层铜面上以负片工艺流程完成外层线路制作，且外层铜面的厚度远小于设计所需的线路铜层厚度；所述外层线路为密集BGA间距以及其位夹线路线宽线隙最低均为2mil；
S2、后以正片工艺流程方式，在生产板上贴膜，并依次经过曝光、显影后形成外层线路图形，使步骤S1中制作的外层线路显露出来；
S3、再通过图形电镀将生产板上外层线路的铜层厚度镀至设计所需的厚度，最后退膜。
可选地，所述生产板为由一张或多张内层芯板与所需半固化片和外层铜箔压合为一体的多层板，且在压合前，先在内层芯板上完成内层线路制作，并在芯板的板边制作辅助导电边，所述内层线路包括单元内连接至辅助导电边的导电引线，所述多层板经减铜后面铜厚度为5-8μm。
可选地，步骤S1之前还包括以下步骤：
在生产板上钻孔，经沉铜和全板电镀使孔金属化；其中，所钻的孔包括位于单元内用于连通内外层线路的导通孔以及位于生产板板边用于与内层线路中的辅助导电边导通的导电孔。
可选地，全板电镀时的电流密度为0.8-1.2ASD，时间为8-12min，全板电镀时加厚的镀铜层为2-3μm。
可选地，步骤S2中，先在生产板上贴膜，而后依次经过曝光、显影后形成外层线路图形，而后通过酸性蚀刻去除生产板上外层线路图形以外的铜层，退膜后得到所需的外层线路。
可选地，步骤S3中，图形电镀时的电流密度为1.2-2.0ASD，时间为45-120min。
可选地，所述生产板为芯板，所述芯板的外层铜厚为5-7μm；步骤S1中利用负片工艺在芯板上制作线路前，芯板先依次经过钻孔、沉铜和全板电镀的工序，使芯板上的外层铜面的厚度为7-10μm；且步骤S1中制作的外层线路与芯板的板边连通。
与现有技术相比，本发明实施例具有以下有益效果：
本发明实施例提供一种印制电路板密集BGA及其位夹线的制作方法，采用负片加正片相结合的线路制作工艺，先走负片工艺流程，利用酸性蚀刻，在未达到线路铜厚的超薄铜面上制作出密集BGA及其位夹线路，因铜面较薄，在蚀刻时的蚀刻时间相对较短，避免了出现蚀刻厚铜时的侧蚀问题，解决了因侧蚀导致的线幼问题，然后再通过正片工艺流程将外层线路加厚至设计所需的铜厚，从而完成精密线路制作，因负片工艺流程中已将外层线路以外的铜层蚀刻掉了，且利用膜保护生产板上外层线路以外的部分，在正片工艺中的图形电镀加厚线路时不会出现密集BGA及其位夹线路侧面镀铜的问题，确保在加厚密集BGA及其位夹线路的同时不会缩小BGA间距也不会加宽线路；本发明中可以控制生产板上外层铜面的厚度为7-10μm，利用该薄铜面最大化的减少负片工艺时酸性蚀刻的时间，从而避免线路出现侧蚀到时的线幼问题，且通过控制全板电镀时的电镀参数，可以使加镀的铜层为2-3μm，该厚度在达到保护孔铜、避免孔无铜的同时，尽量降低生产板上表面铜层的厚度；利用本发明方法可批量性、高良率制作出密集BGA间距以及其位夹线路线宽线隙最低均为2mil(50μm)的精细图形线路。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容所能涵盖的范围内。
图1为本发明实施例提供的一种印制电路板密集BGA及其位夹线的制作方法。
具体实施方式
为使得本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1所示。
本实施例提供了一种印制电路板密集BGA及其位夹线的制作方法，包括以下步骤：
S1、先在生产板的外层铜面上以负片工艺流程完成外层线路制作，且外层铜面的厚度远小于设计所需的线路铜层厚度；所述外层线路为密集BGA间距以及其位夹线路线宽线隙最低均为2mil；
S2、后以正片工艺流程方式，在生产板上贴膜，并依次经过曝光、显影后形成外层线路图形，使步骤S1中制作的外层线路显露出来；
S3、再通过图形电镀将生产板上外层线路的铜层厚度镀至设计所需的厚度，最后退膜。
具体地，本实施例所示的一种印制电路板密集BGA及其位夹线的制作方法，主要包括以下处理工序：
(1)开料：按拼板尺寸开出芯板，芯板两表面的铜层厚度均为H/HOZ。
(2)内层线路，采用负片工艺流程，经前处理、涂布、曝光、显影后形成内层线路图形；将显影后的芯板蚀刻出内层线路，并在芯板的板边制作有辅助导电边，即蚀刻后保留芯板板边处的铜层形成辅助导电边，该内层线路包括连接至辅助导电边的线路，作为后期电镀时与板边连接的导电引线；经内层AOI检查，无缺陷的产品出到下一流程。一般地，现有技术中在板上制作的内层线路因没有电镀需求是不与板边连接的，本实施例中通过优化内层线路图形设计，增加了辅助导电边以及与辅助导电边连接的引线，使后期外层线路蚀刻成型后需要电镀时可通过内层线路导电，避免外层线路在蚀刻制作好后因外层板边的铜层被蚀刻掉了从而不能利用板边进行电镀的问题，实现对蚀刻后的外层线路图形进行电镀加厚的目的。
(3)压合：经棕化、叠板、压合，形成生产板，经减铜后面铜厚度为5-8μm。
(4)钻孔：按照设计要求在生产板上进行钻通孔，且钻出的通孔包括单元内用于后期连通内外层线路的导通孔以及位于生产板板边并与内层线路中的导电边上下对应的导电孔。
(5)沉铜：利用沉铜的方法在板面和孔壁沉上一层薄铜，背光测试大于9级。
(6)全板电镀：以1.0ASD的电流密度进行全板电镀10min，使孔铜和板面铜层中加镀的铜层厚度为2-3μm，在达到保护孔铜、避免孔无铜的同时，尽量降低生产板上表面铜层的厚度，使生产板表面的铜层总厚度控制在7-10μm，且该表面铜层的厚度小于设计所需的线路铜层厚度；金属化后的导电孔与内层线路中辅助导电边和导电引线连通，形成网络连接导电点图形，即与生产板外层板边连通的电镀电流可通过导电孔传输至内层线路，而后再通过连通内外层线路的导通孔将电镀电流传输至外层线路中，从而实现后期对外层线路进行电镀加厚的目的。
(7)外层线路：采用负片工艺流程，在生产板上贴干膜或湿膜，经曝光、显影，在生产板上形成外层线路图形，将非密集BGA及其位夹线路处的铜层裸露出来，再通过酸性蚀刻去除生产板上裸露出来的铜层，从而制作出精细外层图形线路，再然后退膜；外层AOI检测。
(8)图形电镀：采用正片工艺，加厚外层图形线路：在生产板上贴干膜或湿膜，经曝光、显影，在生产板上形成外层图形线路，利用干膜或湿膜覆盖住密集BGA及其位夹线路图形以外的部分，使前面步骤(7)中制作的密集BGA及其位夹线路显露出来；然后通过图形电镀将生产板上密集BGA及其位夹线路的铜层厚度镀至设计所需的厚度，同时加厚孔铜的厚度，在图形电镀时只镀铜不镀锡，并控制图形电镀镀铜时的电流密度为1.6ASD，时间为90min；然后再退膜，从而在生产板上制作出所需的精细外层图形线路；外层AOI。上述中，因外层线路蚀刻后不与板边连通，因此该外层线路的电镀不能直接利用板边与电镀电流连接，且要是跟现有技术一样通过制作电镀引线来实现电镀的话，后期又要蚀刻去除电镀引线，流程长而复杂，且蚀刻电镀引线时会极大影响外层线路的精度。为解决上述问题，本实施例中，通过优化内层线路设计和在板边制作与内层线路导通的导电通孔，使得电镀时，电镀电流的传输路径为外层板边→导电孔→内层板边辅助导电边→内层线路→导通孔→外层密集BGA及其位夹线路，在实现外层线路电镀的情况下，确保了密集BGA及其位夹线路的精细性。
(9)、阻焊、字符、沉金、锣成型：根据现有技术并按设计要求锣外形，通过该工序将导电孔、辅助导电边和内层线路中连接至导电边的线路引线多余部分锣去，外型公差+/-0.05mm，制得线路板。转后工序。
综上所述，本发明实施例采用负片加正片工艺流程相结合的方式，可制作出密集BGA及其位夹线路，解决传统外层线路工艺因侧蚀线幼或蚀刻短路导致无法制作密集BGA及其位夹线路的问题。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种印制电路板密集BGA及其位夹线的制作方法，其特征在于，包括以下步骤：
S1、先在生产板的外层铜面上以负片工艺流程完成外层线路制作，且外层铜面的厚度小于设计所需的线路铜层厚度；所述外层线路为密集BGA间距以及其位夹线路线宽线隙最低均为2mil；
S2、后以正片工艺流程方式，在生产板上贴膜，并依次经过曝光、显影后形成外层线路图形，使步骤S1中制作的外层线路显露出来；
S3、再通过图形电镀将生产板上外层线路的铜层厚度镀至设计所需的厚度，最后退膜。
2.根据权利要求1所述的印制电路板密集BGA及其位夹线的制作方法，其特征在于：
所述生产板为由一张或多张内层芯板与所需半固化片和外层铜箔压合为一体的多层板，且在压合前，先在内层芯板上完成内层线路制作，并在芯板的板边制作辅助导电边，所述内层线路包括单元内连接至辅助导电边的导电引线，所述多层板经减铜后面铜厚度为5-8μm。
3.根据权利要求2所述的印制电路板密集BGA及其位夹线的制作方法，其特征在于，步骤S1之前还包括以下步骤：
在生产板上钻孔，经沉铜和全板电镀使孔金属化；其中，所钻的孔包括位于单元内用于连通内外层线路的导通孔以及位于生产板板边用于与内层线路中的辅助导电边导通的导电孔。
4.根据权利要求4所述的印制电路板密集BGA及其位夹线的制作方法，其特征在于，全板电镀时的电流密度为0.8-1.2ASD，时间为8-12min，全板电镀时加厚的镀铜层为2-3μm。
5.根据权利要求1-4任一项所述的印制电路板密集BGA及其位夹线的制作方法，其特征在于，步骤S2中，先在生产板上贴膜，而后依次经过曝光、显影后形成外层线路图形，而后通过酸性蚀刻去除生产板上外层线路图形以外的铜层，退膜后得到所需的外层线路。
6.根据权利要求1所述的印制电路板密集BGA及其位夹线的制作方法，其特征在于，步骤S3中，图形电镀时的电流密度为1.2-2.0ASD，时间为45-120min。
7.根据权利要求1所述的印制电路板密集BGA及其位夹线的制作方法，其特征在于，所述生产板为芯板，所述芯板的外层铜厚为5-7μm；步骤S1中利用负片工艺在芯板上制作线路前，芯板先依次经过钻孔、沉铜和全板电镀的工序，使芯板上的外层铜面的厚度为7-10μm；且步骤S1中制作的外层线路与芯板的板边连通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110350104.5A CN113099621A (zh) | 2021-03-31 | 2021-03-31 | 一种印制电路板密集bga及其位夹线的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110350104.5A CN113099621A (zh) | 2021-03-31 | 2021-03-31 | 一种印制电路板密集bga及其位夹线的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113099621A true CN113099621A (zh) | 2021-07-09 |
Family
ID=76672056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110350104.5A Pending CN113099621A (zh) | 2021-03-31 | 2021-03-31 | 一种印制电路板密集bga及其位夹线的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113099621A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243742A (ja) * | 1992-02-28 | 1993-09-21 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
| JP2004311810A (ja) * | 2003-04-09 | 2004-11-04 | Hitachi Metals Ltd | 金属膜の図形状パターン形成方法 |
| CN105578778A (zh) * | 2015-12-17 | 2016-05-11 | 江门崇达电路技术有限公司 | 一种单面局部电镀厚金pcb的制作方法 |
| CN106211600A (zh) * | 2016-07-28 | 2016-12-07 | 陈国富 | 可节省铜蚀刻面积的led印刷线路板的制作方法 |
| CN111050484A (zh) * | 2020-01-06 | 2020-04-21 | 江门崇达电路技术有限公司 | 一种超精密线路的制作方法 |
-
2021
- 2021-03-31 CN CN202110350104.5A patent/CN113099621A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243742A (ja) * | 1992-02-28 | 1993-09-21 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
| JP2004311810A (ja) * | 2003-04-09 | 2004-11-04 | Hitachi Metals Ltd | 金属膜の図形状パターン形成方法 |
| CN105578778A (zh) * | 2015-12-17 | 2016-05-11 | 江门崇达电路技术有限公司 | 一种单面局部电镀厚金pcb的制作方法 |
| CN106211600A (zh) * | 2016-07-28 | 2016-12-07 | 陈国富 | 可节省铜蚀刻面积的led印刷线路板的制作方法 |
| CN111050484A (zh) * | 2020-01-06 | 2020-04-21 | 江门崇达电路技术有限公司 | 一种超精密线路的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111050484B (zh) | 一种超精密线路的制作方法 | |
| US8633392B2 (en) | Circuit board with high-density circuit patterns | |
| CN108770238B (zh) | 一种改善钻孔扯铜的内层图形设计方法 | |
| CN110430677B (zh) | 一种改善背钻孔披锋及压接孔偏小的pcb制备方法 | |
| CN111107715A (zh) | 一种hdi板背钻孔的制作方法 | |
| CN114158195B (zh) | 一种激光辅助制作精密线路的方法 | |
| CN114222434A (zh) | 一种阶梯线路的制作方法及线路板 | |
| CN112312662A (zh) | 一种精细线路印制电路板的制作方法 | |
| CN113056116A (zh) | 一种镀孔铜的方法及电路板的加工方法 | |
| CN113613399A (zh) | 电路板制作方法及电路板 | |
| CN109548321B (zh) | 一种正凹蚀pcb的制作方法 | |
| CN109890149B (zh) | 一种双面压接pcb的制作方法及pcb | |
| CN113260163A (zh) | 电路板细小线路制作方法 | |
| CN116867188A (zh) | 一种分段金手指电路板的制作方法 | |
| CN108449887B (zh) | 一种局部孔壁镀厚铜的制作方法及pcb | |
| CN113099621A (zh) | 一种印制电路板密集bga及其位夹线的制作方法 | |
| CN113301734B (zh) | 一种提升高多层线路板背钻能力的方法 | |
| CN108366492A (zh) | 一种基于手指连接位预大的无引线电镀方法 | |
| CN115484759A (zh) | 一种多阶光模块hdi板及其加工方法 | |
| CN112867235B (zh) | 一种高频微波电路板盲槽结构及实现方法、装置 | |
| CN114615813A (zh) | 线路层局部薄与局部厚的柔性线路板生产工艺 | |
| CN111901974B (zh) | 一种n+n盲压大背板的制作工艺 | |
| CN111556662A (zh) | 柔性电路板制备方法、柔性电路板及电子设备 | |
| CN111683458A (zh) | 一种线路板中高厚径比小孔的背钻加工方法 | |
| KR20100095742A (ko) | 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |