CN104582290A - 一种高速线阻抗连续性的实现方法 - Google Patents

一种高速线阻抗连续性的实现方法 Download PDF

Info

Publication number
CN104582290A
CN104582290A CN201510048361.8A CN201510048361A CN104582290A CN 104582290 A CN104582290 A CN 104582290A CN 201510048361 A CN201510048361 A CN 201510048361A CN 104582290 A CN104582290 A CN 104582290A
Authority
CN
China
Prior art keywords
impedance
copper
cabling
continuity
speed line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510048361.8A
Other languages
English (en)
Inventor
王林
李永翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201510048361.8A priority Critical patent/CN104582290A/zh
Publication of CN104582290A publication Critical patent/CN104582290A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本发明公开了一种高速线阻抗连续性的实现方法，其具体实现过程为：选择一个标准阻抗值，根据BGA，即球栅阵列封装区域空间大小，计算出合适的breakout区域走线；针对breakout区域走线，计算出阻抗，以确定合适的铜厚可达到标准阻抗值，通过计算结果，通过增大和减小走线铜厚的方式，在breakout区域走线表面增加覆铜加大信号阻抗，实现阻抗的连续性。该一种高速线阻抗连续性的实现方法与现有技术相比，在有限的空间内，采用增加或减小走线铜厚来达到信号完整性的目的，避免由于阻抗不连续所引起的信号反射，提高信号质量，实用性强，易于推广。

Description

一种高速线阻抗连续性的实现方法
技术领域
本发明涉及PCB技术领域，具体地说是一种实用性强、高速线阻抗连续性的实现方法。
背景技术
随着用户对服务器性能的要求越来越高，不仅时钟频率日益提高，信号完整性问题变得更为严重，设计人员用来解决信号完整性问题和设计产品的时间也日益缩短。由于将一款产品投入市场只有一次机会，因此，该产品必须一版成功并实现量产。若在产品设计周期中，不能尽早确定和消除信号完整性问题，产品有可能不能正常工作。
其中，阻抗是解决信号完整性问题的方法的核心，任何阻抗突变都会引起电压信号的反射和失真，这是单一网络信号质量问题的主要根源。如图1：为两个区域的阻抗差异越大，反射信号量就越大（如图1），反射噪声也就越严重（如图2）。因此，解决阻抗连续性问题在产品设计中是至关重要的。
基于此，本发明提出一种高速线阻抗连续性的实现方法。
发明内容
本发明的技术任务是针对以上不足之处，提供一种实用性强、高速线阻抗连续性的实现方法。
一种高速线阻抗连续性的实现方法，其具体实现过程为：
1）、选择一个标准阻抗值，根据BGA，即球栅阵列封装区域空间大小，计算出合适的breakout区域走线；
2）、针对breakout区域走线，计算出阻抗，以确定合适的铜厚可达到标准阻抗值，通过计算结果，通过增大和减小走线铜厚的方式，在breakout区域走线表面增加覆铜加大信号阻抗，实现阻抗的连续性。
所述步骤2）中阻抗的计算公式为：
其中表示特性阻抗，单位为欧姆；h表示吸纳红线与平面间的介质厚度；w表示线宽；b表示平面间距离；t标示金属厚度；表示介电常数。
所述铜厚计算完成后，将breakout区域走线铜厚值纳入阻抗管控，从而确保阻抗连续。
本发明的一种高速线阻抗连续性的实现方法，具有以下优点：
该发明的一种高速线阻抗连续性的实现方法在有限的空间内，采用增加或减小走线铜厚，减少高速信号线阻抗不连续的问题出现，从而，达到信号完整性的目的；整个设计过程简单、易实现，有效减小信号反射噪声，提高信号质量，增加阻抗连续性，实用性强，易于推广。
附图说明
附图1为阻抗突变时信号发生的反射图。
附图2为阻抗突变造成的反射噪声曲线图。
附图3为本发明中增加覆铜的PCB走线图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明。
本发明提出一种实现高速线阻抗连续性的设计方法，显著特征是：在BGA内breakout区域（由于BGA下方和出pin端空间有限，因此该区域走线不能按正常线宽线距，通常需要将线宽变细、间距变小来满足走线要求，该走线区域称之为breakout区域），由于空间有限不得不使得走线变细、线间距变小，以至于引起阻抗不连续。
为解决在breakout区域走线引起的阻抗不连续的问题，本发明采用在breakout区域走线的表面，通过增加或减少覆铜厚度来达到标准信号阻抗值，实现阻抗连续性。其目的是：在有限的空间内，采用增加或减小走线铜厚来达到信号完整性的目的，避免由于阻抗不连续所引起的信号反射，提高信号质量。
基于此，本发明提出一种高速线阻抗连续性的实现方法，在BGA内breakout区域，由于空间有限不得不使得走线变细、以至于阻抗不连续的情况下，采用在breakout区域走线表面增加覆铜来加大信号阻抗，将其目的是：在有限的空间内，采用增加或减小走线铜厚达到信号完整性的目的。
如附图3所示，其具体实现过程为：
1）、选择一个标准阻抗值，根据BGA，即球栅阵列封装区域空间大小，计算出合适的breakout区域走线；
2）、针对breakout区域走线，计算出阻抗，以确定合适的铜厚可达到标准阻抗值，通过计算结果，通过增大和减小走线铜厚的方式，在breakout区域走线表面增加覆铜加大信号阻抗，实现阻抗的连续性。
所述步骤2）中阻抗的计算公式为：
其中表示特性阻抗，单位为欧姆；h表示吸纳红线与平面间的介质厚度；w表示线宽；b表示平面间距离；t标示金属厚度；表示介电常数。
所述铜厚计算完成后，将breakout区域走线铜厚值纳入阻抗管控，从而确保阻抗连续。
根据上述公式，可以得出PCB走线的阻抗值与线宽、线距、铜厚的关系。举例说明：标准阻抗为90欧姆的差分线走线应为6mil/7.5mil/6mil，由于BGA内空间较小，breakout区域设计走线为4.5mil/4mil/4.5mil，阻抗值为88.7欧姆。为使得阻抗连续，我们减小表面铜厚为1.7mil，使得breakout区域走线阻抗为90欧姆。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的一种高速线阻抗连续性的实现方法的权利要求书的且任何所述技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。

Claims (3)

1.一种高速线阻抗连续性的实现方法，其特征在于，其具体实现过程为：
1）、选择一个标准阻抗值，根据BGA，即球栅阵列封装区域空间大小，计算出合适的breakout区域走线；
2）、针对breakout区域走线，计算出阻抗，以确定合适的铜厚可达到标准阻抗值，通过计算结果，通过增大和减小走线铜厚的方式，在breakout区域走线表面增加覆铜加大信号阻抗，实现阻抗的连续性。
2.根据权利要求1所述的一种高速线阻抗连续性的实现方法，其特征在于，所述步骤2）中阻抗的计算公式为：
其中表示特性阻抗，单位为欧姆；h表示吸纳红线与平面间的介质厚度；w表示线宽；b表示平面间距离；t标示金属厚度；表示介电常数。
3.根据权利要求2所述的一种高速线阻抗连续性的实现方法，其特征在于，所述铜厚计算完成后，将breakout区域走线铜厚值纳入阻抗管控，从而确保阻抗连续。
CN201510048361.8A 2015-01-30 2015-01-30 一种高速线阻抗连续性的实现方法 Pending CN104582290A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510048361.8A CN104582290A (zh) 2015-01-30 2015-01-30 一种高速线阻抗连续性的实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510048361.8A CN104582290A (zh) 2015-01-30 2015-01-30 一种高速线阻抗连续性的实现方法

Publications (1)

Publication Number Publication Date
CN104582290A true CN104582290A (zh) 2015-04-29

Family

ID=53097183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510048361.8A Pending CN104582290A (zh) 2015-01-30 2015-01-30 一种高速线阻抗连续性的实现方法

Country Status (1)

Country Link
CN (1) CN104582290A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105045985A (zh) * 2015-07-08 2015-11-11 浪潮电子信息产业股份有限公司 一种实现走线阻抗匹配的设计方法
CN105975703A (zh) * 2016-05-11 2016-09-28 浪潮电子信息产业股份有限公司 一种待布置走线的生成方法、装置及pcb
CN106255314A (zh) * 2016-09-27 2016-12-21 广东欧珀移动通信有限公司 一种线路板、终端及线路板制作方法
CN106446479A (zh) * 2016-11-29 2017-02-22 郑州云海信息技术有限公司 一种兼顾生产工艺能力与信号质量的布线方法
CN109195329A (zh) * 2018-11-01 2019-01-11 郑州云海信息技术有限公司 一种pcb板及其dip装置
CN109344479A (zh) * 2018-09-20 2019-02-15 郑州云海信息技术有限公司 优化bga区信号线阻抗的方法、装置、设备及存储介质
CN109918330A (zh) * 2019-04-10 2019-06-21 苏州浪潮智能科技有限公司 一种sata链路阻抗优化设计方法
CN112291933A (zh) * 2020-10-10 2021-01-29 苏州浪潮智能科技有限公司 一种保持走线层面阻抗连续的补偿方法
CN113392613A (zh) * 2020-03-13 2021-09-14 浙江宇视科技有限公司 一种电路板布线方法、系统及装置
CN115460781A (zh) * 2022-09-29 2022-12-09 苏州浪潮智能科技有限公司 一种阻抗控制的pcb设计制作方法及pcb板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070089290A1 (en) * 2003-01-30 2007-04-26 Endicott Interconnect Technologies, Inc. Method of making a printed circuit board with low cross-talk noise
CN102695359A (zh) * 2011-03-21 2012-09-26 鸿富锦精密工业（深圳）有限公司 具有bga区域的电路板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070089290A1 (en) * 2003-01-30 2007-04-26 Endicott Interconnect Technologies, Inc. Method of making a printed circuit board with low cross-talk noise
CN102695359A (zh) * 2011-03-21 2012-09-26 鸿富锦精密工业（深圳）有限公司 具有bga区域的电路板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
游斌: ""浅谈特性阻抗板的工程设计与制程控制"", 《印制电路信息》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105045985A (zh) * 2015-07-08 2015-11-11 浪潮电子信息产业股份有限公司 一种实现走线阻抗匹配的设计方法
CN105975703A (zh) * 2016-05-11 2016-09-28 浪潮电子信息产业股份有限公司 一种待布置走线的生成方法、装置及pcb
CN105975703B (zh) * 2016-05-11 2018-11-27 浪潮电子信息产业股份有限公司 一种待布置走线的生成方法、装置及pcb
CN106255314A (zh) * 2016-09-27 2016-12-21 广东欧珀移动通信有限公司 一种线路板、终端及线路板制作方法
CN106255314B (zh) * 2016-09-27 2019-03-01 Oppo广东移动通信有限公司 一种线路板、终端及线路板制作方法
CN106446479A (zh) * 2016-11-29 2017-02-22 郑州云海信息技术有限公司 一种兼顾生产工艺能力与信号质量的布线方法
CN109344479A (zh) * 2018-09-20 2019-02-15 郑州云海信息技术有限公司 优化bga区信号线阻抗的方法、装置、设备及存储介质
CN109344479B (zh) * 2018-09-20 2021-10-29 郑州云海信息技术有限公司 优化bga区信号线阻抗的方法、装置、设备及存储介质
CN109195329A (zh) * 2018-11-01 2019-01-11 郑州云海信息技术有限公司 一种pcb板及其dip装置
CN109918330A (zh) * 2019-04-10 2019-06-21 苏州浪潮智能科技有限公司 一种sata链路阻抗优化设计方法
CN113392613A (zh) * 2020-03-13 2021-09-14 浙江宇视科技有限公司 一种电路板布线方法、系统及装置
CN112291933A (zh) * 2020-10-10 2021-01-29 苏州浪潮智能科技有限公司 一种保持走线层面阻抗连续的补偿方法
CN115460781A (zh) * 2022-09-29 2022-12-09 苏州浪潮智能科技有限公司 一种阻抗控制的pcb设计制作方法及pcb板

Similar Documents

Publication Publication Date Title
CN104582290A (zh) 一种高速线阻抗连续性的实现方法
US9836429B2 (en) Signal transmission circuit and printed circuit board
US20180213636A1 (en) Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures
US9655231B2 (en) Compensating for intra-pair skew in differential signaling
CN203951671U (zh) 一种具有良好电磁兼容性能的pcb结构
US8723293B1 (en) Compensation network using an on-die compensation inductor
CN105007682A (zh) 一种pcb和一种电路板
CN107580409A (zh) 一种新型过孔结构
CN106961799B (zh) 一种高速软硬结合板设计方法
CN204929375U (zh) 一种应用于包地差分信号阻抗优化的走线结构
CN102695359A (zh) 具有bga区域的电路板
CN107995774A (zh) 一种表贴射频头的走线优化方法
US9318787B2 (en) Transmission line structure including a first transmission line pair crossing over a second transmission line at a specified angle
WO2019091197A1 (zh) 一种针对高速信号连接器优化分析方法与系统
CN103413996A (zh) LTCC的Ka波段毫米波宽边耦合带通滤波器
Huang et al. Suppression of crosstalk using serpentine guard trace vias
CN209643077U (zh) 一种用于共模抑制的差分信号绕线结构
CN206061272U (zh) 一种高速高频印制板跨分割走线结构
Koledintseva et al. Full-wave simulation of an imbalanced differential microstrip line with conductor surface roughness
US20160148866A1 (en) Electrical interconnect for an electronic package
US10779402B1 (en) Noise sensitive trace 3D ground-shielding crosstalk mitigation
CN103108486A (zh) 一种跨层参考降低损耗的设计方法
TWI695658B (zh) 於記憶體模組電耦合提供電子帶隙(ebg)結構之電路及方法
CN104797078A (zh) 一种返回路径不连续情况下降低阻抗失配程度的方法
Rajeswari et al. Comparative study of crosstalk reduction techniques for parallel microstriplines

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150429

WD01 Invention patent application deemed withdrawn after publication