CN113392613A - 一种电路板布线方法、系统及装置 - Google Patents
一种电路板布线方法、系统及装置 Download PDFInfo
- Publication number
- CN113392613A CN113392613A CN202010176162.6A CN202010176162A CN113392613A CN 113392613 A CN113392613 A CN 113392613A CN 202010176162 A CN202010176162 A CN 202010176162A CN 113392613 A CN113392613 A CN 113392613A
- Authority
- CN
- China
- Prior art keywords
- target
- routing
- information
- circuit board
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种电路板布线方法,获取电路板的走线信息;从走线信息中确定不满足阻抗要求的目标走线信息;在目标走线信息对应的目标走线上添加导体介质,以使目标走线的阻抗满足阻抗要求。本申请采用在不满足阻抗要求的目标走线上添加导体介质的出线方式对走线线宽进行补偿,以降低出线区域走线的阻抗,从而保证整条走线上的阻抗连续性,进而提高了信号质量。本发明还公开了一种电路板布线系统及装置,与上述电路板布线方法具有相同的有益效果。
Description
技术领域
本发明涉及电路板设计领域,特别是涉及一种电路板布线方法、系统及装置。
背景技术
随着器件不断升级,其引脚之间的间距越来越小。目前,在电路板上为这些密间距器件布线时,通常会减小密间距器件刚出线区域(指的是:从电路板上与器件引脚一一连接的焊盘开始为器件布线,从焊盘处的走线开始,到与器件边缘相距预设距离(一般取1mm~3mm,也可取其它值,根据器件引脚间距而定,通常器件引脚间距越小,预设距离取值越大),这部分走线所在的区域称为刚出线区域)的走线线宽,以满足生产加工的要求,待器件走线布置到其对应的刚出线区域的边缘后,器件接下来布置的走线的走线线宽恢复至满足阻抗要求的宽度,如图1所示。但是,走线的阻抗与线宽成反比,当走线线宽减小时,会增加此部分走线的阻抗,造成整条走线上的阻抗不连续。在同一段走线中,能量是守恒的,电压和电流不会变化,阻抗不连续的时候,能量在传输过程中会反射,一部分返回输入端并与输入端的信号重叠重新传输,另一部分传输至输出端,在输出端继续分流,一部分输出,一部分返回输入端,在这一段走线的输出端和输入端来回震荡达到平衡,从而导致信号传输不完整,影响信号的质量。
因此,如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种电路板布线方法、系统及装置,采用在不满足阻抗要求的走线上添加导体介质的出线方式对走线线宽进行补偿,以降低出线区域走线的阻抗,从而保证整条走线上的阻抗连续性,进而有利于提高信号质量。
为解决上述技术问题,本发明提供了一种电路板布线方法,包括:
获取电路板的走线信息;
从所述走线信息中确定不满足阻抗要求的目标走线信息;
在所述目标走线信息对应的目标走线上添加导体介质,以使所述目标走线的阻抗满足阻抗要求。
优选地,在所述目标走线信息对应的目标走线上添加导体介质的过程,包括:
获取在所述目标走线上预添加导体介质的位置信息及尺寸参数;
根据所述位置信息和所述尺寸参数,在所述目标走线上添加导体介质。
优选地,获取在所述目标走线上预添加导体介质的位置信息的过程,包括:
在所述电路板上建立数学坐标系;
基于所述数学坐标系,将所述目标走线信息转化为走线方程式;
根据预设介质添加规则对所述走线方程式进行计算和分析,得到所述目标走线上预添加导体介质的坐标信息。
优选地,所述介质添加规则的设定过程,包括:
根据所述电路板上的焊盘信息,确定位于预添加导体介质的走线段的同一侧且与所述走线段距离最近的两个焊盘的位置信息;
根据两个所述焊盘的位置信息确定所述走线段上预添加导体介质的位置信息;其中,两个所述焊盘的中垂线与所述走线段的交点为预添加导体介质的中心点,且预添加导体介质与两个所述焊盘位于所述走线段的同一侧。
优选地,所述走线段上预添加导体介质的形状包括半椭圆形,且半椭圆形导体介质的短半轴与所述交点的切线垂直。
优选地,获取在所述目标走线上预添加导体介质的尺寸参数的过程,包括:
预先建立用于表征走线相关参数与在走线上预添加导体介质的尺寸参数之间对应关系的仿真数据库;
获取所述目标走线的相关参数;
根据所述仿真数据库及所述目标走线的相关参数,确定在所述目标走线上预添加导体介质的尺寸参数。
优选地,所述走线相关参数包括走线参考层厚度和/或走线目标阻抗和/或走线线宽和/或焊盘过孔间距。
优选地,从所述走线信息中确定不满足阻抗要求的目标走线信息的过程,包括:
从所述走线信息中确定线宽不均匀的第一走线信息;
从所述第一走线信息中提取出线宽小于预设线宽阈值的第二走线信息,并将所述第二走线信息作为不满足阻抗要求的目标走线信息。
为解决上述技术问题,本发明还提供了一种电路板布线系统,包括:
信息获取模块,用于获取电路板的走线信息;
信息确定模块,用于从所述走线信息中确定不满足阻抗要求的目标走线信息;
介质添加模块,用于在所述目标走线信息对应的目标走线上添加导体介质,以使所述目标走线的阻抗满足阻抗要求。
为解决上述技术问题,本发明还提供了一种电路板布线装置,包括:
存储器,用于存储计算机程序;
处理器,用于在执行所述计算机程序时实现上述任一种电路板布线方法的步骤。
本发明提供了一种电路板布线方法,获取电路板的走线信息;从走线信息中确定不满足阻抗要求的目标走线信息;在目标走线信息对应的目标走线上添加导体介质,以使目标走线的阻抗满足阻抗要求。本申请采用在不满足阻抗要求的走线上添加导体介质的出线方式对走线线宽进行补偿,以降低出线区域走线的阻抗,从而保证整条走线上的阻抗连续性,进而提高了信号质量。
本发明还提供了一种电路板布线系统及装置,与上述电路板布线方法具有相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对背景技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为背景技术中的一种密间距器件的走线示意图;
图2为本发明实施例提供的一种电路板布线方法的流程图;
图3为本发明实施例提供的一种单线仿真模型的示意图;
图4为本发明实施例提供的一种单线阻抗仿真结果图;
图5为本发明实施例提供的一种HFSS仿真模型的示意图;
图6为本发明实施例提供的一种单线添加铜皮后的阻抗仿真效果图;
图7为本发明实施例提供的一种单线添加铜皮前后的插损对比图;
图8为本发明实施例提供的一种二维x/y直角坐标系的示意图;
图9为本发明实施例提供的一种走线添加导体介质的原理图;
图10为本发明实施例提供的一种电路板布线方法的具体流程图;
图11为本发明实施例提供的一种人机交互界面图;
图12为本发明实施例提供的一种电路板布线系统的结构示意图;
图13为本发明实施例提供的一种电路板布线装置的结构示意图。
具体实施方式
本发明的核心是提供一种电路板布线方法、系统及装置,采用在不满足阻抗要求的走线上添加导体介质的出线方式对走线线宽进行补偿,以降低出线区域走线的阻抗,从而保证整条走线上的阻抗连续性,进而提高了信号质量。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参照图2,图2为本发明实施例提供的一种电路板布线方法的流程图。
该电路板布线方法包括:
步骤S1:获取电路板上的走线信息。
具体地,考虑到电路板上密间距器件刚出线区域的走线线宽较小,导致此部分走线的阻抗较大,不满足阻抗要求,而本申请的目的是减小密间距器件刚出线区域的走线阻抗,使其满足阻抗要求,从而保证整条走线上的阻抗连续性,所以本申请首先需获取电路板上的走线信息,以为后续找到电路板上不满足阻抗要求的走线以改善其阻抗。
更具体地,这里的电路板具体为PCB(Printed Circuit Board,印制电路板)板,其上走线通常为铜皮铺设而成的线路。
步骤S2:从走线信息中确定不满足阻抗要求的目标走线信息。
具体地,基于电路板上密间距器件的出线区域存在线宽不均匀的走线,走线细到一定程度(一般取4mm,也可取其它值)时通常其阻抗不满足阻抗要求的原理,本申请从步骤S1获取的电路板上的走线信息中确定出不满足阻抗要求的走线信息,这些不满足阻抗要求的走线信息称为目标走线信息,以为后续改善目标走线信息对应的目标走线的阻抗。
步骤S3:在目标走线信息对应的目标走线上添加导体介质,以使目标走线的阻抗满足阻抗要求。
具体地,对于改善目标走线的阻抗,本申请首先分析走线阻抗的影响因素:电路板分为多层线路板,位于外层线路板的走线称为微带线,位于内层线路板的走线称为带状线。微带线的阻抗关系式为:其中,W1为微带线的线宽,T1为微带线的铜皮厚度,H1为微带线到参考平面的距离(即微带线所在的外层线路板到最近一层内层线路板的距离),Er是PCB板材质的相对介电常数。带状线的阻抗关系式为:其中,W2为带状线的线宽,T2为带状线的铜皮厚度,H2为带状线到较近参考平面(指的是:由于带状线位于内层线路板,所以与带状线所在内层线路板相邻的线路板有上下两层线路板,到上下两层线路板中带状线相对距离最小的线路板作为带状线对应的较近参考平面)的距离。从微带线和带状线的阻抗关系式可以看出,走线的阻抗大小与走线线宽成反比、与走线铜皮厚度成反比、与走线参考层厚度成正比。
基于此,为了使目标走线的阻抗满足其阻抗要求,本申请采用的技术手段是:在目标走线上添加导体介质,该导体介质可对目标走线的线宽进行补偿,以降低目标走线的阻抗。具体地,由于PCB板上走线为铜皮铺设而成的线路,所以为了便于后续PCB板制作,这里的导体介质选用铜皮。
至于走线上添加铜皮对走线阻抗的改善效果,本申请可通过仿真进行分析(基于目前国际标准中关于单线阻抗的基本要求为50欧姆,本领域中通常采用单线阻抗需要满足的标准为50欧姆):请参照图3,图3为本发明实施例提供的一种单线仿真模型的示意图。图3中的走线线宽不均匀,对其阻抗进行仿真得到如图4所示的单线阻抗仿真结果。分析可知,当图3的走线线宽变小时,其阻抗可增大到58.75欧姆,不满足其50欧姆的阻抗要求。
为了达到50欧姆的阻抗要求,本申请在走线上添加铜皮对单线的线宽进行补偿,该铜皮的添加可通过仿真软件建立仿真模型,具体可通过HFSS(HighFrequency StructureSimulator,高频结构仿真)仿真软件建立如图5所示的仿真模型,以得到如图6所示的单线添加铜皮后的阻抗仿真效果图。可以看出,图3的走线在添加铜皮后阻抗有了明显的降低,现阻抗为53.5欧姆,在此基础上可以通过优化铜皮的尺寸来进一步降低走线阻抗,以使其阻抗达到50欧姆的阻抗要求。
此外,请参照图7,图7为本发明实施例提供的一种单线添加铜皮前后的插损对比图。从图7中可以看出,在走线上添加铜皮也可以降低走线的插入损耗。
本发明提供了一种电路板布线方法,获取电路板上的走线信息;从走线信息中确定不满足阻抗要求的目标走线信息;在目标走线信息对应的目标走线上添加导体介质,以使目标走线的阻抗满足阻抗要求。本申请采用在不满足阻抗要求的走线上添加导体介质的出线方式对走线线宽进行补偿,以降低出线区域走线的阻抗,从而保证整条走线上的阻抗连续性,进而提高了信号质量。
在上述实施例的基础上:
作为一种可选的实施例,在目标走线信息对应的目标走线上添加导体介质的过程,包括:
获取在目标走线上预添加导体介质的位置信息及尺寸参数;
根据位置信息和尺寸参数,在目标走线上添加导体介质。
具体地,可以理解的是,本申请在目标走线上添加导体介质之前需要获知两个参考信息,一是在目标走线上预添加导体介质的位置信息,另一个是在目标走线上预添加导体介质的尺寸参数,在获取到这两个参考信息后,方可根据这两个参考信息在目标走线上添加导体介质。
作为一种可选的实施例,获取在目标走线上预添加导体介质的位置信息的过程,包括:
在电路板上建立数学坐标系;
基于数学坐标系,将目标走线信息转化为走线方程式;
根据预设介质添加规则对走线方程式进行计算和分析,得到目标走线上预添加导体介质的坐标信息。
需要说明的是,本申请的预设是提前设置好的,只需要设置一次,除非根据实际情况需要修改,否则不需要重新设置。
具体地,本申请提前设定用于指导走线添加导体介质的位置的介质添加规则,以为后续作为确定走线添加导体介质的具体位置的参考依据。
本申请获取在目标走线上预添加导体介质的位置信息的过程为:在电路板上建立数学坐标系,具体可建立以电路板左下角为原点的二维直角坐标系,如图8所示,在此基础上,电路板上所有的走线设计信息均在所建立的数学坐标系内。因此,基于所建立的数学坐标系,本申请可将不满足阻抗要求的目标走线信息转化为走线方程式,具体地,目标走线信息对应的目标走线可能包含直线,也可能包含弧线,直线可构建出二元一次方程式,弧线可构建出圆的方程式。当然,在一些特殊场合,目标走线还可能包括其他线型,根据实际情况对线型做分解,分别构建走线方程式,此处不再赘述。
基于此,本申请可根据预设介质添加规则确定目标走线预添加导体介质的具体位置,然后结合目标走线的走线方程式计算分析,可得到目标走线上预添加导体介质的坐标信息,从而通过此坐标信息表示目标走线预添加导体介质的具体位置。
作为一种可选的实施例,介质添加规则的设定过程,包括:
根据电路板上的焊盘信息,确定位于预添加导体介质的走线段的同一侧且与走线段距离最近的两个焊盘的位置信息;
根据两个焊盘的位置信息确定走线段上预添加导体介质的位置信息;其中,两个焊盘的中垂线与走线段的交点为预添加导体介质的中心点,且预添加导体介质与两个焊盘位于走线段的同一侧。
具体地,走线添加导体介质的位置可基于走线旁的焊盘位置确定,具体确定过程为:获取电路板上的焊盘信息,基于电路板上的焊盘信息,找到位于预添加导体介质的走线段的同一侧且与此走线段距离最近的两个焊盘,以确定这两个焊盘的位置信息。将两个焊盘的中心进行连线,并作出此连线的中垂线,然后找到两个焊盘的中垂线与预添加导体介质的走线段的交点,这个交点即作为走线段上预添加导体介质的中心点。也就是说,只要在预添加导体介质的走线段上找到这个交点,便可确定此走线段添加导体介质的具体位置。
基于此,本申请根据预设介质添加规则对走线方程式进行计算和分析,得到目标走线上预添加导体介质的坐标信息的过程具体为:基于所建立的数学坐标系,获取电路板上的焊盘的中心坐标信息;基于焊盘的中心坐标信息和预添加导体介质的目标走线的走线方程式,可确定出位于目标走线的同一侧且与目标走线距离最近的两个焊盘的中心坐标信息;根据两个焊盘的中心坐标信息,可得到两个焊盘的中垂线方程式;根据两个焊盘的中垂线方程式和目标走线的走线方程式,可得到两个焊盘的中垂线与目标走线的交点坐标,从而通过此交点坐标表示目标走线预添加导体介质的中心位置。
作为一种可选的实施例,走线段上预添加导体介质的形状可包括半椭圆形,且半椭圆形导体介质的短半轴与交点的切线垂直。当然,预添加导体介质的形状还可以是其他弧形结构,可根据实际情况确定,这里不做具体限定。
以半椭圆形为例,在介质添加规则中,走线段上预添加导体介质的形状具体为半椭圆形,且半椭圆形导体介质的具体添加位置为:作出两个焊盘的中垂线与预添加导体介质的走线段的交点的切线,半椭圆形导体介质的短半轴与此切线垂直,如图9所示,A为半椭圆形导体介质的长半轴,B为半椭圆形导体介质的短半轴,C为两个焊盘的中垂线与预添加导体介质的走线段的交点的切线的斜率。
基于此,本申请获取的在目标走线上预添加导体介质的尺寸参数包括:半椭圆形导体介质的长轴/长半轴尺寸参数和短轴/短半轴尺寸参数。可见,本申请在获取到目标走线上预添加的半椭圆形导体介质的中心坐标、长轴/长半轴尺寸参数、短轴/短半轴尺寸参数之后,便可得到半椭圆形导体介质的图形与走线的位置关系,从而实现在目标走线上设计出半椭圆形导体介质的具体图形,即将二者的位置关系的数据转化为PCB设计信息。
作为一种可选的实施例,获取在目标走线上预添加导体介质的尺寸参数的过程,包括:
预先建立用于表征走线相关参数与在走线上预添加导体介质的尺寸参数之间对应关系的仿真数据库;
获取目标走线的相关参数;
根据仿真数据库及目标走线的相关参数,确定在目标走线上预添加导体介质的尺寸参数。
具体地,本申请获取在目标走线上预添加导体介质的尺寸参数的过程为:提前建立用于表征走线相关参数与在走线上预添加导体介质的尺寸参数之间对应关系的仿真数据库,具体是提前将大量的走线相关参数及在每一类走线相关参数下,在走线上预添加导体介质的最佳尺寸参数(在为走线添加导体介质时,选取一种能够使走线阻抗刚好能够满足阻抗要求的导体介质的尺寸参数作为最佳尺寸参数)均对应存储在仿真数据库中,则在获取目标走线的相关参数后,便可从仿真数据库中找到此类走线相关参数对应的最佳尺寸参数,即为在目标走线上预添加导体介质的尺寸参数。
基于上述实施例,请参照图10,图10为本发明实施例提供的一种电路板布线方法的具体流程图。此电路板布线方法较适用于需批量添加导体介质的电路板,可以有效提高电路板设计效率。
作为一种可选的实施例,走线相关参数包括走线参考层厚度和/或走线目标阻抗和/或走线线宽和/或焊盘过孔间距。
进一步地,本申请的走线相关参数可包括走线参考层厚度、走线目标阻抗、走线线宽、焊盘过孔间距等参数,具体可通过人机交互界面,由用户输入走线相关参数,如图11所示。
作为一种可选的实施例,从走线信息中确定不满足阻抗要求的目标走线信息的过程,包括:
从走线信息中确定线宽不均匀的第一走线信息;
从第一走线信息中提取出线宽小于预设线宽阈值的第二走线信息,并将第二走线信息作为不满足阻抗要求的目标走线信息。
具体地,电路板上的走线信息包括线宽均匀的走线信息和线宽不均匀的走线信息,线宽均匀的走线信息对应的走线是按照其阻抗要求设计的,无需在这些走线上添加导体介质;而线宽不均匀的走线信息包括粗细程度不同的走线信息,其中只有线宽细到阻抗不能满足要求的走线才需添加导体介质,以使其阻抗满足要求。
更具体地,走线阻抗是否满足要求的划分依据为:线宽小于预设线宽阈值(一般取4mm,也可取其它值,根据当前电路板实际走线情况而定)的走线的阻抗不满足要求,所以本申请从电路板上的走线信息中确定不满足阻抗要求的目标走线信息的过程为:首先从电路板上的走线信息中确定线宽不均匀的第一走线信息,然后从第一走线信息中提取出线宽小于预设线宽阈值的第二走线信息,即为不满足阻抗要求的目标走线信息。
请参照图12,图12为本发明实施例提供的一种电路板布线系统的结构示意图;
该电路板布线系统包括:
信息获取模块1,用于获取电路板的走线信息;
信息确定模块2,用于从走线信息中确定不满足阻抗要求的目标走线信息;
介质添加模块3,用于在目标走线信息对应的目标走线上添加导体介质,以使目标走线的阻抗满足阻抗要求。
本申请提供的电路板布线系统的介绍请参考上述电路板布线方法的实施例,本申请在此不再赘述。
请参照图13,图13为本发明实施例提供的一种电路板布线装置的结构示意图。
该电路板布线装置包括:
存储器4,用于存储计算机程序;
处理器5,用于在执行计算机程序时实现上述任一种电路板布线方法的步骤。
本申请提供的电路板布线装置的介绍请参考上述电路板布线方法的实施例,本申请在此不再赘述。
说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其它要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种电路板布线方法,其特征在于,包括:
获取电路板的走线信息;
从所述走线信息中确定不满足阻抗要求的目标走线信息;
在所述目标走线信息对应的目标走线上添加导体介质,以使所述目标走线的阻抗满足阻抗要求。
2.如权利要求1所述的电路板布线方法,其特征在于,在所述目标走线信息对应的目标走线上添加导体介质的过程,包括:
获取在所述目标走线上预添加导体介质的位置信息及尺寸参数;
根据所述位置信息和所述尺寸参数,在所述目标走线上添加导体介质。
3.如权利要求2所述的电路板布线方法,其特征在于,获取在所述目标走线上预添加导体介质的位置信息的过程,包括:
在所述电路板上建立数学坐标系;
基于所述数学坐标系,将所述目标走线信息转化为走线方程式;
根据预设介质添加规则对所述走线方程式进行计算和分析,得到所述目标走线上预添加导体介质的坐标信息。
4.如权利要求3所述的电路板布线方法,其特征在于,所述介质添加规则的设定过程,包括:
根据所述电路板上的焊盘信息,确定位于预添加导体介质的走线段的同一侧且与所述走线段距离最近的两个焊盘的位置信息;
根据两个所述焊盘的位置信息确定所述走线段上预添加导体介质的位置信息;其中,两个所述焊盘的中垂线与所述走线段的交点为预添加导体介质的中心点,且预添加导体介质与两个所述焊盘位于所述走线段的同一侧。
5.如权利要求4所述的电路板布线方法,其特征在于,所述走线段上预添加导体介质的形状包括半椭圆形,且半椭圆形导体介质的短半轴与所述交点的切线垂直。
6.如权利要求2所述的电路板布线方法,其特征在于,获取在所述目标走线上预添加导体介质的尺寸参数的过程,包括:
预先建立用于表征走线相关参数与在走线上预添加导体介质的尺寸参数之间对应关系的仿真数据库;
获取所述目标走线的相关参数;
根据所述仿真数据库及所述目标走线的相关参数,确定在所述目标走线上预添加导体介质的尺寸参数。
7.如权利要求6所述的电路板布线方法,其特征在于,所述走线相关参数包括走线参考层厚度和/或走线目标阻抗和/或走线线宽和/或焊盘过孔间距。
8.如权利要求1-7任一项所述的电路板布线方法,其特征在于,从所述走线信息中确定不满足阻抗要求的目标走线信息的过程,包括:
从所述走线信息中确定线宽不均匀的第一走线信息;从所述第一走线信息中提取出线宽小于预设线宽阈值的第二走线信息,并将所述第二走线信息作为不满足阻抗要求的目标走线信息。
9.一种电路板布线系统,其特征在于,包括:
信息获取模块,用于获取电路板的走线信息;
信息确定模块,用于从所述走线信息中确定不满足阻抗要求的目标走线信息;
介质添加模块,用于在所述目标走线信息对应的目标走线上添加导体介质,以使所述目标走线的阻抗满足阻抗要求。
10.一种电路板布线装置,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于在执行所述计算机程序时实现如权利要求1-8任一项所述的电路板布线方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010176162.6A CN113392613B (zh) | 2020-03-13 | 2020-03-13 | 一种电路板布线方法、系统及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010176162.6A CN113392613B (zh) | 2020-03-13 | 2020-03-13 | 一种电路板布线方法、系统及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113392613A true CN113392613A (zh) | 2021-09-14 |
CN113392613B CN113392613B (zh) | 2023-07-21 |
Family
ID=77616124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010176162.6A Active CN113392613B (zh) | 2020-03-13 | 2020-03-13 | 一种电路板布线方法、系统及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113392613B (zh) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1119903A (zh) * | 1993-02-02 | 1996-04-03 | Ast研究公司 | 一种含有屏蔽网的电路板装置和它的构造 |
CN1874652A (zh) * | 2005-06-01 | 2006-12-06 | 华为技术有限公司 | 一种阻抗控制的方法 |
US20090104813A1 (en) * | 2007-10-17 | 2009-04-23 | Hubert Chen | Electrical connection between cable and printed circuite board for high data speed and high signal frequency |
CN104582290A (zh) * | 2015-01-30 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种高速线阻抗连续性的实现方法 |
CN105045985A (zh) * | 2015-07-08 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种实现走线阻抗匹配的设计方法 |
CN105975703A (zh) * | 2016-05-11 | 2016-09-28 | 浪潮电子信息产业股份有限公司 | 一种待布置走线的生成方法、装置及pcb |
CN106851968A (zh) * | 2017-03-31 | 2017-06-13 | 上海摩软通讯技术有限公司 | Pcb及其走线方法 |
CN107292055A (zh) * | 2017-07-12 | 2017-10-24 | 深圳市博科技有限公司 | 一种通过建立数学几何模型来辅助pcb设计方法 |
CN107995774A (zh) * | 2017-11-28 | 2018-05-04 | 无锡市同步电子科技有限公司 | 一种表贴射频头的走线优化方法 |
CN108804809A (zh) * | 2018-06-07 | 2018-11-13 | Oppo(重庆)智能科技有限公司 | Ddr电路的仿真方法、系统及走线结构 |
CN109344479A (zh) * | 2018-09-20 | 2019-02-15 | 郑州云海信息技术有限公司 | 优化bga区信号线阻抗的方法、装置、设备及存储介质 |
CN110516199A (zh) * | 2019-08-26 | 2019-11-29 | 广州兴森快捷电路科技有限公司 | 对特性阻抗的影响因素的影响度计算方法及线路板 |
WO2020000948A1 (zh) * | 2018-06-28 | 2020-01-02 | 郑州云海信息技术有限公司 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
-
2020
- 2020-03-13 CN CN202010176162.6A patent/CN113392613B/zh active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1119903A (zh) * | 1993-02-02 | 1996-04-03 | Ast研究公司 | 一种含有屏蔽网的电路板装置和它的构造 |
CN1874652A (zh) * | 2005-06-01 | 2006-12-06 | 华为技术有限公司 | 一种阻抗控制的方法 |
US20090104813A1 (en) * | 2007-10-17 | 2009-04-23 | Hubert Chen | Electrical connection between cable and printed circuite board for high data speed and high signal frequency |
CN104582290A (zh) * | 2015-01-30 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种高速线阻抗连续性的实现方法 |
CN105045985A (zh) * | 2015-07-08 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种实现走线阻抗匹配的设计方法 |
CN105975703A (zh) * | 2016-05-11 | 2016-09-28 | 浪潮电子信息产业股份有限公司 | 一种待布置走线的生成方法、装置及pcb |
CN106851968A (zh) * | 2017-03-31 | 2017-06-13 | 上海摩软通讯技术有限公司 | Pcb及其走线方法 |
CN107292055A (zh) * | 2017-07-12 | 2017-10-24 | 深圳市博科技有限公司 | 一种通过建立数学几何模型来辅助pcb设计方法 |
CN107995774A (zh) * | 2017-11-28 | 2018-05-04 | 无锡市同步电子科技有限公司 | 一种表贴射频头的走线优化方法 |
CN108804809A (zh) * | 2018-06-07 | 2018-11-13 | Oppo(重庆)智能科技有限公司 | Ddr电路的仿真方法、系统及走线结构 |
WO2020000948A1 (zh) * | 2018-06-28 | 2020-01-02 | 郑州云海信息技术有限公司 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
CN109344479A (zh) * | 2018-09-20 | 2019-02-15 | 郑州云海信息技术有限公司 | 优化bga区信号线阻抗的方法、装置、设备及存储介质 |
CN110516199A (zh) * | 2019-08-26 | 2019-11-29 | 广州兴森快捷电路科技有限公司 | 对特性阻抗的影响因素的影响度计算方法及线路板 |
Non-Patent Citations (1)
Title |
---|
张淑艳;朱娟;王超;肖萍萍;王金莉;田纪亚;李晓光;: "高速高阻抗模拟电路的印制电路板设计", 计算机测量与控制 * |
Also Published As
Publication number | Publication date |
---|---|
CN113392613B (zh) | 2023-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109033528B (zh) | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 | |
US11314229B2 (en) | Printed circuit board design and manufacturing | |
JP2002531960A (ja) | プリント回路ボード及びその製造方法 | |
US20140326495A1 (en) | High performance printed circuit board | |
CN110765723B (zh) | 一种基于bp神经网络的走线建模优化方法和装置 | |
CN109344479B (zh) | 优化bga区信号线阻抗的方法、装置、设备及存储介质 | |
CN114417781B (zh) | Pcb走线串扰评估方法、系统、装置、设备及存储介质 | |
CN111447732A (zh) | 一种pcb差分对走线的阻抗匹配方法 | |
CN114357932B (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
CN113392613A (zh) | 一种电路板布线方法、系统及装置 | |
CN101782931A (zh) | 电路板布线的约束区域处理方法及系统 | |
CN111698832B (zh) | 电路板的高速差分信号线的信号传输方法、装置及介质 | |
US9317648B2 (en) | Circuit board design and correction method determining a difference between groupings of layers | |
CN114364142B (zh) | 一种增大表层阻抗的pcb设计方法、装置、pcb板 | |
CN114900966B (zh) | 电路板近孔背钻方法、电路板、通讯电子设备及加工装置 | |
CN116341486A (zh) | 过孔检查方法、装置、工具、电子设备和可读存储介质 | |
CN102769993B (zh) | 电路板 | |
CN214154943U (zh) | 印刷电路板和视频处理设备 | |
CN113391187B (zh) | 一种电路板走线通流量的达标检测方法、系统及装置 | |
CN112714550A (zh) | Pcb板铜箔确定方法、装置、设备、介质和pcb板 | |
CN112616245A (zh) | 加速处理器加速卡及其制作方法 | |
CN112685992A (zh) | 一种基于Skill快速查找跨平面走线的方法和系统 | |
CN114492291B (zh) | 高速串行链路的设计方法、装置、电子设备及存储介质 | |
WO2017159649A1 (ja) | プリント配線板、電子回路、配線の決定方法及びプログラム | |
CN111698825B (zh) | 一种pcb板和pcb走线结构的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |