CN106851968A - Pcb及其走线方法 - Google Patents

Pcb及其走线方法 Download PDF

Info

Publication number
CN106851968A
CN106851968A CN201710209973.XA CN201710209973A CN106851968A CN 106851968 A CN106851968 A CN 106851968A CN 201710209973 A CN201710209973 A CN 201710209973A CN 106851968 A CN106851968 A CN 106851968A
Authority
CN
China
Prior art keywords
wiring board
region
headroom
pcb
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710209973.XA
Other languages
English (en)
Inventor
李成祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Moruan Communication Technology Co Ltd
Original Assignee
Shanghai Moruan Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Moruan Communication Technology Co Ltd filed Critical Shanghai Moruan Communication Technology Co Ltd
Priority to CN201710209973.XA priority Critical patent/CN106851968A/zh
Publication of CN106851968A publication Critical patent/CN106851968A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种PCB及其走线方法，所述PCB走线方法包括以下步骤：选取一层目标走线板；净空所述目标走线板的第一部分区域；净空与所述目标走线板相邻的上一层走线板的第二部分区域，以与所述第一部分区域形成走线区域；在所述走线区域中进行走线。本发明通过净空目标走线板的相邻上一层走线板的相应区域，从而挖空了需要匹配的阻抗走线的上部区域，增加了阻抗走线的线宽，提高了走线阻抗控制的延续性，从而满足了射频对于信号一致性的要求。

Description

PCB及其走线方法
技术领域
本发明涉及PCB(印刷线路板)设计领域，特别是涉及一种PCB及其走线方法。
背景技术
现有技术中，随着PCB的层数的增加和厚度的减少，PCB内层走线阻抗匹配无法满足PCB设计要求，现有技术中一般通过采用LDK(一种PCB材料)材料来减少阻抗匹配的难度，但这种方式阻抗线宽增加的幅度不足以满足射频对于信号一致性的要求。
发明内容
本发明要解决的技术问题是为了克服现有技术中PCB设计中阻抗线宽增加的幅度太小导致难以满足要求的缺陷，提供一种PCB及其走线方法。
本发明是通过下述技术方案来解决上述技术问题的：
本发明提供了一种PCB走线方法，所述PCB包括多层走线板，其特点在于，所述PCB走线方法包括以下步骤：
选取一层目标走线板；
净空所述目标走线板的第一部分区域；
净空与所述目标走线板相邻的上一层走线板的第二部分区域，以与所述第一部分区域形成走线区域；
在所述走线区域中进行走线。
较佳地，每层走线板均包括绝缘基层和导线层；
所述净空所述目标走线板的第一部分区域的步骤包括：
净空所述目标走线板的绝缘基层和导线层的相应部分区域；
所述净空与所述上一层走线板的第二部分区域的步骤包括：
净空所述上一层走线板的绝缘基层和导线层的相应部分区域。
较佳地，所述绝缘基层包括半固化片层；
所述净空所述目标走线板的绝缘基层的相应部分区域的步骤包括：
采用镂空的方式净空所述目标走线板的半固化层的相应部分区域；
所述净空所述上一层走线板的绝缘基层的相应部分区域的步骤包括：
采用镂空的方式净空所述上一层走线板的半固化层的相应部分区域。
较佳地，所述导线层包括铜层；
所述净空所述目标走线板的导线层的相应部分区域的步骤包括：
采用蚀刻的方式净空所述目标走线板的铜层的相应部分区域；
所述净空所述上一层走线板的导线层的相应部分区域的步骤包括：
采用蚀刻的方式净空所述上一层走线板的铜层的相应部分区域。
较佳地，所述第一部分区域和所述第二部分区域在位置上相互对应。
本发明还提供了一种PCB，所述PCB包括多层走线板，其特点在于，所述PCB还包括用于走线的走线区域；
所述走线区域包括位于目标走线板的第一净空区域和位于与所述目标走线板相邻的上一层走线板的第二净空区域。
较佳地，每层走线板均包括绝缘基层和导线层；
所述第一净空区域包括所述目标走线板的绝缘基层和导线层的相应部分净空区域；
所述第二净空区域包括所述上一层走线板的绝缘基层和导线层的相应部分净空区域。
较佳地，所述绝缘基层包括半固化片层。
较佳地，所述导线层包括铜层。
较佳地，所述第一净空区域和所述第二净空区域在位置上相互对应。
本发明的积极进步效果在于：本发明通过净空目标走线板的相邻上一层走线板的相应区域，从而挖空了需要匹配的阻抗走线的上部区域，增加了阻抗走线的线宽，提高了走线阻抗控制的延续性，从而满足了射频对于信号一致性的要求。
附图说明
图1为本发明的实施例1的PCB走线方法的流程图。
图2为本发明的实施例2的PCB走线方法的流程图。
图3为本发明的实施例3的PCB的结构示意图。
图4为本发明的实施例4的PCB的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供了一种PCB走线方法，所述PCB包括多层走线板，如图1所示，本实施例的PCB走线方法包括以下步骤：
步骤101、选取一层目标走线板；
其中，所述目标走线板具体可以根据实际需要进行选取；
步骤102、净空所述目标走线板的第一部分区域；
步骤103、净空与所述目标走线板相邻的上一层走线板的第二部分区域，以与所述第一部分区域形成走线区域；
步骤104、在所述走线区域中进行走线。
本实施例通过净空目标走线板的相邻上一层走线板的相应区域，从而挖空了需要匹配的阻抗走线的上部区域，增加了阻抗走线的线宽，提高了走线阻抗控制的延续性，从而满足了射频对于信号一致性的要求。
实施例2
与实施例1相比，在本实施例中，所述PCB的每层走线板均具体包括绝缘基层和导线层，如图2所示，本实施例的PCB走线方法包括以下步骤：
步骤201、选取一层目标走线板；
步骤202、通过净空所述目标走线板的绝缘基层和导线层的相应部分区域，以净空所述目标走线板的第一部分区域；
其中，所述绝缘基层和导线层的相应部分区域是相对应的，具体可表现在位置相对应、尺寸相对应等；
步骤203、净空与所述目标走线板相邻的上一层走线板的绝缘基层和导线层的相应部分区域，以净空所述上一层走线板的第二部分区域，以与所述第一部分区域形成走线区域；
其中，优选地，所述第一部分区域和所述第二部分区域在位置上相互对应，并且二者的尺寸也可以相同；
步骤204、在所述走线区域中进行走线。
其中，优选地，本实施例中所述绝缘基层可以包括半固化片层(即Prepreg1080层)，在步骤202和步骤203中具体可以采用镂空的方式净空所述目标走线板和所述上一层走线板的半固化片层的相应部分区域；
优选地，所述导线层具体包括铜层(即Copper层)，在步骤202和步骤203中具体可以采用蚀刻的方式净空所述目标走线板和所述上一层走线板的铜层的相应部分区域。
本实施例中分别通过镂空的方式净空绝缘基层、通过蚀刻的方式净空导线层，从而使得目标走线板和上一层走线板的净空区域更加的完整，使得走线区域更加规范整齐，从而能够提供更好的净空环境，避免阻抗匹配外在因素的干扰，同时可以减少PCB板厂制板时爆板的概率。
实施例3
本实施例提供了一种PCB，所述PCB包括多层走线板(本实施例优选为4层)，所述PCB还包括用于走线的走线区域1；
所述走线区域包括位于目标走线板11的第一净空区域和位于与所述目标走线板11相邻的上一层走线板12的第二净空区域。
本实施例的PCB通过净空目标走线板的相邻上一层走线板的相应区域，从而挖空了需要匹配的阻抗走线的上部区域，增加了阻抗走线的线宽，提高了走线阻抗控制的延续性，从而满足了射频对于信号一致性的要求。
实施例4
与实施例3相比，本实施例的PCB中每层走线板均包括绝缘基层和导线层；
所述第一净空区域包括所述目标走线板11的绝缘基层111和导线层112的相应部分净空区域；
所述第二净空区域包括所述上一层走线板12的绝缘基层121和导线层122的相应部分净空区域。
其中，优选地，所述绝缘基层包括半固化片层，在具体实施过程中可以采用镂空的方式净空所述半固化片层的相应部分区域，所述导线层包括铜层，在具体实施过程中可以采用蚀刻的方式净空所述铜层的相应部分区域。
并且，优选地，所述第一净空区域和所述第二净空区域在位置上相互对应，尺寸也相同。
本实施例中的PCB使得目标走线板和上一层走线板的净空区域更加的完整，使得走线区域更加规范整齐，从而能够提供更好的净空环境，避免阻抗匹配外在因素的干扰，同时可以减少PCB板厂制板时爆板的概率。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种PCB走线方法，所述PCB包括多层走线板，其特征在于，所述PCB走线方法包括以下步骤：
选取一层目标走线板；
净空所述目标走线板的第一部分区域；
净空与所述目标走线板相邻的上一层走线板的第二部分区域，以与所述第一部分区域形成走线区域；
在所述走线区域中进行走线。
2.如权利要求1所述的PCB走线方法，其特征在于，每层走线板均包括绝缘基层和导线层；
所述净空所述目标走线板的第一部分区域的步骤包括：
净空所述目标走线板的绝缘基层和导线层的相应部分区域；
所述净空与所述上一层走线板的第二部分区域的步骤包括：
净空所述上一层走线板的绝缘基层和导线层的相应部分区域。
3.如权利要求2所述的PCB走线方法，其特征在于，所述绝缘基层包括半固化片层；
所述净空所述目标走线板的绝缘基层的相应部分区域的步骤包括：
采用镂空的方式净空所述目标走线板的半固化层的相应部分区域；
所述净空所述上一层走线板的绝缘基层的相应部分区域的步骤包括：
采用镂空的方式净空所述上一层走线板的半固化层的相应部分区域。
4.如权利要求2所述的PCB走线方法，其特征在于，所述导线层包括铜层；
所述净空所述目标走线板的导线层的相应部分区域的步骤包括：
采用蚀刻的方式净空所述目标走线板的铜层的相应部分区域；
所述净空所述上一层走线板的导线层的相应部分区域的步骤包括：
采用蚀刻的方式净空所述上一层走线板的铜层的相应部分区域。
5.如权利要求1-4中任意一项所述的PCB走线方法，其特征在于，所述第一部分区域和所述第二部分区域在位置上相互对应。
6.一种PCB，所述PCB包括多层走线板，其特征在于，所述PCB还包括用于走线的走线区域；
所述走线区域包括位于目标走线板的第一净空区域和位于与所述目标走线板相邻的上一层走线板的第二净空区域。
7.如权利要求6所述的PCB，其特征在于，每层走线板均包括绝缘基层和导线层；
所述第一净空区域包括所述目标走线板的绝缘基层和导线层的相应部分净空区域；
所述第二净空区域包括所述上一层走线板的绝缘基层和导线层的相应部分净空区域。
8.如权利要求7所述的PCB，其特征在于，所述绝缘基层包括半固化片层。
9.如权利要求7所述的PCB，其特征在于，所述导线层包括铜层。
10.如权利要求6-9中任意一项所述的PCB，其特征在于，所述第一净空区域和所述第二净空区域在位置上相互对应。
CN201710209973.XA 2017-03-31 2017-03-31 Pcb及其走线方法 Withdrawn CN106851968A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710209973.XA CN106851968A (zh) 2017-03-31 2017-03-31 Pcb及其走线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710209973.XA CN106851968A (zh) 2017-03-31 2017-03-31 Pcb及其走线方法

Publications (1)

Publication Number Publication Date
CN106851968A true CN106851968A (zh) 2017-06-13

Family

ID=59141236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710209973.XA Withdrawn CN106851968A (zh) 2017-03-31 2017-03-31 Pcb及其走线方法

Country Status (1)

Country Link
CN (1) CN106851968A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108716901A (zh) * 2018-08-15 2018-10-30 成都毓恬冠佳汽车零部件有限公司 电子检具和天窗检测系统
CN113392613A (zh) * 2020-03-13 2021-09-14 浙江宇视科技有限公司 一种电路板布线方法、系统及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104023474A (zh) * 2014-06-24 2014-09-03 浪潮电子信息产业股份有限公司 一种减小阻抗突变对传输线信号质量影响的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104023474A (zh) * 2014-06-24 2014-09-03 浪潮电子信息产业股份有限公司 一种减小阻抗突变对传输线信号质量影响的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108716901A (zh) * 2018-08-15 2018-10-30 成都毓恬冠佳汽车零部件有限公司 电子检具和天窗检测系统
CN113392613A (zh) * 2020-03-13 2021-09-14 浙江宇视科技有限公司 一种电路板布线方法、系统及装置
CN113392613B (zh) * 2020-03-13 2023-07-21 浙江宇视科技有限公司 一种电路板布线方法、系统及装置

Similar Documents

Publication Publication Date Title
US10811210B2 (en) Multilayer printed circuit board via hole registration and accuracy
JP2006074014A (ja) 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
US20200107456A1 (en) Circuit board structure
US9793218B2 (en) Method for manufacturing device embedded substrate, and device embedded substrate
CN106851968A (zh) Pcb及其走线方法
US9635752B2 (en) Printed circuit board and electronic device
CN105552225A (zh) 用于制造柔性基板的方法、柔性基板和显示装置
CN102291951A (zh) 柔性印刷电路板的阻抗控制方法及其结构
JP4723391B2 (ja) プリント基板における信号ラインの設計方法及びこの設計方法を用いて製造されたプリント基板
US11523521B2 (en) Multilayer board and method of manufacturing the same
US20190306974A1 (en) Printed circuit board deformable in both length and width
JP2001144451A (ja) 積層配線板
KR20120017444A (ko) 고 임피던스 트레이스
JP6492758B2 (ja) マルチワイヤ配線板
CN113709993B (zh) 一种动态阻抗产品的制作方法
CN104902698A (zh) 电路板金手指的加工方法和具有金手指的电路板
CN105916315A (zh) 一种hdi印刷电路板的制作方法
CN113891576B (zh) 一种包括多层pcb板的换层通孔电路、制作方法及设备
CN107347231B (zh) 线路基板的制作方法
JP2019192844A (ja) 印刷配線板
CN109219329A (zh) 电路板的制造方法
US9095068B2 (en) Circuit board
US20120152595A1 (en) Multilayer printed circuit board and method of manufacturing the same
CN107493661A (zh) 柔性线路板线路制作工艺
US7603645B2 (en) Calibration method of insulating washer in circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20170613

WW01 Invention patent application withdrawn after publication