CN108804809A - Ddr电路的仿真方法、系统及走线结构 - Google Patents

Ddr电路的仿真方法、系统及走线结构 Download PDF

Info

Publication number
CN108804809A
CN108804809A CN201810578790.XA CN201810578790A CN108804809A CN 108804809 A CN108804809 A CN 108804809A CN 201810578790 A CN201810578790 A CN 201810578790A CN 108804809 A CN108804809 A CN 108804809A
Authority
CN
China
Prior art keywords
line position
impedance value
ddr
circuits
ddr circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810578790.XA
Other languages
English (en)
Inventor
姚坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oppo Chongqing Intelligent Technology Co Ltd
Original Assignee
Oppo Chongqing Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oppo Chongqing Intelligent Technology Co Ltd filed Critical Oppo Chongqing Intelligent Technology Co Ltd
Priority to CN201810578790.XA priority Critical patent/CN108804809A/zh
Publication of CN108804809A publication Critical patent/CN108804809A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请适用于DDR SDRAM技术领域，提供了一种DDR电路的仿真方法、系统及走线结构，其中仿真方法包括：对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。本申请实施例可以使信号走线层的信号链路的目标阻抗连续，以保证DDR电路的信号完整性，并提高DDR电路的信号质量。

Description

DDR电路的仿真方法、系统及走线结构
技术领域
本申请属于DDR(Double Data Rate，双倍数据速率)SDRAM(Synchronous DynamicRandom Access Memory，同步动态随机存储器)技术领域，尤其涉及一种DDR电路的仿真方法、系统及走线结构。
背景技术
DDR是目前的主流内存规范，各大芯片组厂商的主流产品均可支持DDR的应用。DDR内存具有双倍速率传输数据的特性，在时钟信号的上升沿与下降沿均可进行数据处理，数据传输率为SDR(Single Data Rate，单倍数据速率)SDRAM的2倍。
然而，现有的DDR电路的走线结构中，信号走线层的信号链路的目标阻抗不连续，严重影响了DDR电路的信号完整性，从而降低了DDR电路的信号质量。
发明内容
有鉴于此，本申请实施例提供了DDR电路的仿真方法、系统及走线结构，以解决现有的DDR电路的走线结构中，信号走线层的信号链路的目标阻抗不连续的问题，严重影响了DDR电路的信号完整性，从而降低了DDR电路的信号质量的问题。
本申请实施例的第一方面提供了一种DDR电路的仿真方法，其包括：
对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；
确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；
根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；
返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。
本申请实施例的第二方面提供了一种DDR电路的仿真系统，其包括：
布局布线设计模块，用于对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；
阻抗值确定模块，用于确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；
挖空面积确定模块，用于根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；
返回模块，用于返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。
本申请实施例的第三方面提供了一种DDR电路的走线结构，基于上述仿真方法或上述仿真系统实现，所述走线结构包括信号走线层和参考平面；
所述参考平面的所述走线位置处开有面积等于所述挖空面积的通孔；
所述信号走线层开有过孔，所述走线位置为所述过孔所在位置。
本申请实施例的第四方面提供了一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述方法的步骤
本申请实施例的第五方面提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述方法的步骤。
本申请实施例通过在对DDR电路进行布局布线设计，得到DDR电路的走线结构之后，确定走线结构的信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值，并根据所述走线位置的阻抗值，确定参考平面的所述走线位置处的挖空面积，然后重新对DDR电路进行布局布线设计，将参考平面的所述走线位置处挖空所述挖空面积，可以使所述走线位置处的阻抗值达到正常值，使信号走线层的信号链路的目标阻抗连续，以保证DDR电路的信号完整性，并提高DDR电路的信号质量。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例一提供的DDR电路的仿真方法的流程示意图；
图2是本申请实施例二提供的DDR电路的仿真系统的结构示意图；
图3是本申请实施例三提供的DDR电路的走线结构的截面示意图；
图4是本申请实施例四提供的终端设备的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
为了说明本申请所述的技术方案，下面通过具体实施例来进行说明。
实施例一
本实施例提供一种DDR电路的仿真方法，其可以应用于任意的可运行DDR电路仿真应用或程序的终端设备，例如，PC(Personal Computer，个人计算机)客户端、服务器、专用数据处理设备等，也可以是手机、平板电脑、个人数字助理、笔记本电脑等移动终端。
如图1所示，本实施例所提供的DDR电路的仿真方法包括：
步骤S101，对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面。
在具体应用中，在对DDR电路进行布局布线设计之前，需要先确定DDR电路的走线结构的拓扑结构类型和特征阻抗值，拓扑结构类型包括T型拓扑结构、菊花链拓扑结构，其中，菊花链拓扑结构包括FLY-BY拓扑结构；特征阻抗值可以根据实际需要进行设定，例如，特征阻抗值为50ohm或100ohm。确定好拓扑结构和特征阻抗值之后，即可根据设定好的拓扑结构和特征阻抗值进行仿真，确定DDR电路的线宽和线距，然后即可根据确定的线宽和线距进行布局布线设计，得到DDR电路的走线结构。
在具体应用中，DDR电路的走线结构通常包括两层或两层以上，通常为偶数层，例如，四层、六层、八层、……、十六层等。两层走线结构通常包括由信号走线层和部分电源走线层组成的第一层以及地平面层和另一部分电源走线层组成的第二层；四层走线结构通常包括依次层叠设置的第一信号走线层、地平面层、电源走线层和第二信号走线层。
在本实施例中，当DDR电路的走线结构为上述的两层走线结构时，以位于信号走线层下方的地平面层做为参考平面；当DDR电路的走线结构为上述的四层走线结构时，以位于第一信号走线层下方的地平面层做为第一参考平面，以位于第二信号走线层上方的电源走线层作为第二参考平面且电源走线层覆盖第二信号走线层的所有信号链路。
在一个实施例中，步骤S101包括：
根据预设拓扑结构和预设特征阻抗值，仿真确定DDR电路的线宽和线距；
根据所述线宽和所述线距，对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构。
在一个实施例中，所述预设拓扑结构为菊花链拓扑结构，所述菊花链拓扑结构包括FLY-BY拓扑结构。
在一个实施例中，步骤S101之前，包括：
预先设置所述DDR电路的拓扑结构和特征阻抗值。
步骤S102，确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值。
在具体应用中，由于信号走线层上的过孔的存在，会使得信号走线层的阻抗在过孔位置处下跌，该处的阻抗值低于正常阻抗值，导致信号走线层的信号链路的阻抗不连续，从而严重影响DDR电路的信号完整性，因此，为了保证DDR电路的信号完整性，需要确定信号走线层中阻抗值低于正常阻抗值的走线位置，该走线位置通常为信号走线层的过孔位置。
在具体应用中，预设阻抗阈值等于信号走线层的信号链路的正常阻抗值，该值可以根据实际需要进行设定。
在一个实施例中，步骤S102包括：
对所述走线结构进行时域反射计仿真(Time Domain Reflectometer，TDR)，以确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值。
在具体应用中，TDR仿真可以通过向DDR电路的信号走线层发射由阶跃信号发生器产生的阶跃信号，然后测量信号走线层各信号链路的反射信号的大小、记录延迟时间、计算反射系数，可以利用信号反射系数和已知信号源(即所述阶跃信号)的阻抗特性，推导出各信号链路的阻抗特性，以确定阻抗不连续的信号链路中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值。
在一个实施例中，步骤S102包括：
对所述走线结构进行时域反射计仿真，判断所述信号走线层的各信号链路的阻抗是否连续；
当有信号链路的阻抗不连续时，确定阻抗不连续的信号链路中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值。
步骤S103，根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积。
在具体应用中，挖空位于所述走线位置处的参考平面是为了在参考平面上做电容，相当于是增加该位置处的阻抗值，从而可以提高信号链路中阻抗值低于预设阻抗阈值的走线位置的阻抗值，是该走线位置的阻抗值提升到等于预设阻抗阈值，意思信号链路连续。挖空面积位置处的等效阻抗值＝预设阻抗阈值-挖空面积对应的走线位置的阻抗值。
在一个实施例中，步骤S103包括：
根据所述走线位置的阻抗值，仿真确定当所述DDR电路的目标阻抗值等于预设特征阻抗值时，所述参考平面的所述走线位置处的挖空面积。
在具体应用中，可以通过仿真计算得到使DDR电路的目标阻抗值等于预设特征阻抗值时需要在所述参考平面的所述走线位置处挖空的挖空面积。
步骤S104，返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。
在具体应用中，在确定好信号链路中阻抗值低于预设阻抗阈值的走线位置处的参考平面的挖空面积之后，返回步骤S101，重新进行布局布线设计或者对已得到的所述DDR电路的走线结构进行优化，将所述参考平面的所述走线位置处挖空所述挖空面积。
在具体应用中，执行完步骤S104之后，再次循环执行步骤S102～S104，直到所述信号走线层中没有阻抗值低于预设阻抗阈值的走线位置时为止。
在一个实施例中，步骤S101之后包括：
当所述信号走线层中没有阻抗值低于预设阻抗阈值的走线位置时，结束对所述DDR电路的仿真。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
本实施例通过在对DDR电路进行布局布线设计，得到DDR电路的走线结构之后，确定走线结构的信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值，并根据所述走线位置的阻抗值，确定参考平面的所述走线位置处的挖空面积，然后重新对DDR电路进行布局布线设计，将参考平面的所述走线位置处挖空所述挖空面积，可以使所述走线位置处的阻抗值达到正常值，使信号走线层的信号链路的目标阻抗连续，以保证DDR电路的信号完整性，并提高DDR电路的信号质量。
实施例二
本实施例提供一种DDR电路的仿真系统，用于执行实施例一中的方法步骤，该系统可以是任意的可运行DDR电路仿真应用或程序的终端设备中的软件程序系统。
如图2所示，本实施例提供的DDR电路的仿真系统200包括：
布局布线设计模块201，用于对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；
阻抗值确定模块202，用于确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；
挖空面积确定模块203，用于根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；
返回模块204，用于返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。
在一个实施例中，布局布线设计模块具体用于：
根据预设拓扑结构和预设特征阻抗值，仿真确定DDR电路的线宽和线距；
根据所述线宽和所述线距，对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构。
在一个实施例中，所述DDR电路的仿真系统还包括：
设置模块，用于预先设置所述DDR电路的拓扑结构和特征阻抗值。
在一实施例中，阻抗值确定模块具体用于：
对所述走线结构进行时域反射计仿真(Time Domain Reflectometer，TDR)，以确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值。
在一实施例中，阻抗值确定模块具体用于：
对所述走线结构进行时域反射计仿真，判断所述信号走线层的各信号链路的阻抗是否连续；
当有信号链路的阻抗不连续时，确定阻抗不连续的信号链路中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值。
在一实施例中，挖空面积确定模块具体用于：
根据所述走线位置的阻抗值，仿真确定当所述DDR电路的目标阻抗值等于预设特征阻抗值时，所述参考平面的所述走线位置处的挖空面积。
在一个实施例中，所述DDR电路的仿真系统还包括：
结束模块，用于当所述信号走线层中没有阻抗值低于预设阻抗阈值的走线位置时，结束对所述DDR电路的仿真。
本实施例通过在对DDR电路进行布局布线设计，得到DDR电路的走线结构之后，确定走线结构的信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值，并根据所述走线位置的阻抗值，确定参考平面的所述走线位置处的挖空面积，然后重新对DDR电路进行布局布线设计，将参考平面的所述走线位置处挖空所述挖空面积，可以使所述走线位置处的阻抗值达到正常值，使信号走线层的信号链路的目标阻抗连续，以保证DDR电路的信号完整性，并提高DDR电路的信号质量。
实施例三
如图3所示，本实施例提供一种基于实施例一的仿真方法实现或实施例二的仿真系统实现的DDR电路的走线结构300，其包括信号走线层301和参考平面302。
在具体应用中，根据实际需要走线结构300可以包括两层或两层以上，具体层数可以根据实际的布局布线需要进行设计。图3中仅示出与本实施例相关的部分，并不用于限定走线结构300的实际实现形式。
如图3所示，在本实施例中，参考平面302的走线位置3011处开有面积等于所述挖空面积的通孔3021；
信号走线层301开有过孔，走线位置3011为过孔所在位置，也即走线位置3011为过孔。
在本实施例中，走线位置3011即为实施例一或实施二所述的信号走线层的信号链路上阻抗值低于预设阻抗阈值的位置，参考平面302的走线位置3011处，即为位于走线位置3011位置处的参考平面302上的位置。
在具体应用中，由于由于信号走线层上的过孔的存在，会使得信号走线层的阻抗在过孔位置处下跌，该处的阻抗值低于正常阻抗值，导致信号走线层的信号链路的阻抗不连续，因此，走线位置3011实际上为信号走线层301上开设的过孔所在位置。
在具体应用中，参考平面可以为地平面层，也可以为电源平面层，当电源平面层为参考平时，电源平面层需要与完整的地平面层相邻且电源平面层需要覆盖信号走线层上的所有信号线。
本实施例通过根据仿真确定的挖空面积，挖空信号走线层的过孔位置处的参考平面，以在参考平面的走线位置处开设面积等于挖空面积的通孔，可以得到信号完整且信号质量高的DDR电路的走线结构。
实施例四
如图4所示，本实施例提供一种终端设备400，其包括：处理器401、存储器402以及存储在所述存储器402中并可在所述处理器401上运行的计算机程序403，例如DDR电路的仿真程序。所述处理器401执行所述计算机程序403时实现上述各个DDR电路的仿真方法实施例中的步骤，例如图1所示的步骤S101至S104。或者，所述处理器401执行所述计算机程序403时实现上述各装置实施例中各模块的功能，例如图2所示模块201至204的功能。
示例性的，所述计算机程序403可以被分割成一个或多个模块，所述一个或者多个模块被存储在所述存储器402中，并由所述处理器401执行，以完成本申请。所述一个或多个模块可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序403在所述终端设备400中的执行过程。例如，所述计算机程序403可以被分割成布局布线设计模块，阻抗值确定模块，挖空面积确定模块，返回模块，各模块具体功能如下：
布局布线设计模块，用于对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；
阻抗值确定模块，用于确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；
挖空面积确定模块，用于根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；
返回模块，用于返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。
所述终端设备400可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。所述终端设备可包括，但不仅限于，处理器401、存储器402。本领域技术人员可以理解，图4仅仅是终端设备400的示例，并不构成对终端设备400的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述终端设备还可以包括输入输出设备、网络接入设备、总线等。
所称处理器401可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器402可以是所述终端设备400的内部存储单元，例如终端设备400的硬盘或内存。所述存储器402也可以是所述终端设备400的外部存储设备，例如所述终端设备400上配备的插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(SecureDigital，SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器402还可以既包括所述终端设备400的内部存储单元也包括外部存储设备。所述存储器402用于存储所述计算机程序以及所述终端设备所需的其他程序和数据。所述存储器402还可以用于暂时地存储已经输出或者将要输出的数据。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中，应该理解到，所揭露的装置/终端设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/终端设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的模块如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种DDR电路的仿真方法，其特征在于，包括：
对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；
确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；
根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；
返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。
2.如权利要求1所述的DDR电路的仿真方法，其特征在于，对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构，包括：
根据预设拓扑结构和预设特征阻抗值，仿真确定DDR电路的线宽和线距；
根据所述线宽和所述线距，对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构。
3.如权利要求2所述的DDR电路的仿真方法，其特征在于，所述预设拓扑结构为菊花链拓扑结构，所述菊花链拓扑结构包括FLY-BY拓扑结构，所述走线位置为所述信号走线层的过孔位置。
4.如权利要求1所述的DDR电路走线结构的仿真方法，其特征在于，确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值，包括：
对所述走线结构进行时域反射计仿真，以确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值。
5.如权利要求1至4任一项所述的DDR电路的仿真方法，其特征在于，确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值，包括：
对所述走线结构进行时域反射计仿真，判断所述信号走线层的各信号链路的阻抗是否连续；
当有信号链路的阻抗不连续时，确定阻抗不连续的信号链路中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值。
6.如权利要求1至4任一项所述的DDR电路的仿真方法，其特征在于，根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积，包括：
根据所述走线位置的阻抗值，仿真确定当所述DDR电路的目标阻抗值等于预设特征阻抗值时，所述参考平面的所述走线位置处的挖空面积。
7.如权利要求1至4任一项所述的DDR电路的仿真方法，其特征在于，对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构之后，包括：
当所述信号走线层中没有阻抗值低于预设阻抗阈值的走线位置时，结束对所述DDR电路的仿真。
8.一种DDR电路的仿真系统，其特征在于，包括：
布局布线设计模块，用于对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；
阻抗值确定模块，用于确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；
挖空面积确定模块，用于根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；
返回模块，用于返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。
9.一种DDR电路的走线结构，其特征在于，基于权利要求1至7任一项所述的仿真方法或权利要求8所述的仿真系统实现，所述走线结构包括信号走线层和参考平面；
所述参考平面的所述走线位置处开有面积等于所述挖空面积的通孔；
所述信号走线层开有过孔，所述走线位置为所述过孔所在位置。
10.一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述方法的步骤。
CN201810578790.XA 2018-06-07 2018-06-07 Ddr电路的仿真方法、系统及走线结构 Pending CN108804809A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810578790.XA CN108804809A (zh) 2018-06-07 2018-06-07 Ddr电路的仿真方法、系统及走线结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810578790.XA CN108804809A (zh) 2018-06-07 2018-06-07 Ddr电路的仿真方法、系统及走线结构

Publications (1)

Publication Number Publication Date
CN108804809A true CN108804809A (zh) 2018-11-13

Family

ID=64087528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810578790.XA Pending CN108804809A (zh) 2018-06-07 2018-06-07 Ddr电路的仿真方法、系统及走线结构

Country Status (1)

Country Link
CN (1) CN108804809A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109492310A (zh) * 2018-11-14 2019-03-19 郑州云海信息技术有限公司 一种线路检查的方法及检查装置
CN109618486A (zh) * 2018-12-04 2019-04-12 郑州云海信息技术有限公司 一种高速线上测试点的添加方法、系统及相关装置
CN112115673A (zh) * 2020-09-27 2020-12-22 浪潮电子信息产业股份有限公司 Pcie信号pin相邻层挖空设计方法、系统、装置及存储介质
CN113392613A (zh) * 2020-03-13 2021-09-14 浙江宇视科技有限公司 一种电路板布线方法、系统及装置
CN115455886A (zh) * 2022-08-05 2022-12-09 上海移柯通信技术股份有限公司 Pcb板设计方法、pcb板、电子设备、存储介质及终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4463309A (en) * 1981-09-29 1984-07-31 Societe Nationale Industrielle Et Aerospatiale Method and device for determining the threshold of resistance of an electric or electromagnetic equipment to an external electromagnetic aggression
CN1780536A (zh) * 2004-11-25 2006-05-31 华为技术有限公司 多层印刷电路板的阻抗控制方法
CN1874652A (zh) * 2005-06-01 2006-12-06 华为技术有限公司 一种阻抗控制的方法
CN103970956A (zh) * 2014-05-19 2014-08-06 浪潮电子信息产业股份有限公司 一种同层不同阻抗控制传输线的设计方法
CN105975703A (zh) * 2016-05-11 2016-09-28 浪潮电子信息产业股份有限公司 一种待布置走线的生成方法、装置及pcb

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4463309A (en) * 1981-09-29 1984-07-31 Societe Nationale Industrielle Et Aerospatiale Method and device for determining the threshold of resistance of an electric or electromagnetic equipment to an external electromagnetic aggression
CN1780536A (zh) * 2004-11-25 2006-05-31 华为技术有限公司 多层印刷电路板的阻抗控制方法
CN1874652A (zh) * 2005-06-01 2006-12-06 华为技术有限公司 一种阻抗控制的方法
CN103970956A (zh) * 2014-05-19 2014-08-06 浪潮电子信息产业股份有限公司 一种同层不同阻抗控制传输线的设计方法
CN105975703A (zh) * 2016-05-11 2016-09-28 浪潮电子信息产业股份有限公司 一种待布置走线的生成方法、装置及pcb

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109492310A (zh) * 2018-11-14 2019-03-19 郑州云海信息技术有限公司 一种线路检查的方法及检查装置
CN109492310B (zh) * 2018-11-14 2021-10-29 郑州云海信息技术有限公司 一种线路检查的方法及检查装置
CN109618486A (zh) * 2018-12-04 2019-04-12 郑州云海信息技术有限公司 一种高速线上测试点的添加方法、系统及相关装置
CN113392613A (zh) * 2020-03-13 2021-09-14 浙江宇视科技有限公司 一种电路板布线方法、系统及装置
CN113392613B (zh) * 2020-03-13 2023-07-21 浙江宇视科技有限公司 一种电路板布线方法、系统及装置
CN112115673A (zh) * 2020-09-27 2020-12-22 浪潮电子信息产业股份有限公司 Pcie信号pin相邻层挖空设计方法、系统、装置及存储介质
CN115455886A (zh) * 2022-08-05 2022-12-09 上海移柯通信技术股份有限公司 Pcb板设计方法、pcb板、电子设备、存储介质及终端

Similar Documents

Publication Publication Date Title
CN108804809A (zh) Ddr电路的仿真方法、系统及走线结构
CN104900262A (zh) 使用电阻式存储器件的物理防克隆功能电路
CN104077138A (zh) 一种集成网络路由器的众核处理器系统及其集成方法和实现方法
US20140241203A1 (en) Programmable Physical Network Topologies for Datacenters
CN107980241A (zh) 一种网关多连接的方法及装置
CN109066650B (zh) 电力系统脆弱性评估方法及终端设备
US20220138395A1 (en) Hierarchical clock tree implementation
CN109408126A (zh) 一种多路服务器的开机方法、bmc及多路服务器
CN107885517A (zh) 嵌入式系统处理器程序加载电路
Huang et al. Application-specific network-on-chip synthesis with topology-aware floorplanning
CN105159617B (zh) 一种池化存储系统架构
CN109241357A (zh) 链式结构模型及其构建方法、系统和终端设备
CN109492310A (zh) 一种线路检查的方法及检查装置
CN115713060A (zh) 时序违例修复方法、装置、服务器及可读存储介质
CN104158709B (zh) 一种光模块识别的方法及端口扩展设备
CN109598067A (zh) 印刷电路板的布线方法、布线系统、存储介质及电子设备
US10216886B2 (en) Semiconductor device and method for designing a semiconductor device
CN108572787A (zh) 一种数据存储、读取的方法及装置
CN109947531A (zh) 超融合一体机的存储容量扩展方法、装置及存储介质
CN109783286A (zh) 机内测试方法、测试装置、及终端设备和存储介质
CN107731154A (zh) Led显示屏数据备份装置、方法及终端设备
CN113939091A (zh) 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板
CN114039838A (zh) 基于最大不相交双路由的电力通信网故障分析方法及相关设备
CN109638845B (zh) 输电线路投切组合方案建立方法及装置
CN108804747A (zh) 一种海量信息处理器的应用验证系统及其验证方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181113

RJ01 Rejection of invention patent application after publication