CN1780536A - 多层印刷电路板的阻抗控制方法 - Google Patents

Abstract

本发明涉及一种多层印刷电路板的阻抗控制方法，为解决多层印刷电路板中当信号线的线宽、板厚同时受限时，需使用特殊介质来满足阻抗控制要求，从而会使成本增加的问题，本发明中，通过以下方式进行阻抗控制，以满足对于某一信号层的信号线线宽和/或电路板厚度的尺寸要求：对所述信号层下面的平面层的适当部位进行挖空处理；以所述挖空部位下的那一层作为所述信号层上相应信号线的参考平面。本发明中，如果该层是信号层，则需在这一信号层上与挖空部位对应的位置处铺铜，并使这一信号层上的信号线绕过所述铺铜位置。采用本发明方案后，使得普通介质就可以达到设计要求，从而可降低产品成本。

Description

多层印刷电路板的阻抗控制方法

技术领域

本发明涉及多层印刷电路板的设计技术，更具体地说，涉及一种多层印刷电路板的阻抗控制方法。

背景技术

随着芯片的工作频率越来越高，信号的上升速度也越来越快，这对印制电路板的设计将是一个很大的挑战。在目前的印刷电路板上，信号频率已经达到10GHz，甚至更高的40GHz，信号的上升时间只有几十皮秒(1皮秒＝10^-12秒)，如何通过印制电路板实现设计，这就需要在进行印制电路板设计的初期就开始考虑这个问题。

因此，阻抗控制是高速印制电路板实现的最基本要求，在今后的设计中它的应用会越来越普遍，尤其在高速多层电路板中，大部分设计都有这样的要求。

阻抗控制是印制电路板设计中经常使用的一种方法，它通过调整信号传输线的线宽、与参考平面的距离等因素而达到阻抗控制的目的。

图1所示的微带线是一种位于介质材料和空气之间的传输线，它上面是空气，下面是介质材料，它的简化阻抗计算公式为：

$Z_0=\frac{87}{\sqrt{{\mathrm{\ϵ}}_{\mathrm{\γ}}+1.41}}\mathrm{In}\left(\frac{5.98H}{0.8W+T}\right)$ 公式1

可见，其阻抗通常受以下几个因素影响：W-信号线的线宽；H-介质的厚度(也即与相邻参考平面的间距)；T-信号线的铜厚度；ε_r-介电常数(介质的一种特性)。通常情况下，信号线的线宽越宽，阻抗越小；介质的厚度越薄，阻抗越小；铜的厚度越厚，阻抗越小；介质的介电常数越大，阻抗越小。单板(即一块印刷电路板)的成品厚度等于所有介质和铜箔的厚度总和。

为了实现阻抗控制，传统的方法是通过调整线宽、信号线与相邻参考平面的介质厚度、信号线的铜厚度等来达到设计的需求。这种方法的缺点在于，当有多个条件受限制时，会使成本大大增加。例如，如果信号线的线宽、单板的厚度(即所有介质和铜箔的厚度总和)同时受限制时，就只能采用特殊的介质材料，如通过减小介电常数ε_r来达到设计要求(即增大阻抗Z₀)，由于需采用特殊的介质材料，将会大大增加产品的成本。

发明内容

针对现有技术的上述缺陷，本发明要解决多层印刷电路板中当信号线的线宽、板厚同时受限时，需使用特殊介质来满足阻抗控制要求，从而会使成本增加的问题。

本发明解决其技术问题所采用的技术方案是：提供一种多层印刷电路板的阻抗控制方法，其中通过以下方式进行阻抗控制，以满足对于某一信号层的信号线线宽和/或电路板厚度的尺寸要求，

A、对所述信号层下面的平面层的适当部位进行挖空处理；

B、以所述挖空部位下的那一层作为所述信号层上相应信号线的参考平面。

本发明中，如果所述挖空部位下的那一层也是平面层，则可直接以之作为参考平面；如果该层是信号层，则需在这一信号层上与挖空部位对应的位置处铺铜，此时需对电路板的走线布局进行特殊处理，也就是使这一信号层上的信号线绕过所述铺铜位置。

利用本发明方案进行多层印制电路板设计时，如果信号线线宽、电路板厚度、阻抗控制要求要求之间相互矛盾，则可通过挖空处理以满足相关要求，而不需要采用特殊的介质来满足相关要求，也就是说，采用普通介质就可以达到设计要求，从而可降低产品成本。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是微带线的结构示意图；

图2是一个四层板的层叠结构示意图；

图2是一个四层板的层叠结构示意图；

图3是本发明一个实施例中对第二层进行挖空处理的示意图；

图4是本发明一个实施例中的阻抗计算结果示意图。

具体实施方式

本发明中，当信号线的线宽、单板的厚度同时受限制时，对于表层的信号线，如果要增大阻抗Z₀，可将该信号线的参考平面由第二层改到第三层，也就是对第二层的相应地方进行挖空处理，以增大信号线与参考平面之间的间距，此时公式1中的H会增大，从而可实现增大阻抗Z₀之阻抗控制需求。例如，对于一个四层单板，其层叠结构如图2所示。

传统情况下(情况1)，其第一层为信号层S1，其参考平面是第二层，即GND平面层，两者之间为相邻关系。

本发明中(情况2)，将信号层S1下面的GND平面层作挖空处理，如图3所示。其中，黑色线条是GND平面层的设计情况，灰色部分是信号层S1的信号线，中央的矩形及其右边的小矩形为GND平面层上的挖空部分。这时，对于信号层S1上与挖空位置对应的这一部分信号线，其参考平面就是第三层了，即POWER平面层，此时，表层信号线同参考平面之间的间距也就增大了，相当于增大了公式1中的参数H，相应地，阻抗Z₀会增大。

由上述结果可以看出，对于同一块单板，如果其阻抗相同，根据公式1，未作挖空处理的地方(情况1)所对应的线宽要比作了挖空处理的地方(情况2)所对应的线宽细一些，也就是说，如果要满足较宽的线宽要求，则可以通过挖空处理来实现。其中，挖空部位的确定(即前述的适当部位)，通常应与信号层上有特定线宽要求的那些信号线正对；另一方面，如果挖空层下面的那一层也为信号层，则需要在其上与挖空部位对应的位置处铺铜，而且该信号层上的铜信号线应绕过铺铜的位置，所以，挖空部位的选择要让该信号层上的走线便于绕开铺铜位置、并且方便走线。

对于一块传统结构的单板和一块采用本发明上述方案的单板，如果两者的阻抗相同，根据公式1可以看出，则本发明单板的厚度会比传统单板的厚度薄一些，也就是说，如果要满足较薄的单板厚度要求，也可以通过挖空处理来实现。同样，可根据具体的电路板情况来确定挖空部位，特别是当挖空层下面的那一层也为信号层时，挖空部位的选择要让该信号层上的走线便于绕开铺铜位置、并且方便走线。

下面举一个实例进行说明，一块板厚是2mm的单板，其顶层信号线的线宽要求是20Mils(1mm＝39.37Mils)，有三层的内层信号，并要求控制差分信号的阻抗是100欧姆，如果按10层板设计，则其层叠结构是SGSGSPGSPS，其中S表示信号层，G表示GND平面层，P表示电源平面层。由于目前加工工艺限制，内层信号线的线宽建议最细是5Mils，为了保证内层100欧姆的差分阻抗，两个参考平面之间的间距最少应为16Mils，如图4及表1所示，其中各参数的单位是Mils。

               表1阻抗计算结果

参数	名称	数值
			H	高度Height	16
W	宽度Width	4.5
			W1	宽度1Widthl	5
S	间距Separation	15
			T	厚度Thickness	1.4
Er	介电常数Dielectric	4.2
			Z0	差分阻抗Diff.Impedance	101.26

因此，对于传统阻抗控制，其情况如表2所示。

                    表2阻抗控制说明

层数	线宽/间线距(Mils)	阻抗(ohm)	公差
				1、10	12/8	100	+/-10％
3、5、8	5/8	100	+/-10％
				1	20	50	+/-10％

                 表3传统单板的层叠结构

	材料	层数	厚度(mils)	铜厚(mils)
					1	COPPER	S1		1.8
2	PREPREG		14.8
					3	COPPER	GND2		1.4
4	Core		7.9
					5	COPPER	S3		1.4
6	PREPREG		7.9
					7	COPPER	GND4		1.4
8	Core		7.9
					9	COPPER	S5		1.4
10	PREPREG		7.9
					11	COPPER	POWER6		1.4
12	Core		7.9
					13	COPPER	GND7		1.4
14	PREPREG		7.9
					15	COPPER	S8		1.4
16	Core		7.9
					17	COPPER	GND9		1.4
18	PREPREG		14.8
					19	COPPER	S10		1.8

表3中的COPPER为铜，PREPREG为聚酯胶片介质，Core为芯板(即两面有铜的介质)。这时板厚是99.7Mils，如果采用将平面层挖空的方案，将表面层的高速信号线的参考平面层调整到第三层，则可以得到以下层叠结构。对比表3和表4可以看出，表4中的第2、第7、第18项的厚度都比表3中的相应厚度小得多，这时，单板的总厚度是80.4Mils，可满足设计要求。

                表4本发明单板的层叠结构

	材料	层数	厚度(mils)	铜厚(mils)
					1	COPPER	S1		1.8
2	PREPREG		5.5
					3	COPPER	GND2		1.4
4	Core		7.9

5	COPPER	S3		1.4
					6	PREPREG		7.9
7	COPPER	GND4		0.7
					8	Core		7.9
9	COPPER	S5		1.4
					10	PREPREG		7.9
11	COPPER	POWER6		1.4
					12	Core		7.9
13	COPPER	GND7		1.4
					14	PREPREG		7.9
15	COPPER	S8		1.4
					16	Core		7.9
17	COPPER	GND9		1.4
					18	PREPREG		5.50
19	COPPER	S10		1.8

由该实例可以看出，采用本发明的方法之后，表层信号线的线宽可达20Mils，整个单板的厚度为80.4Mils，约为2mm。可同时满足单板的线宽和板厚要求。

在对信号层的相邻平面层进行挖空处理时，如果其相邻平面层下面的那一层也是平面层，例如图2中的POWER平面层，则可直接以该POWER平面层作为参考平面。

如果其相邻平面层下面的那一层不是平面层而是信号导线，例如上述例子中的10层板，对于表层信号线，第三层是信号层而不是平面层，将第二层挖空而使第三层作为参考层之后，相当于使信号的参考平面改变到了走线层，此时，应在第三层上与第二层的挖空部位对应的位置处铺铜，以使第三层可以作为参考平面，相应地，此时需对第三层的走线布局进行特殊处理，使第三层上的信号线绕过所述铺铜位置。

上述例子都是以表层信号层为例进行说明的，其实，本发明的方案还可以适用于内部的信号层，例如对于上述例子中的10层板，如果对其第三层的信号线线宽有较宽的要求，则可以采用类似的处理方式，即对第四层进行挖空处理，然后对第五层作铺铜处理。

以上所述，仅为本发明的具体实施方式，本发明的保护范围并不以此为限。

Claims (4)

1、一种多层印刷电路板的阻抗控制方法，其特征在于，通过以下方式进行阻抗控制，以满足对于某一信号层的信号线线宽和/或电路板厚度的尺寸要求，

A、对所述信号层下面的平面层的适当部位进行挖空处理；

B、以所述挖空部位下的那一层作为所述信号层上相应信号线的参考平面。

2、根据权利要求1所述的多层印刷电路板的阻抗控制方法，其特征在于，如果所述挖空部位下的那一层是信号层，则需在这一信号层上与挖空部位对应的位置处铺铜，并使这一信号层上的信号线绕过所述铺铜位置。

3、根据权利要求2所述的多层印刷电路板的阻抗控制方法，其特征在于，通过以下方式进行阻抗控制，以满足对于表层信号层的信号线线宽和/或电路板厚度的尺寸要求，

C、对第二层的适当部位进行挖空处理；

D、以第三层作为所述表层信号层上相应信号线的参考平面。

4、根据权利要求3所述的多层印刷电路板的阻抗控制方法，其特征在于，如果所述第三层也是信号层，则需在第三层上与挖空部位对应的位置处铺铜，并使第三层上的信号线绕过所述铺铜位置。