JP3307597B2 - 印刷配線装置 - Google Patents

印刷配線装置

Info

Publication number
JP3307597B2
JP3307597B2 JP27685298A JP27685298A JP3307597B2 JP 3307597 B2 JP3307597 B2 JP 3307597B2 JP 27685298 A JP27685298 A JP 27685298A JP 27685298 A JP27685298 A JP 27685298A JP 3307597 B2 JP3307597 B2 JP 3307597B2
Authority
JP
Japan
Prior art keywords
signal line
layer
printed wiring
pattern
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27685298A
Other languages
English (en)
Other versions
JP2000114722A (ja
Inventor
肇 今野
義一 加藤
Original Assignee
株式会社 アドテック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 アドテック filed Critical 株式会社 アドテック
Priority to JP27685298A priority Critical patent/JP3307597B2/ja
Priority to US09/206,367 priority patent/US6184478B1/en
Publication of JP2000114722A publication Critical patent/JP2000114722A/ja
Application granted granted Critical
Publication of JP3307597B2 publication Critical patent/JP3307597B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は印刷配線装置に関
し、特に、簡単な構成で高速なデジタル回路や高速な信
号を扱う回路を搭載可能な印刷配線装置に関するもので
ある。
【０００２】
【従来の技術】従来、印刷配線装置、即ちプリント配線
板においては、高密度化が必要な分野において多層配線
板が使用されていた。図２（ａ）は、従来の多層配線板
の構造を示す断面図である。配線板は５つの絶縁層２０
〜２４を重ねた構造であり、両表面および各絶縁層の間
には接地層２５、電源層２６、４つの信号線層２７〜３
０が設けられている。
【０００３】接地層２５および電源層２６は、インピー
ダンスを低くするため、および信号線がマイクロストリ
ップラインとして機能するように、更に層間のシールド
機能を果たすようにベタのパターンが採用されていた。
そして、マイクロストリップラインとしての特性インピ
ーダンスが搭載回路の出力インピーダンスとマッチング
するように、信号線の線幅が決定されていた。
【０００４】
【発明が解決しようとする課題】近年、電子装置の小型
化、軽量化の要請が高まり、それに伴って更に多層の配
線板が必要となっている。ところが、前記したような従
来のプリント配線板においては、同じ厚さで層の数を増
やすためには絶縁層の厚さを薄くする必要がある。信号
線の特性インピーダンスは、絶縁層の厚さをｈ、信号線
の線幅をｗとするとｗ／ｈの関数となる。（吉田武著
「改訂高周波設計ノウハウ」1997年7月1日、ＣＱ出版発
行67〜80頁参照）従って、絶縁層として同じ材質を使用
し、絶縁層の厚さｈを１／２として同じ特性インピーダ
ンスを得るためには、信号線の線幅ｗも１／２とする必
要がある。
【０００５】ところが、信号線を細くすればするほど信
号線のインダクタンス成分が増加し、信号の高周波成分
が減衰して信号遅延あるいは歪みの原因となり、また線
幅が細くなると既存の生産設備では製造できなくなり、
コストが増加するという問題点があった。本発明の目的
は、前記のような従来技術の問題点を解決し、簡単な構
成で高速なデジタル回路や高速な信号を扱う回路を搭載
可能な印刷配線装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、印刷配線装置
において、接地層あるいは電源層の内の少なくとも一方
の層を備え、前記層の少なくとも一部の信号線と対向す
る領域に複数個の孔を設けたことを特徴とする。
【０００７】本発明によれば、マイクロストリップライ
ンのグランド側を構成する導体層の信号線と対向する領
域に多数の孔を設けて、信号線とグランド間のキャパシ
タンス平均値を減少させたので、実効的に絶縁層の厚さ
を増大させたものと等価な作用を得られ、絶縁層を薄く
しても、線幅を狭くすることなく、信号線の特性インピ
ーダンスを所望の値に制御することが可能となる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。図１は、本発明を適用した印刷配線装置の
接地（ＧＮＤ）層の第１実施例の構成を示す断面図であ
る。従来の接地層あるいは電源（ＶＣＣ）層は、前記し
たようにベタのパターンが採用されていたが、第１実施
例のパターンは、基板１０の接地層１１に多数の孔１２
が設けられている。この孔１２の大きさは、例えば信号
線の最小線幅の数分の１から線幅の数倍程度の大きさと
する。
【０００９】図２（ｂ）は、本発明の多層配線板を配線
板面と垂直に切断した場合の断面図である。この実施例
においては、５つの絶縁層２０〜２４が積層されてお
り、その両表面および各絶縁層の間には接地層１１、電
源層３１、４つの信号線層２７〜３０が設けられてい
る。絶縁層は例えばガラスエポキシ、テフロンガラス、
アルミナ等の材料を使用可能である。また、接地層１
１、電源層３１、信号層２７〜３０としては銅箔等の金
属を使用可能である。
【００１０】図３は、接地層１１と信号線４０との位置
関係を示す説明図である。例えば第１実施例の図２の接
地層１１と信号線２７（４０）のみを基板面と垂直方向
から見ると図３（ａ）のように見える。なお、図３
（ｂ）は、図３（ａ）のＡ−Ａ部断面図である。第１実
施例においては、信号線４０は接地層１１の菱形の孔１
２の約半分を覆うように、言い換えれば接地層の格子状
のパターンの交点にかからないように配置されている。
【００１１】マイクロストリップラインの特性インピー
ダンスは信号線の単位長さ当たりのキャパシタンスとイ
ンダクタンスの関数であり、更にキャパシタンスとイン
ダクタンスは信号線の幅ｗや絶縁層の厚さｈの関数とな
る。そして、特性インピーダンスの近似式は、前記した
ように、絶縁層の厚さをｈ、信号線の線幅をｗとすると
ｗ／ｈの関数となる。そして、ｗ／ｈが大きいほど特性
インピーダンスが低下する。
【００１２】接地層を図３のような構成にした場合に
は、信号線パターン４０と接地層１１との重なる領域が
ほぼ１／２に減少し、これに伴って層間の単位長さ当た
りのキャパシタンス（平均値）も減少する。このこと
は、絶縁層の厚さｈを増加させてキャパシタンスを減少
させたものと等価に作用する。
【００１３】従って、例えば絶縁層として同じ材質を使
用し、絶縁層の厚さｈを１／２とした場合に、本発明の
パターンを使用して層間の単位長さ当たりのキャパシタ
ンスを１／２に減少させることにより、見かけ状の絶縁
層の厚さｈを元の厚さと等しくなるように制御できる。
よって、本発明のパターンを使用すれば、絶縁層の厚さ
ｈを薄くしても、信号線の線幅ｗを狭くすることなく、
信号線の特性インピーダンスを所望の値に制御すること
が可能となる。
【００１４】通常配線板としては長方形が多く採用さ
れ、信号線パターンは配線板の辺に平行あるいは垂直に
配置されることが多い。そして、接地層１１あるいは電
源層３１のパターンは、信号線をどのように配置して
も、信号線４０と接地層１１あるいは電源層３１間の平
均キャパシタンスが同じになることが望ましい。第１の
実施例においては、例えば配線板の辺に対して４５度傾
斜するように格子パターンを形成し、該パターンの交点
の間隔を信号線の配置間隔の√２倍とする（辺に平行な
距離を同じにする）ことにより、信号線と接地層あるい
は電源層との平均キャパシタンスを同一として、信号線
を辺に対して平行あるいは垂直に最小間隔で配置可能と
なる。なお、このような接地層あるいは電源層のパター
ンは既存の製造技術によって容易に製造可能である。
【００１５】
【００１６】
【００１７】以上、本発明の実施例を開示したが、本発
明には下記のような変形例も考えられる。孔１２の大き
さについては、あまり大きいと層間のシールド効果が減
少し、また接地層がある領域と無い領域において信号線
の特性インピーダンスの変化が大きくなってインピーダ
ンスのミスマッチやそれに伴う反射等の問題が発生する
恐れがある。従って孔の大きさは小さい方が好ましい。
しかし、絶縁層の厚さｈと比較してあまり小さくする
と、キャパシタンスの減少効果がなくなってしまい、ま
た製造も困難となる。従って、これらの事項を考慮して
最適な大きさを決定する。実施例においては、多層配線
板に本発明を適用する例を開示したが、本発明は、２層
配線板、フレキシブル配線板など、任意の配線板に適用
可能である。
【００１８】
【発明の効果】以上述べたように、本発明においては、
マイクロストリップラインのグランド側を構成する導体
層の信号線と対向する領域に多数の孔を設けて、信号線
とグランド間のキャパシタンス平均値を減少させたの
で、実効的に絶縁層の厚さを増大させたものと等価な作
用を得られ、絶縁層を薄くしても、信号線幅を狭くする
ことなく、信号線の特性インピーダンスを所望の値に制
御することが可能となるという効果がある。従って、簡
単な構成で高速なデジタル回路や高速な信号を扱う回路
を搭載可能な印刷配線装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の印刷配線装置の接地層の第１実施例の
構成を示す断面図である。
【図２】従来および本発明の多層配線板の構造を示す断
面図である。
【図３】接地層１１と信号線４０との位置関係を示す説
明図である。
【符号の説明】
１０…印刷配線板、１１…接地層、１２…孔、２０〜２
４…絶縁層、２５…従来の接地層、２６…従来の電源
層、２７〜３０…信号層、３１…電源層、４０…信号線
フロントページの続き (56)参考文献 特開 昭63−86495（ＪＰ，Ａ) 特開 平６−326476（ＪＰ，Ａ) 特開 平７−202359（ＪＰ，Ａ) 特開 平７−302979（ＪＰ，Ａ) 特開 昭58−78498（ＪＰ，Ａ) 特開 平４−39991（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】接地層あるいは電源層の内の少なくとも一
    方の層、絶縁層および信号線層を備え、 信号線の特性インピーダンスが所定の値となるように各
    孔の大きさが決定され、かつ、隣接する孔の中心を結ぶ
    線が信号線パターンの長手方向と４５度の角度を為し、
    かつ、信号線パターンが前記層の格子状パターンの交点
    以外の領域のみを通り、かつ、該格子状パターンの交点
    の間隔が信号線の配置間隔の√２倍となるように、前記
    接地層あるいは電源層の内の少なくとも一方の層の信号
    線と対向する領域に複数個の孔を規則的に配置したこと
    を特徴とする印刷配線装置。
  2. 【請求項２】前記孔は対角線が信号線パターンの長手方
    向と平行あるいは垂直となるように配置された正方形の
    孔であることを特徴とする請求項１に記載の印刷配線装
    置。
JP27685298A 1998-09-30 1998-09-30 印刷配線装置 Expired - Fee Related JP3307597B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27685298A JP3307597B2 (ja) 1998-09-30 1998-09-30 印刷配線装置
US09/206,367 US6184478B1 (en) 1998-09-30 1998-12-07 Printed wiring device with base layer having a grid pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27685298A JP3307597B2 (ja) 1998-09-30 1998-09-30 印刷配線装置

Publications (2)

Publication Number Publication Date
JP2000114722A JP2000114722A (ja) 2000-04-21
JP3307597B2 true JP3307597B2 (ja) 2002-07-24

Family

ID=17575317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27685298A Expired - Fee Related JP3307597B2 (ja) 1998-09-30 1998-09-30 印刷配線装置

Country Status (2)

Country Link
US (1) US6184478B1 (ja)
JP (1) JP3307597B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212094B1 (ko) 2006-11-14 2012-12-13 삼성전자주식회사 연성회로기판 및 이를 갖는 전자장치

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331678B1 (en) * 1999-10-29 2001-12-18 Agilent Technologies, Inc. Reduction of blistering and delamination of high-temperature devices with metal film
US6399898B1 (en) * 1999-11-18 2002-06-04 Nortel Networks Limited Technique for coupling signals between circuit boards
US6433286B1 (en) 2000-09-29 2002-08-13 Intel Corporation Method of making higher impedance traces on a low impedance circuit board
JP2002111231A (ja) * 2000-10-03 2002-04-12 Toppan Printing Co Ltd 多層プリント配線板
JP4680410B2 (ja) * 2001-04-24 2011-05-11 日本特殊陶業株式会社 配線基板
JP4540262B2 (ja) * 2001-06-28 2010-09-08 京セラ株式会社 配線基板およびこれを用いた半導体装置
US6441470B1 (en) * 2001-08-21 2002-08-27 Sun Microsystems, Inc. Technique to minimize crosstalk in electronic packages
JP3820955B2 (ja) * 2001-10-12 2006-09-13 日本電気株式会社 ビルドアップ基板とその製造方法
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
JP3864093B2 (ja) * 2002-01-10 2006-12-27 シャープ株式会社 プリント配線基板、電波受信用コンバータおよびアンテナ装置
US6630628B2 (en) * 2002-02-07 2003-10-07 Agilent Technologies, Inc. High-performance laminate for integrated circuit interconnection
US20050083147A1 (en) * 2003-10-20 2005-04-21 Barr Andrew H. Circuit board and method in which the impedance of a transmission-path is selected by varying at least one opening in a proximate conductive plane
TWI236332B (en) * 2004-02-17 2005-07-11 Via Tech Inc Wiring structure for improving wiring response
TWI247565B (en) * 2004-02-17 2006-01-11 Via Tech Inc Pad structure for improving stray capacitance
US7271472B2 (en) * 2004-08-27 2007-09-18 Infineon Technologies Ag Circuit board and method for producing a circuit board
US7292454B2 (en) * 2004-12-03 2007-11-06 Dell Products L.P. System and method for optimizing printed circuit boards to minimize effects of non-uniform dielectric
CN2770275Y (zh) * 2004-12-30 2006-04-05 鸿富锦精密工业（深圳）有限公司 印刷电路板接地层结构改良
JP4596955B2 (ja) * 2005-03-31 2010-12-15 ソニーケミカル＆インフォメーションデバイス株式会社 配線基板
JP3872084B2 (ja) 2005-04-28 2007-01-24 日東電工株式会社 配線回路基板
JP4697591B2 (ja) * 2005-08-12 2011-06-08 住友ベークライト株式会社 回路基板
JP2007059645A (ja) * 2005-08-25 2007-03-08 Sony Chemical & Information Device Corp 複合配線基板
JP4798483B2 (ja) * 2005-10-24 2011-10-19 住友ベークライト株式会社 回路基板
JP2008124317A (ja) * 2006-11-14 2008-05-29 Toshiba Matsushita Display Technology Co Ltd フレキシブルプリント基板
CN101222815A (zh) * 2006-12-15 2008-07-16 富葵精密组件(深圳)有限公司 软性印刷电路板
CN101207968B (zh) * 2006-12-22 2011-11-09 鸿富锦精密工业（深圳）有限公司 电路板
TWI386138B (zh) * 2006-12-22 2013-02-11 Hon Hai Prec Ind Co Ltd 電路板
US8256111B2 (en) 2006-12-22 2012-09-04 Hon Hai Precision Industry Co., Ltd. Circuit board layout method
JP4912960B2 (ja) 2007-06-06 2012-04-11 日本メクトロン株式会社 プリント配線板
JP5260083B2 (ja) * 2008-02-27 2013-08-14 ローム株式会社 半導体集積回路
TWI414216B (zh) * 2008-06-06 2013-11-01 Hon Hai Prec Ind Co Ltd 電路板
TWI358243B (en) * 2008-08-27 2012-02-11 Advanced Semiconductor Eng Circuit substrate having power/ground plane with g
JP5407632B2 (ja) 2009-07-22 2014-02-05 富士通株式会社 プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム
USD701843S1 (en) * 2010-12-28 2014-04-01 Sumitomo Electric Industries, Ltd. Semiconductor device
WO2013099286A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 多層配線基板
JP5877756B2 (ja) 2012-05-08 2016-03-08 日東電工株式会社 光電気混載基板およびその製法
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
TWI457055B (zh) * 2013-02-20 2014-10-11 Novatek Microelectronics Corp 軟性電路板及其接地線結構
DE102014104976B4 (de) * 2013-04-29 2017-07-06 Toyota Jidosha Kabushiki Kaisha Gedruckte Leiterplatinen mit Temperaturmanagementeigenschaften und diese aufweisende Temperaturmanagementvorrichtungen
US20150016069A1 (en) * 2013-07-09 2015-01-15 Shenzhen China Star Optoelectronics Technology Co., Ltd. Printed circuit board
US9241400B2 (en) * 2013-08-23 2016-01-19 Seagate Technology Llc Windowed reference planes for embedded conductors
JP6324738B2 (ja) * 2014-01-27 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置
US9647419B2 (en) * 2014-04-16 2017-05-09 Apple Inc. Active silicon optical bench
JP6301738B2 (ja) * 2014-05-29 2018-03-28 京セラ株式会社 電子素子搭載用パッケージおよび電子装置
US9536848B2 (en) * 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
US10136512B2 (en) 2014-12-09 2018-11-20 Microsoft Technology Licensing, Llc Avoiding reflections in PCB signal trace
KR102446889B1 (ko) * 2015-12-28 2022-09-26 삼성디스플레이 주식회사 플렉서블 기판 및 이를 포함하는 플렉서블 표시 장치
TWI587473B (zh) * 2016-01-28 2017-06-11 瑞昱半導體股份有限公司 圖案式接地防護層
US10349513B2 (en) * 2016-07-28 2019-07-09 Qualcomm Incorporated Circuits and methods providing electronic band gap (EBG) structures at memory module electrical coupling
JP6987700B2 (ja) * 2018-05-29 2022-01-05 京セラ株式会社 印刷配線板
CN114980476A (zh) * 2021-02-18 2022-08-30 十铨科技股份有限公司 耐用型计算机存储装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016085A (en) * 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips
JPH065593A (ja) * 1992-04-20 1994-01-14 Sumitomo Electric Ind Ltd 多層配線基板及びその製造方法
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
JP3113153B2 (ja) * 1994-07-26 2000-11-27 株式会社東芝 多層配線構造の半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212094B1 (ko) 2006-11-14 2012-12-13 삼성전자주식회사 연성회로기판 및 이를 갖는 전자장치

Also Published As

Publication number Publication date
JP2000114722A (ja) 2000-04-21
US6184478B1 (en) 2001-02-06

Similar Documents

Publication Publication Date Title
JP3307597B2 (ja) 印刷配線装置
KR100283508B1 (ko) 양방향 임피던스가 제어된 비고형 기준면
JP3732927B2 (ja) 多層配線基板
US5010641A (en) Method of making multilayer printed circuit board
US6750403B2 (en) Reconfigurable multilayer printed circuit board
JP3234556B2 (ja) 回路ボードの信号線路インピーダンスの制御方法及び装置
US5339217A (en) Composite printed circuit board and manufacturing method thereof
JP2006074014A (ja) 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
JPH08506696A (ja) 遮蔽グリッドを含む回路基板配列およびその構成
JPH05343820A (ja) マルチチップモジュール用回路基板
JP2002111324A (ja) 信号伝送用回路基板、その製造方法及びそれを用いた電子機器
JP4660738B2 (ja) プリント配線板及び電子機器
JP2006086293A (ja) プリント配線基板及び該配線基板のグランドパターン設計方法
US7450397B2 (en) Wiring board and circuit apparatus
JP3878795B2 (ja) 多層配線基板
US20020027021A1 (en) Printed circuit board with reduced crosstalk noise and method of forming wiring lines on a board to form such a printed circuit board
JPS629697A (ja) 配線板
JP3368664B2 (ja) 積層セラミック部品
JP3798978B2 (ja) 多層配線基板
JPH08250891A (ja) ノイズ対策部品及びその実装方法
JP2664589B2 (ja) 多層配線基板
JPS61290794A (ja) 配線基板
JP3798919B2 (ja) 多層配線基板
JPH11340629A (ja) 積層構造のプリント配線板
JP3796104B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees