JP3113153B2 - 多層配線構造の半導体装置 - Google Patents

多層配線構造の半導体装置

Info

Publication number
JP3113153B2
JP3113153B2 JP06174236A JP17423694A JP3113153B2 JP 3113153 B2 JP3113153 B2 JP 3113153B2 JP 06174236 A JP06174236 A JP 06174236A JP 17423694 A JP17423694 A JP 17423694A JP 3113153 B2 JP3113153 B2 JP 3113153B2
Authority
JP
Japan
Prior art keywords
layer
wiring
power
parallel strip
system layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06174236A
Other languages
English (en)
Other versions
JPH0846078A (ja
Inventor
尚彦 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06174236A priority Critical patent/JP3113153B2/ja
Priority to US08/506,518 priority patent/US5633479A/en
Priority to CN95108717.7A priority patent/CN1124576C/zh
Priority to TW084109417A priority patent/TW278311B/zh
Publication of JPH0846078A publication Critical patent/JPH0846078A/ja
Application granted granted Critical
Publication of JP3113153B2 publication Critical patent/JP3113153B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、多層配線基板（マル
チチップ・モジュール用多層基板）により複数の半導体
素子を実装する多層配線構造の半導体装置に関する。
【０００２】
【従来の技術】図８は従来の多層配線構造の半導体装置
に使用されている多層配線基板の電源／グランド系層と
信号配線層を示す分解斜視図である。網目状の導体パタ
ーンを有する電源／グランド系層31-1，31-2の間に信号
配線層Ｓ1 ，Ｓ2 が形成されている。各層間は絶縁層20
により隔てられている。
【０００３】図９は図８のグランド層31-2と信号配線層
Ｓ2 の導体パターンを抜き出し矢印Ａの方向から透視し
た平面図である。信号配線層Ｓ2 の配線パターンＳＰ9
はグランド層11-2における直交する導体パターンＧＰ9
の一方側の方向と同じ方向、他方側に対し９０゜の方向
に図示しない絶縁層を隔てて並列される。なお、電源層
11-1と信号配線層Ｓ1 の導体パターンを抜き出し矢印Ｂ
の方向からみた構成も同じ構成と考えてよい。
【０００４】上記手法で表す平面図として他に考えられ
たパターンを図１０〜図１２に示す。図１０の配線パタ
ーンＳＰ10はグランド層における直交する導体パターン
ＧＰ10の一方及び他方側に対し４５゜の方向に伸長し配
置される。また、図１１のグランド層は直交する導体パ
ターンＧＰ11の一方側が極端に少ない本数の配列であ
り、その少ない本数の配列と同じ方向に配線パターンＳ
Ｐ11が配置される。また、図１２はグランド層が平面の
導体パターンＧＰ12であり、図示しない絶縁層を隔てて
配線パターンＳＰ11が配置される。。
【０００５】高速信号伝送に適した信号配線構造を得る
には線路容量及び線路インダクタンスに関する検討が必
要である。なぜなら、信号伝搬遅延定数ｔｐｄは次式で
表されるからである。
【０００６】
【数１】
【０００７】まず、線路容量Ｃについて考える。容量は
互いの層間の質と距離が同じとすれば、対向する面積に
比例して大きくなる。図９，図１０，図１１，図１２そ
れぞれの配線容量Ｃは、パターンを相対的にみて、だい
たい図１２が最も大きく、図１１が最も小さく、図９と
図１０はその間に位置付けられる。
【０００８】次に、線路インダクタンスＬについて考え
る。図０６を参照すると、線路インダクタンスは信号配
線ＳＰの自己インダクタンスＬｓ、グランド層ＧＰの自
己インダクタンスＬｇ、これら相互インダクタンスをＭ
とすると、大略次式で表せる。
【０００９】
【数２】 すなわち、信号配線層ＳＰの信号電流ＳＩが発生する
と、グランド層ＧＰの電流ＧＩはこの信号電流ＳＩと逆
向きに流れる（リターン電流）。このリターン電流によ
って信号配線層ＳＰとグランド層ＧＰとの間の相互イン
ダクタンスが作用し、線路インダクタンスが低減され
る。相互インダクタンスＭは並行する線路どうしで最大
になり、直交する線路どうしでは０になる。多層配線構
造において相互インダクタンスは線路インダクタンスを
低減させるための重要な要素である。
【００１０】図９，図１０，図１１，図１２それぞれの
相互インダクタンスＭは、パターンを相対的にみて、だ
いたい図１２が最も大きく、図１１が最も小さく、図９
と図１０はその間であると考えられる。従って、それぞ
れの線路インダクタンスＬは図１１が最も大きく、図５
が最も小さく、図９と図１０はその間に位置付けられ
る。
【００１１】上記(1) 式の線路インダクタンスＬの占め
る割合は配線容量Ｃに比べて大きい。図９から図１１の
構成は線路容量は低減されるものの、信号電流と逆方向
の電源／グランド電流が流れ難く、相互インダクタンス
が作用しないため線路インダクタンスを著しく増加させ
てしまう。この結果、(1) 式で表した伝搬遅延が増大
し、高速信号伝送に適さない。従って、高速信号伝送に
適した信号配線構造を得るには線路インダクタンスＬを
低減するような構造が望ましいといえる。このような観
点から、図１２の電源／グランド系層の導体パターンの
ように開口部や不連続部分のない信号配線方向に連続な
平面パターンがよい。
【００１２】しかし、多層配線基板において、絶縁層に
ポリイミドのような樹脂材料を用いた場合、絶縁層を形
成するプロセス中、ガスや水分を放出させる。これを外
部に抜け易くするためには、開口部を設けた網目状パタ
ーンの電源／グランド系層を使用しなければならない。
【００１３】網目状パターンの電源／グランド系層は上
述のように信号線に対して伝搬遅延を増加させたり、波
形歪みが生じる等、平面パターンの電源／グランド系層
と比較して電気的特性が劣化する。
【００１４】これまで、網目状パターンに関する電気的
特性評価、解析例は少ない。従来の網目状パターンの設
計手法としては、信号線と電源／グランド系層間に形成
される線路容量を求め、ＴＥＭ（transverse electro-
magnetic）波近似により求める手法が一般的であった。
しかし、上記 (1)式のように、高速信号伝送に適した信
号配線構造を得るには線路容量だけではなく線路インダ
クタンスの制御が必要なことがわかった。
【００１５】
【発明が解決しようとする課題】このように、従来の網
目状パターンの電源／グランド系層と信号配線の関係を
導くＴＥＭ波近似手法では、線路インダクタンスに関す
る情報が得られず、網目状パターンを設計する際に誤り
を招く恐れがある。特に線路容量を最適化させるパター
ンと、線路インダクタンスを最適化させるパターンは必
ずしも一致しないのでパターン設計上留意しなければな
らない。
【００１６】この発明は上記のような事情を考慮してな
されたものであり、その目的は、信号配線と電源／グラ
ンド系導体との幾何学的形状を含め、高速信号伝送に適
した多層配線構造の半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】この発明の多層配線構造
の半導体装置は、それぞれ所定の電位が与えられる複数
の平行ストリップ状導体からなる電位供給系層と、前記
電位供給系層に絶縁物層を隔てて積層され、前記平行ス
トリップ状導体と平行な配線で構成される信号配線層と
を具備し、前記電位供給系層における平行ストリップ状
導体の１本の幅は前記信号配線層における配線の１本の
幅の２倍以下であり、かつ前記平行ストリップ状導体の
パターン・ピッチは前記配線１本の幅の３倍以下である
ことを特徴とする。
【００１８】
【作用】信号伝送の高速化の要求が著しいマルチチップ
・モジュール等では、電気的特性の劣化をいかに抑える
かが配線基板性能を左右する要因となっている。この発
明では、電位供給系層を平行なストリップ状導体で形成
する。かつそのストリップ状導体を電位供給系層の直
下、あるいは直上に配置される信号配線と平行になるよ
うに構成する。このとき、平行ストリップ状導体のパタ
ーンの導体幅を信号配線の２倍以下、パターン・ピッチ
を信号配線幅の３．０倍以下にすれば、伝搬遅延を最小
に、かつ波形歪みの少ない最適パターンが得られる。
【００１９】
【実施例】高速信号伝送ではＴＥＭ波を伝送しなければ
ならないが、これには同軸ケーブルに代表されるような
２導体系伝送線路が必要である。２導体系伝送線路を配
線基板のような２次元構造に適用したものが、マイクロ
・ストリップ線路やコプレナ線路と呼ばれる線路構造で
ある。このような線路は、信号配線と電源／グランド系
層からなり、電源／グランド系層は信号配線方向に連続
であることが望ましい。しかし、配線基板プロセス上、
電源／グランド系導体層を完全な平面パターンにはでき
ない。
【００２０】この発明は電源／グランド系層の導体パタ
ーンと信号配線との幾何学的位置関係を電気的特性の観
点から解析、評価して多層配線構造の最適化を図ったも
のであり、以下にその構成を説明する。
【００２１】図１はこの発明の第１実施例に係る多層配
線構造の半導体装置に使用される多層配線基板の電源／
グランド系層と信号配線層を示す分解斜視図である。複
数の平行ストリップ状導体からなる導体パターンを有す
る電源／グランド系層11-1，11-2の間に信号配線層Ｓ1
，Ｓ2 が形成されている。各層間は絶縁層20により隔
てられている。
【００２２】この図１の構成の場合、電源／グランド系
層11-1，11-2のうち、11-1は電源層、11-2はグランド層
となっており、信号配線層Ｓ1 の各配線13-1は電源層11
-1の導体パターン12-1に平行な配置であり、信号配線層
Ｓ2 の各配線13-2はグランド層11-2の導体パターン12-2
に平行な配置である。
【００２３】すなわち、信号配線13（13-1，13-2）に平
行な電源／グランド系の導体パターン12（12-1，12-2）
が構成されることが重要である。この構成によれば、電
源／グランド系層に流れるリターン電流は信号電流と逆
向きに妨げられることなく流れる。これにより、信号配
線と電源／グランド系層間の相互インダクタンスによ
り、線路インダクタンスが低減される。
【００２４】さらに、電源／グランド系層の導体パター
ンは信号配線と以下のような幾何学的関係を有すると
き、線路容量、線路インダクタンスとも最適化される。
その構成を図２を参照して説明する。図２は図１の電源
／グランド系層11-2と信号配線層Ｓ2 の導体パターンを
抜き出し矢印Ａの方向から透視した平面図である。信号
配線層Ｓ2 の配線パターンは電源／グランド系層11-2に
おける平行ストリップ状導体パターンと平行に配置され
るが、信号配線13-2がこの平行ストリップ状導体と向か
い合わせの配置関係をオン・グリッド（On grid ）と呼
び、平行ストリップ状導体の隣り合う２本の間の領域と
向かい合わせの配置関係をオフ・グリッド（Off grid）
と呼ぶことにする。信号配線の配置は電源／グランド系
層の導体パターン（平行ストリップ状導体）と上記いず
れかの関係をとる。なお、図１における電源／グランド
系層11-1と信号配線層Ｓ1 の導体パターンを抜き出し矢
印Ｂの方向からみた構成も同じ構成と考えてよい。
【００２５】たとえば、上記グランド層11-2において、
平行ストリップ状導体それぞれの幅をＷｇ、導体のパタ
ーン・ピッチをＰｂ、信号配線層の配線幅をＷｓとすれ
ば、電源／グランド系層の導体パターンと信号配線との
幾何学的関係、 Ｗｇ≦２．０Ｗｓ，Ｐｂ≦３．０Ｗｓ …(3) の各条件を満たすとき、信号配線13-2がOn grid でも、
Off gridでも線路パラメータがほぼ等しくなる。従っ
て、高速信号伝送を満足する電気的特性を有し、かつパ
ラメータ制御が容易な配線パターンが提供できる。これ
により、図１の構成は前記図１２の平面グランドパター
ンと同等な電気特性を持つように構成可能となる。
【００２６】図３は上記第２実施例に係る多層配線構造
の半導体装置に使用される多層配線基板の電源／グラン
ド系層と信号配線層を示す分解斜視図である。複数の平
行ストリップ状導体からなる導体パターンを有する電源
／グランド系層21-1，21-2の間に信号配線層Ｓ1 ，Ｓ2
が形成されている。各層間は絶縁層20により隔てられて
いる。電源／グランド系層21-1，21-2の各導体パターン
は適宜ヴィアホール15による接続手段が適用される。こ
れにより、電源／グランド系層21-1，21-2は共に混在電
位層となっている。また、第１実施例と同様に、信号配
線層Ｓ1 の各配線13-1は電源／グランド系層21-1の導体
パターン22-1に平行な配置であり、信号配線層Ｓ2 の各
配線13-2は電源／グランド系層21-2の導体パターン22-2
に平行な配置である。
【００２７】図４は図３の電源／グランド系層21-2と信
号配線層Ｓ2 の導体パターンを抜き出し矢印Ａの方向か
ら透視した平面図である。信号配線層Ｓ2 の配線パター
ンは電源／グランド系層21-2における平行ストリップ状
導体パターンと平行に配置され、オン・グリッド（On g
rid ）、オフ・グリッド（Off grid）の配置関係は前記
図２と同様である。この図４において、15はヴィアホー
ルであり、ヴィアホールの形成位置の条件を示してい
る。Ｐａはヴィアホールを形成する間隔を示す。電源／
グランド系層のストリップ状導体のパターン・ピッチを
Ｐｂとして、 Ｐａ≦２０Ｐｂ …(4) 上記 (4)式で表される関係を満たすようなヴィアホール
15を形成し、電源／グランド系層21-1と21-2の各ストリ
ップ状導体どうしを所望のヴィアホール15にて適宜接続
することにより、さらに電気的特性に優れる基板を提供
することができる。ヴィアホール15による接続は、上記
(4) 式のごとく電源／グランド系層の導体パターン・ピ
ッチの２０倍以内の間隔、あるいは伝搬される信号波長
の１／４以下の間隔で行われてもよい。
【００２８】図５、図６はそれぞれ上記第２の実施例に
係る混在電位系層の電源／グランド系導体層のパターン
の一例を示す図４に準ずる平面図である。図５は上述し
たヴィアホール15の配置条件を適用し図３に示すような
接続手段を施し電源／グランド系層の導体パターン22に
おいて電源導体（Power ）とグランド導体（Ground）を
交互に配置した構成である。素子の実装を考えた場合こ
のような配置構成が好ましい。また、図６は電源導体
（Power ）とグランド導体（Ground）をヴィアホール位
置等を考慮して、適宜配置したものである。同一層内に
おける電源導体とグランド導体は、基板用途に応じて選
択配置すればよい。
【００２９】上記構成によれば、複数の電源／グランド
系層を有する配線基板において、平面グランド・パター
ンと同等な電気的特性を持つことができる。すなわち、
電源／グランド系層が混在電位層となり、これが２層以
上存在し、その導体パターンが絶縁物層20を隔てて積層
される最も近い信号配線層の信号配線が前記図４の位置
関係を満たすように配置されていればよい。
【００３０】なお、多層配線基板の導体材料は、Ｃｕ，
Ａｌ等の導電性材料、絶縁層材料には、ポリイミド等の
樹脂材料、アルミナ等のセラミック材料など基板プロセ
ス、基板用途により適宜選択するものとする。また、絶
縁層の厚さ、導体層の厚さ等は、電気設計上、特性イン
ピーダンス等を基に必要とされる値を選ぶものとする。
【００３１】図７は各導体パターンを用いた場合の信号
の伝搬遅延の解析、評価を示す波形図である。ロジック
の“０”レベルから“１”レベルへの信号変化を示して
おり、レベルＶＴがＣＭＯＳロジックの切換点である。
各波形において、1 は本願の電源／グランド系層と信号
配線層の配置関係を適用した場合の特性、2 前記図１２
の平面パターンの電源／グランド系層を用いた場合の特
性、3 は前記図１０の網目状パターンの電源／グランド
系層と信号配線層の配置関係（４５゜メッシュタイプ）
の特性、4 は前記図９の網目状パターンの電源／グラン
ド系層と信号配線層の配置関係（９０゜タイプ）の特性
を示す。この図からも明らかなように平面グランドパタ
ーンと同等な電気特性を持つようになり、高速信号伝送
に好適な信号線路構造が達成できることがわかる。
“１”レベルの初期に振動がみられるが、この時点での
振動は信号伝送に全く支障ない。
【００３２】
【発明の効果】以上説明したようにこの発明によれば、
従来の網目状パターンと異なり、平行ストリップ状パタ
ーンを信号配線と平行に配置させた構成により、平面状
の電源／グランド系パターンを使用した場合と同等の電
気的特性を有する高速信号伝送に適した多層配線構造の
半導体装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例に係る多層配線構造の半
導体装置に使用される多層配線基板の電源／グランド系
層と信号配線層を示す分解斜視図。
【図２】図１の構成の一部分を抜き出し所定方向から透
視した平面図。
【図３】この発明の第２実施例に係る多層配線構造の半
導体装置に使用される多層配線基板の電源／グランド系
層と信号配線層を示す分解斜視図。
【図４】図３の構成の一部分を抜き出し所定方向から透
視した平面図であり、ヴィアホール形成位置の条件を追
加した平面図。
【図５】第２実施例に係る混在電位系層の電源／グラン
ド系導体層のパターンの一例を示す図４に準ずる第１の
平面図。
【図６】第２実施例に係る混在電位系層の電源／グラン
ド系導体層のパターンの一例を示す図４に準ずる第２の
平面図。
【図７】この発明に係る信号の伝搬遅延の解析、評価を
示す波形図。
【図８】従来の多層配線構造の半導体装置に使用されて
いる多層配線基板の電源／グランド系層と信号配線層を
示す分解斜視図。
【図９】図８の構成の一部分を抜き出し所定方向から透
視した従来の第１平面図。
【図１０】図９に準ずる従来の第２の平面図。
【図１１】図９に準ずる従来の第３の平面図。
【図１２】図９に準ずる従来の第４の平面図。
【図１３】線路インダクタンスを説明するための斜視
図。
【符号の説明】
11-1，11-2，21-1，21-2…電源／グランド系層、12-1，
12-2，22-1，22-2…導体パターン、20…絶縁層、Ｓ1 ，
Ｓ2 …信号配線層、15…ヴィアホール。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/522 H05K 3/46 H01P 3/00

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 それぞれ所定の電位が与えられる複数の
    平行ストリップ状導体からなる電位供給系層と、 前記電位供給系層に絶縁物層を隔てて積層され、前記平
    行ストリップ状導体と平行な配線で構成される信号配線
    層とを具備し、 前記電位供給系層における平行ストリップ状導体の１本
    の幅は前記信号配線層における配線の１本の幅の２倍以
    下であり、かつ前記平行ストリップ状導体のパターン・
    ピッチは前記配線１本の幅の３倍以下である ことを特徴
    とする多層配線構造の半導体装置。
  2. 【請求項２】 前記電位供給系層と信号配線層の相関関
    係を有する層が前記絶縁物層を隔てて複数層構成される
    ことを特徴とする請求項１記載の多層配線構造の半導体
    装置。
  3. 【請求項３】 前記電位供給系層における平行ストリッ
    プ状導体の１本の幅は、前記信号配線層における配線の
    １本の幅より大きく、この配線の１本の幅の２倍まで許
    容され、かつ前記平行ストリップ状導体のパターン・ピ
    ッチは、前記配線１本の幅より大きく、この配線１本の
    幅の３倍まで許容されることを特徴とする請求項１記載
    の多層配線構造の半導体装置。
  4. 【請求項４】 前記信号配線層における配線は、前記平
    行ストリップ状導体と向かい合う少なくとも１本の配線
    と、前記平行ストリップ状導体の隣り合う２本の間の領
    域と向かい合う少なくとも１本の配線を含むことを特徴
    とする請求項３記載の多層配線構造の半導体装置。
  5. 【請求項５】 前記電位供給系層と同様の構成の他の電
    位供給系層をさらに有し、前記平行ストリップ状導体の
    パターン・ピッチの２０倍以内の間隔で前記他の電位供
    給系層の平行ストリップ状導体の少なくとも１本に形成
    され、前記電位供給系層と他の電位供給系層の平行スト
    リップ状導体同士を接続するヴィアホールを具備するこ
    とを特徴とする請求項４記載の多層配線構造の半導体装
    置。
  6. 【請求項６】 電源／グランド系層と、前記電源／グラ
    ンド系層の下方あるいは上方に位置する信号配線層とで
    構成され、複数の半導体素子が実装される多層配線構造
    の半導体装置であって、 前記電源／グランド系層に設けられた複数の平行ストリ
    ップ状導体と、 前記電源／グランド系層の前記平行ストリップ状導体と
    平行に配置され前記信号配線層に設けられた複数の配線
    と、 前記電源／グランド系層と前記信号配線層の相互間に設
    けられた絶縁層とを具備し、 前記電源／グランド系層における前記平行ストリップ状
    導体の１本の幅は前記信号配線層における配線の１本の
    幅の２倍以下であり、かつ前記平行ストリップ状導体の
    パターン・ピッチは前記配線１本の幅の３倍以下である
    ことを特徴とする多層配線構造の半導体装置。
  7. 【請求項７】 前記電源／グランド系層と信号配線層と
    同一位置関係を有し、前記電源／グランド系層と信号配
    線層の対と同様の他の電源／グランド系層と信号配線層
    の対と、 前記他の電源／グランド系層と信号配線層の対の相互間
    に配置された他の絶縁層とを具備することを特徴とする
    請求項６記載の多層配線構造の半導体装置。
  8. 【請求項８】 前記信号配線層における配線は、前記平
    行ストリップ状導体と向かい合う少なくとも１本の配線
    と、前記平行ストリップ状導体の隣り合う２本の間の領
    域と向かい合う少なくとも１本の配線を含むことを特徴
    とする請求項６記載の多層配線構造の半導体装置。
  9. 【請求項９】 複数の第１の平行ストリップ状導体を有
    する第１の電源／グランド系層と、 前記第１の電源／グランド系層に平行して配置され、前
    記第１の平行ストリップ状導体と平行に配置された複数
    の第１の配線を有する第１の信号配線層と、 第１の電源／グランド系層に平行して配置され、複数の
    第２の平行ストリップ状導体を有する第２の電源／グラ
    ンド系層と、 前記第２の電源／グランド系層に平行して配置され、前
    記第２の平行ストリップ状導体と平行に配置された複数
    の第２の配線を有する第２の信号配線層と、 前記第１の電源／グランド系層の少なくとも１つの第１
    の平行ストリップ状導体に、これら第１の平行ストリッ
    プ状導体のパターン・ピッチの２０倍以内の間隔で設け
    られ、前記第２の電源／グランド系層の少なくとも１つ
    の第２の平行ストリップ状導体に接続されるヴィアホー
    ルとを具備することを特徴とする多層配線構造の半導体
    装置。
JP06174236A 1994-07-26 1994-07-26 多層配線構造の半導体装置 Expired - Lifetime JP3113153B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06174236A JP3113153B2 (ja) 1994-07-26 1994-07-26 多層配線構造の半導体装置
US08/506,518 US5633479A (en) 1994-07-26 1995-07-25 Multilayer wiring structure for attaining high-speed signal propagation
CN95108717.7A CN1124576C (zh) 1994-07-26 1995-07-26 多层配线结构的半导体装置
TW084109417A TW278311B (ja) 1994-07-26 1995-09-08

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06174236A JP3113153B2 (ja) 1994-07-26 1994-07-26 多層配線構造の半導体装置

Publications (2)

Publication Number Publication Date
JPH0846078A JPH0846078A (ja) 1996-02-16
JP3113153B2 true JP3113153B2 (ja) 2000-11-27

Family

ID=15975105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06174236A Expired - Lifetime JP3113153B2 (ja) 1994-07-26 1994-07-26 多層配線構造の半導体装置

Country Status (4)

Country Link
US (1) US5633479A (ja)
JP (1) JP3113153B2 (ja)
CN (1) CN1124576C (ja)
TW (1) TW278311B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460695A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 布线基板以及电力变换装置

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410107A (en) 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
JP2734447B2 (ja) * 1995-09-14 1998-03-30 日本電気株式会社 多層プリント基板
WO1998020557A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
KR100427541B1 (ko) * 1997-06-30 2004-07-19 주식회사 하이닉스반도체 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
DE19914305B4 (de) * 1998-03-31 2004-11-25 Kanji Higashiyamato Otsuka Elektronische Vorrichtung
JP3698233B2 (ja) * 1998-04-28 2005-09-21 富士通株式会社 プリント配線板実装構造
JP3307597B2 (ja) * 1998-09-30 2002-07-24 株式会社 アドテック 印刷配線装置
US6184477B1 (en) * 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
US6150895A (en) * 1999-01-25 2000-11-21 Dell Usa, L.P. Circuit board voltage plane impedance matching
US6483714B1 (en) * 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
US6483176B2 (en) * 1999-12-22 2002-11-19 Kabushiki Kaisha Toshiba Semiconductor with multilayer wiring structure that offer high speed performance
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
US6596948B1 (en) * 2000-04-28 2003-07-22 Hewlett-Packard Development Company, L.P. Processor and power supply circuit
US7281326B1 (en) * 2000-06-19 2007-10-16 Nortel Network Limited Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device
US6889372B1 (en) 2000-07-15 2005-05-03 Cadence Design Systems Inc. Method and apparatus for routing
US6898773B1 (en) 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
US6433286B1 (en) 2000-09-29 2002-08-13 Intel Corporation Method of making higher impedance traces on a low impedance circuit board
JP3877132B2 (ja) * 2000-11-20 2007-02-07 富士通株式会社 多層配線基板及び半導体装置
US7024650B2 (en) * 2000-12-06 2006-04-04 Cadence Design Systems, Inc. Method and apparatus for considering diagonal wiring in placement
US7055120B2 (en) * 2000-12-06 2006-05-30 Cadence Design Systems, Inc. Method and apparatus for placing circuit modules
US6826737B2 (en) * 2000-12-06 2004-11-30 Cadence Design Systems, Inc. Recursive partitioning placement method and apparatus
US6516455B1 (en) * 2000-12-06 2003-02-04 Cadence Design Systems, Inc. Partitioning placement method using diagonal cutlines
US7003754B2 (en) 2000-12-07 2006-02-21 Cadence Design Systems, Inc. Routing method and apparatus that use of diagonal routes
CN1529864B (zh) * 2000-12-06 2010-05-05 凯登斯设计系统有限公司 在布局中考虑到斜布线的方法和装置
US6957410B2 (en) * 2000-12-07 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for adaptively selecting the wiring model for a design region
US7080336B2 (en) * 2000-12-06 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for computing placement costs
US7073150B2 (en) * 2000-12-07 2006-07-04 Cadence Design Systems, Inc. Hierarchical routing method and apparatus that use diagonal routes
US6738960B2 (en) 2001-01-19 2004-05-18 Cadence Design Systems, Inc. Method and apparatus for producing sub-optimal routes for a net by generating fake configurations
US6915501B2 (en) 2001-01-19 2005-07-05 Cadence Design Systems, Inc. LP method and apparatus for identifying routes
US6829757B1 (en) 2001-06-03 2004-12-07 Cadence Design Systems, Inc. Method and apparatus for generating multi-layer routes
US6859916B1 (en) 2001-06-03 2005-02-22 Cadence Design Systems, Inc. Polygonal vias
US6877146B1 (en) 2001-06-03 2005-04-05 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US6957408B1 (en) 2002-01-22 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for routing nets in an integrated circuit layout
US6895569B1 (en) 2001-06-03 2005-05-17 Candence Design Systems, Inc. IC layout with non-quadrilateral Steiner points
US7310793B1 (en) 2001-06-03 2007-12-18 Cadence Design Systems, Inc. Interconnect lines with non-rectilinear terminations
US6957411B1 (en) 2001-06-03 2005-10-18 Cadence Design Systems, Inc. Gridless IC layout and method and apparatus for generating such a layout
US6882055B1 (en) 2001-06-03 2005-04-19 Cadence Design Systems, Inc. Non-rectilinear polygonal vias
US6976238B1 (en) 2001-06-03 2005-12-13 Cadence Design Systems, Inc. Circular vias and interconnect-line ends
US7107564B1 (en) 2001-06-03 2006-09-12 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US6951005B1 (en) 2001-06-03 2005-09-27 Cadence Design Systems, Inc. Method and apparatus for selecting a route for a net based on the impact on other nets
US7069530B1 (en) 2001-06-03 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for routing groups of paths
US7143382B2 (en) 2001-08-23 2006-11-28 Cadence Design Systems, Inc. Method and apparatus for storing routes
US6931616B2 (en) * 2001-08-23 2005-08-16 Cadence Design Systems, Inc. Routing method and apparatus
US6795958B2 (en) * 2001-08-23 2004-09-21 Cadence Design Systems, Inc. Method and apparatus for generating routes for groups of related node configurations
US6745379B2 (en) 2001-08-23 2004-06-01 Cadence Design Systems, Inc. Method and apparatus for identifying propagation for routes with diagonal edges
US7398498B2 (en) 2001-08-23 2008-07-08 Cadence Design Systems, Inc. Method and apparatus for storing routes for groups of related net configurations
US7058913B1 (en) 2001-09-06 2006-06-06 Cadence Design Systems, Inc. Analytical placement method and apparatus
TWI315607B (en) * 2001-10-29 2009-10-01 Panasonic Corp Surface acoustic wave filter element, surface acoustic wave filter and communication device using the same
JP4063533B2 (ja) * 2001-12-10 2008-03-19 日本碍子株式会社 フレキシブル配線板
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
US6938234B1 (en) 2002-01-22 2005-08-30 Cadence Design Systems, Inc. Method and apparatus for defining vias
US7096449B1 (en) 2002-01-22 2006-08-22 Cadence Design Systems, Inc. Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts
US7036105B1 (en) 2002-01-22 2006-04-25 Cadence Design Systems, Inc. Integrated circuits with at least one layer that has more than one preferred interconnect direction, and method for manufacturing such IC's
US6944841B1 (en) 2002-01-22 2005-09-13 Cadence Design Systems, Inc. Method and apparatus for proportionate costing of vias
US7013451B1 (en) 2002-01-22 2006-03-14 Cadence Design Systems, Inc. Method and apparatus for performing routability checking
US6892371B1 (en) 2002-01-22 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for performing geometric routing
US7117468B1 (en) 2002-01-22 2006-10-03 Cadence Design Systems, Inc. Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts
US7089524B1 (en) 2002-01-22 2006-08-08 Cadence Design Systems, Inc. Topological vias route wherein the topological via does not have a coordinate within the region
US7080329B1 (en) 2002-01-22 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for identifying optimized via locations
US6952154B2 (en) * 2002-06-16 2005-10-04 Maclean-Fogg Company Composite insulator for fuse cutout
US7171635B2 (en) * 2002-11-18 2007-01-30 Cadence Design Systems, Inc. Method and apparatus for routing
US7080342B2 (en) * 2002-11-18 2006-07-18 Cadence Design Systems, Inc Method and apparatus for computing capacity of a region for non-Manhattan routing
US7624367B2 (en) 2002-11-18 2009-11-24 Cadence Design Systems, Inc. Method and system for routing
US6892369B2 (en) * 2002-11-18 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for costing routes of nets
US7216308B2 (en) * 2002-11-18 2007-05-08 Cadence Design Systems, Inc. Method and apparatus for solving an optimization problem in an integrated circuit layout
US6988257B2 (en) * 2002-11-18 2006-01-17 Cadence Design Systems, Inc. Method and apparatus for routing
US7003752B2 (en) * 2002-11-18 2006-02-21 Cadence Design Systems, Inc. Method and apparatus for routing
US7093221B2 (en) * 2002-11-18 2006-08-15 Cadence Design Systems, Inc. Method and apparatus for identifying a group of routes for a set of nets
US7480885B2 (en) * 2002-11-18 2009-01-20 Cadence Design Systems, Inc. Method and apparatus for routing with independent goals on different layers
US6996789B2 (en) * 2002-11-18 2006-02-07 Cadence Design Systems, Inc. Method and apparatus for performing an exponential path search
US7047513B2 (en) * 2002-11-18 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for searching for a three-dimensional global path
US7010771B2 (en) * 2002-11-18 2006-03-07 Cadence Design Systems, Inc. Method and apparatus for searching for a global path
US7405364B2 (en) * 2002-12-30 2008-07-29 Intel Corporation Decoupled signal-power substrate architecture
US7089519B1 (en) 2002-12-31 2006-08-08 Cadence Design System, Inc. Method and system for performing placement on non Manhattan semiconductor integrated circuits
US7013445B1 (en) 2002-12-31 2006-03-14 Cadence Design Systems, Inc. Post processor for optimizing manhattan integrated circuits placements into non manhattan placements
US7506295B1 (en) 2002-12-31 2009-03-17 Cadence Design Systems, Inc. Non manhattan floor plan architecture for integrated circuits
DE10315768A1 (de) * 2003-04-07 2004-11-25 Siemens Ag Mehrlagige Leiterplatte
JP3748868B2 (ja) 2003-09-30 2006-02-22 日本圧着端子製造株式会社 高速伝送用接続シート
US7129416B1 (en) * 2004-02-05 2006-10-31 Apple Computer, Inc. Hybrid ground grid for printed circuit board
US7310239B1 (en) * 2004-02-20 2007-12-18 Silicon Pipe, Inc. IC packaging interposer having controlled impedance or optical interconnections and an integral heat spreader
CN100364370C (zh) * 2004-03-02 2008-01-23 威盛电子股份有限公司 布线结构
US7292454B2 (en) * 2004-12-03 2007-11-06 Dell Products L.P. System and method for optimizing printed circuit boards to minimize effects of non-uniform dielectric
KR20070107747A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 공통평면의 도전체를 갖는 조절기
JP4910335B2 (ja) * 2005-08-29 2012-04-04 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及び半導体集積回路装置
US8130780B2 (en) 2007-06-15 2012-03-06 Futurewei Technologies, Inc. Method and apparatus for assigning resources in a wireless system with multiple regions
US20090008139A1 (en) * 2007-07-03 2009-01-08 Sony Ericsson Mobile Communications Ab Multilayer pwb and a method for producing the multilayer pwb
KR101385094B1 (ko) * 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
US8629841B2 (en) * 2008-04-30 2014-01-14 Apple Inc. Multi-touch sensor patterns and stack-ups
US8011950B2 (en) * 2009-02-18 2011-09-06 Cinch Connectors, Inc. Electrical connector
JP2010232408A (ja) * 2009-03-27 2010-10-14 Elpida Memory Inc 半導体装置及びその製造方法
US8130059B2 (en) * 2009-04-15 2012-03-06 International Business Machines Corporation On chip slow-wave structure, method of manufacture and design structure
KR20120041237A (ko) * 2009-08-04 2012-04-30 갠 시스템즈 인크. 아일랜드 매트릭스 갈륨 나이트라이드 마이크로파 및 전력 트랜지스터
US9029866B2 (en) 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
KR101130697B1 (ko) * 2010-05-07 2012-04-02 삼성전자주식회사 복수 층의 신축성 배선
JP5603768B2 (ja) 2010-12-28 2014-10-08 株式会社東芝 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路
US8860191B2 (en) * 2011-06-24 2014-10-14 International Business Machines Corporation On-chip transmission line structures with balanced phase delay
JP5554303B2 (ja) * 2011-09-08 2014-07-23 株式会社東芝 半導体集積回路および半導体集積回路の設計方法
US8791371B2 (en) 2011-11-28 2014-07-29 International Business Machines Corporation Mesh planes with alternating spaces for multi-layered ceramic packages
JP5477422B2 (ja) 2012-01-06 2014-04-23 株式会社村田製作所 高周波信号線路
JP6362444B2 (ja) * 2014-06-16 2018-07-25 日本メクトロン株式会社 フレキシブルプリント基板およびフレキシブルプリント基板の製造方法
US9536848B2 (en) * 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
US10916494B2 (en) 2019-01-02 2021-02-09 Qualcomm Incorporated Device comprising first solder interconnects aligned in a first direction and second solder interconnects aligned in a second direction
US11696390B2 (en) * 2020-06-24 2023-07-04 Qualcomm Incorporated Systems for shielding bent signal lines

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2212740B1 (ja) * 1972-12-28 1977-02-25 Honeywell Bull
US4054939A (en) * 1975-06-06 1977-10-18 Elfab Corporation Multi-layer backpanel including metal plate ground and voltage planes
US5136123A (en) * 1987-07-17 1992-08-04 Junkosha Co., Ltd. Multilayer circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460695A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 布线基板以及电力变换装置

Also Published As

Publication number Publication date
TW278311B (ja) 1996-06-11
US5633479A (en) 1997-05-27
CN1124576C (zh) 2003-10-15
JPH0846078A (ja) 1996-02-16
CN1115899A (zh) 1996-01-31

Similar Documents

Publication Publication Date Title
JP3113153B2 (ja) 多層配線構造の半導体装置
CA2199655C (en) Air-dielectric stripline
JPH0645850A (ja) 固体マイクロ波パワー増幅器モジュール
US5883407A (en) Semiconductor device
US5561405A (en) Vertical grounded coplanar waveguide H-bend interconnection apparatus
JP2013510407A (ja) 多層回路部材とそのためのアセンブリ
JP3511171B2 (ja) 高周波半導体装置
JP3955138B2 (ja) 多層回路基板
JP3464104B2 (ja) 積層型導波管線路の結合構造
US6518844B1 (en) Suspended transmission line with embedded amplifier
JP2878043B2 (ja) マイクロ波パッケージ
JP7160191B2 (ja) インピーダンス変換器
JP3527164B2 (ja) 高周波回路基板
JP2794971B2 (ja) 高周波用半導体装置
US6842631B1 (en) Reduced-layer isolated planar beamformer
JP3091020B2 (ja) 高周波用配線基板
JPH02271656A (ja) 多層化マイクロ波集積回路
JPH03276745A (ja) 半導体装置
WO2023238376A1 (ja) インピーダンス変換器
JP2804821B2 (ja) 電子部品搭載用基板
JPS62259500A (ja) 回路基板
JP3839677B2 (ja) 層間接続ビア構造
EP1315230A1 (en) High-frequency line and high-frequency circuit
JPH01181207A (ja) 平衡形増幅器
JP4162819B2 (ja) 高周波回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12