JP3527164B2 - 高周波回路基板 - Google Patents
高周波回路基板Info
- Publication number
- JP3527164B2 JP3527164B2 JP2000055910A JP2000055910A JP3527164B2 JP 3527164 B2 JP3527164 B2 JP 3527164B2 JP 2000055910 A JP2000055910 A JP 2000055910A JP 2000055910 A JP2000055910 A JP 2000055910A JP 3527164 B2 JP3527164 B2 JP 3527164B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- high frequency
- circuit board
- frequency
- stripline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Microwave Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えばマイクロ波
回路を構成する高周波回路基板に関し、特にインピーダ
ンス整合回路を有する高周波回路基板に関するものであ
る。
回路を構成する高周波回路基板に関し、特にインピーダ
ンス整合回路を有する高周波回路基板に関するものであ
る。
【０００２】
【従来の技術】図７は、従来の高周波回路基板の斜視図
であって、１は多層基板、２はキャビティ、３は高周波
能受動素子、４は高周波能受動素子３を駆動する素子駆
動電気回路、５はビアホール、６はストリップライン回
路、８はシールリング実装のためのシールリングベース
である。基板１は誘電体層の複数が積層した構造を有
し、その表面にキャビティ２が形成されており、このキ
ャビティ２内に高周波能受動素子３が配置されている。
高周波能受動素子３は、金ボンディングワイア４５によ
り素子駆動電気回路４に電気的に接続され、それにより
駆動されて高周波信号の増幅あるいはその他の機能をな
す。
であって、１は多層基板、２はキャビティ、３は高周波
能受動素子、４は高周波能受動素子３を駆動する素子駆
動電気回路、５はビアホール、６はストリップライン回
路、８はシールリング実装のためのシールリングベース
である。基板１は誘電体層の複数が積層した構造を有
し、その表面にキャビティ２が形成されており、このキ
ャビティ２内に高周波能受動素子３が配置されている。
高周波能受動素子３は、金ボンディングワイア４５によ
り素子駆動電気回路４に電気的に接続され、それにより
駆動されて高周波信号の増幅あるいはその他の機能をな
す。
【０００３】外部からの高周波信号を伝送するストリッ
プライン回路６は、基板１の表面に形成されており、金
ボンディングワイア６０６により高周波能受動素子３に
電気的に接続されている。基板１内には、ストリップラ
イン回路６の高周波グランドパターン層（図示せず）が
設けられている。なおシールリングベース８は、その上
面にメッキ層８１を有し、したがってシールリングベー
ス８の直下に存在するストリップライン回路６の部分は
このメッキ層８１と上記高周波グランドパターン層とか
らトリプレートストリップライン構造となっている。
プライン回路６は、基板１の表面に形成されており、金
ボンディングワイア６０６により高周波能受動素子３に
電気的に接続されている。基板１内には、ストリップラ
イン回路６の高周波グランドパターン層（図示せず）が
設けられている。なおシールリングベース８は、その上
面にメッキ層８１を有し、したがってシールリングベー
ス８の直下に存在するストリップライン回路６の部分は
このメッキ層８１と上記高周波グランドパターン層とか
らトリプレートストリップライン構造となっている。
【０００４】従来の高周波回路基板は上記のような構成
を有し、高周波能受動素子３に必要な外部とのインピー
ダンス整合のための整合回路としては、使用する高周波
能受動素子３内にそれを作り込むＭＭＩＣによる方法、
整合回路を有する誘電体基板を別途製造してそれをキャ
ビティ２内に高周波能受動素子３と一緒に実装する方法
などが知られている。しかしＭＭＩＣは、一般的に高価
であって高周波回路基板のコストアップを招く問題があ
る。一方、整合回路を有する誘電体基板をキャビティ２
内に実装する方法は、上記誘電体基板自体の実装や組立
の際の作業上のバラツキに起因して整合性能を不安定と
なし、また高周波回路基板製造の多工程化や上記の実装
や組立のための領域マージンが必要となるなどの問題が
ある。さらに上記誘電体基板を実装するためのスペース
が必要であるために、高周波回路基板の小サイズ化を阻
害する問題点もある。
を有し、高周波能受動素子３に必要な外部とのインピー
ダンス整合のための整合回路としては、使用する高周波
能受動素子３内にそれを作り込むＭＭＩＣによる方法、
整合回路を有する誘電体基板を別途製造してそれをキャ
ビティ２内に高周波能受動素子３と一緒に実装する方法
などが知られている。しかしＭＭＩＣは、一般的に高価
であって高周波回路基板のコストアップを招く問題があ
る。一方、整合回路を有する誘電体基板をキャビティ２
内に実装する方法は、上記誘電体基板自体の実装や組立
の際の作業上のバラツキに起因して整合性能を不安定と
なし、また高周波回路基板製造の多工程化や上記の実装
や組立のための領域マージンが必要となるなどの問題が
ある。さらに上記誘電体基板を実装するためのスペース
が必要であるために、高周波回路基板の小サイズ化を阻
害する問題点もある。
【０００５】一方、特開平６−２９１５２０号公報に
は、ストリップライン回路と整合回路とを有する多層基
板が開示されているが、上記ストリップライン回路と整
合回路とは互いに異なる層上に形成されているために整
合性能が未だ不十分であり、また両回路を別の層に設け
るので多層基板の層数が増えて高周波回路基板の小サイ
ズ化を阻害する問題点もある。
は、ストリップライン回路と整合回路とを有する多層基
板が開示されているが、上記ストリップライン回路と整
合回路とは互いに異なる層上に形成されているために整
合性能が未だ不十分であり、また両回路を別の層に設け
るので多層基板の層数が増えて高周波回路基板の小サイ
ズ化を阻害する問題点もある。
【０００６】
【発明が解決しようとする課題】本発明は、上記従来技
術が孕んでいる諸問題を解決し、しかして少工程にて製
造可能でありながら整合性能が良好であり、しかも小サ
イズ化が可能な高周波回路基板を提供することを課題と
するものである。
術が孕んでいる諸問題を解決し、しかして少工程にて製
造可能でありながら整合性能が良好であり、しかも小サ
イズ化が可能な高周波回路基板を提供することを課題と
するものである。
【０００７】
【課題を解決するための手段】本発明による高周波回路
基板は、（１）多層基板のキャビティ内に配置された高
周波能受動素子、この高周波能受動素子を駆動する素子
駆動電気回路、および上記高周波能受動素子に接続され
たストリップライン回路を有する高周波回路基板におい
て、上記ストリップライン回路の少なくとも一部は、一
端が開放されたトリプレートストリップ構造のタブを含
むトリプレートストリップ構造のインピーダンス整合回
路、および上記インピーダンス整合回路の両端に上記イ
ンピーダンス整合回路と一体的に構成されることにより
直列接続されたトリプレートストリップライン回路であ
り、さらに上記インピーダンス整合回路とその両端の上
記両トリプレートストリップライン回路とは上記ストリ
ップライン回路が形成された基板面と同一面に形成され
たものである。 （２）上記（１）において、多層基板は、素子駆動電気
回路を構成する電気回路パターンの少なくとも一部を層
内に有するものである。 （３）上記（１）または（２）において、多層基板は、
熱伝導性に優れた軽量のセラミックスにより形成された
ものである。 （４）上記（３）において、セラミックスは、窒化アル
ミニウムである。 （５）上記（１）において、高周波回路基板は複数の高
周波能受動素子を有し、ストリップライン回路は高周波
電力をそれら複数の高周波能受動素子に分配する電力分
配回路および／またはそれら複数の高周波能受動素子か
らの高周波電力を合成する電力合成回路を有するもので
ある。 （６）上記（１）または（５）において、高周波回路基
板は複数の高周波能受動素子を有し、それら複数の高周
波能受動素子はストリップライン回路により直列および
／または並列に接続されたものである。 （７）上記（１）において、高周波能受動素子は、ヒー
トシンクを介してキャビティ内に配置されたものであ
る。
基板は、（１）多層基板のキャビティ内に配置された高
周波能受動素子、この高周波能受動素子を駆動する素子
駆動電気回路、および上記高周波能受動素子に接続され
たストリップライン回路を有する高周波回路基板におい
て、上記ストリップライン回路の少なくとも一部は、一
端が開放されたトリプレートストリップ構造のタブを含
むトリプレートストリップ構造のインピーダンス整合回
路、および上記インピーダンス整合回路の両端に上記イ
ンピーダンス整合回路と一体的に構成されることにより
直列接続されたトリプレートストリップライン回路であ
り、さらに上記インピーダンス整合回路とその両端の上
記両トリプレートストリップライン回路とは上記ストリ
ップライン回路が形成された基板面と同一面に形成され
たものである。 （２）上記（１）において、多層基板は、素子駆動電気
回路を構成する電気回路パターンの少なくとも一部を層
内に有するものである。 （３）上記（１）または（２）において、多層基板は、
熱伝導性に優れた軽量のセラミックスにより形成された
ものである。 （４）上記（３）において、セラミックスは、窒化アル
ミニウムである。 （５）上記（１）において、高周波回路基板は複数の高
周波能受動素子を有し、ストリップライン回路は高周波
電力をそれら複数の高周波能受動素子に分配する電力分
配回路および／またはそれら複数の高周波能受動素子か
らの高周波電力を合成する電力合成回路を有するもので
ある。 （６）上記（１）または（５）において、高周波回路基
板は複数の高周波能受動素子を有し、それら複数の高周
波能受動素子はストリップライン回路により直列および
／または並列に接続されたものである。 （７）上記（１）において、高周波能受動素子は、ヒー
トシンクを介してキャビティ内に配置されたものであ
る。
【０００８】
【発明の実施の形態】実施の形態１．図１は本発明にお
ける実施の形態１の一部破断図を含む斜視図であり、図
２は図１のＩ−Ｉ線に沿った断面図である。図１〜図２
において、１は多層基板、２はキャビティ、３は高周波
能受動素子、４は高周波能受動素子を駆動する素子駆動
電気回路、５はビアホール、６はストリップライン回路
である。
ける実施の形態１の一部破断図を含む斜視図であり、図
２は図１のＩ−Ｉ線に沿った断面図である。図１〜図２
において、１は多層基板、２はキャビティ、３は高周波
能受動素子、４は高周波能受動素子を駆動する素子駆動
電気回路、５はビアホール、６はストリップライン回路
である。
【０００９】多層基板１は、層１１〜層１５の５層構造
を有し、いずれの層もセラミックスなどの電気絶縁性に
優れた誘電体により形成されている。なお本発明におい
て、上記の誘電体としては通常のセラミックスよりも熱
伝導性に優れた軽量のセラミックス、例えば窒化アルミ
ニュウムなどが好ましい。かかるセラミックスを用いる
と多層基板１自体がヒートシンクの機能をなし、しかも
高周波回路基板の軽量化に繋がる。層１１〜層１４は互
いに同じ表面積を有するが、層１５のみはその長さが層
１１〜層１４のそれらより短く、したがってその短い分
だけ層１４の両端部の上面１４１が露出している。層１
１の下面にはベタ金属メッキ層１６を有する。
を有し、いずれの層もセラミックスなどの電気絶縁性に
優れた誘電体により形成されている。なお本発明におい
て、上記の誘電体としては通常のセラミックスよりも熱
伝導性に優れた軽量のセラミックス、例えば窒化アルミ
ニュウムなどが好ましい。かかるセラミックスを用いる
と多層基板１自体がヒートシンクの機能をなし、しかも
高周波回路基板の軽量化に繋がる。層１１〜層１４は互
いに同じ表面積を有するが、層１５のみはその長さが層
１１〜層１４のそれらより短く、したがってその短い分
だけ層１４の両端部の上面１４１が露出している。層１
１の下面にはベタ金属メッキ層１６を有する。
【００１０】キャビティ２は、多層基板１の層１３、層
１４の各層の上面の一部が露出する階段状に形成されて
いる。層１３の露出表面上には高周波能受動素子３が配
置されている。高周波能受動素子３としては、トランジ
スタ、コンデンサ、抵抗などの素子、さらには必要に応
じてその他の素子を組合わせて構成したものであって、
増幅や変調などの能動的機能をなす高周波能動素子、あ
るいは検波や濾波などの受動的機能をなす高周波受動素
子であってもよい。
１４の各層の上面の一部が露出する階段状に形成されて
いる。層１３の露出表面上には高周波能受動素子３が配
置されている。高周波能受動素子３としては、トランジ
スタ、コンデンサ、抵抗などの素子、さらには必要に応
じてその他の素子を組合わせて構成したものであって、
増幅や変調などの能動的機能をなす高周波能動素子、あ
るいは検波や濾波などの受動的機能をなす高周波受動素
子であってもよい。
【００１１】層１４のキャビティ２内の露出表面１４２
上には、素子駆動電気回路４の一部である電気回路パタ
ーン４１、４２が設置されている。素子駆動電気回路４
は、上記電気回路パターン４１、電気回路パターン４
２、および層１２の上面に形成された電気回路パターン
４３と層１１の上面に形成された電気回路パターン４
４、および後記するビアホール５の一部とからなる。電
気回路パターン４１、４２は、ビアホール５の上記一部
により、それぞれ電気回路パターン４３、４４と電気的
に接続されている。また高周波能受動素子３と電気回路
パターン４１、４２とは金ボンディングワイア４５によ
り電気的に接続されており、電気回路パターン４３、４
４は外部電源（図示せず）に接続される。
上には、素子駆動電気回路４の一部である電気回路パタ
ーン４１、４２が設置されている。素子駆動電気回路４
は、上記電気回路パターン４１、電気回路パターン４
２、および層１２の上面に形成された電気回路パターン
４３と層１１の上面に形成された電気回路パターン４
４、および後記するビアホール５の一部とからなる。電
気回路パターン４１、４２は、ビアホール５の上記一部
により、それぞれ電気回路パターン４３、４４と電気的
に接続されている。また高周波能受動素子３と電気回路
パターン４１、４２とは金ボンディングワイア４５によ
り電気的に接続されており、電気回路パターン４３、４
４は外部電源（図示せず）に接続される。
【００１２】ストリップライン回路６は、高周波能受動
素子３を中央にしてその両側に設けられており、その両
側のストリップライン回路部分６１、６２は互いに同じ
構造を有する。そこで図の向かって左側のストリップラ
イン回路部分６１について、以下にその構造を説明する
と、それはマイクロストリップライン回路（以下、ＭＳ
Ｌ回路）６１１、トリプレートストリップライン回路
（以下、ＴＳＬ回路）６１２、およびインピーダンス整
合回路（以下、整合回路）６１３とからなり、整合回路
６１３を中央にしてその両側にＴＳＬ回路６１２が、さ
らに二つのＴＳＬ回路６１２の各外側にＭＳＬ回路６１
１が存在する構成となっている。換言するとストリップ
ライン回路部分６１は、図の左からＭＳＬ回路６１１−
ＴＳＬ回路６１２−整合回路６１３−ＴＳＬ回路６１２
−ＭＳＬ回路６１１の直列路（一部の符号付け省略）と
なっていて、しかしてＴＳＬ回路６１２を含み、またＴ
ＳＬ回路６１２はトリプレートストリップ構造の整合回
路６１３を含んでいる。同様にストリップライン回路部
分６２は、図の左からＭＳＬ回路６２１−ＴＳＬ回路６
２２−整合回路６２３−ＴＳＬ回路６２２−ＭＳＬ回路
６２１の直列路（一部の符号付け省略）となっている。
なお図１においては上記直列路のうち、整合回路６１３
が存在する箇所を破断図で示す。
素子３を中央にしてその両側に設けられており、その両
側のストリップライン回路部分６１、６２は互いに同じ
構造を有する。そこで図の向かって左側のストリップラ
イン回路部分６１について、以下にその構造を説明する
と、それはマイクロストリップライン回路（以下、ＭＳ
Ｌ回路）６１１、トリプレートストリップライン回路
（以下、ＴＳＬ回路）６１２、およびインピーダンス整
合回路（以下、整合回路）６１３とからなり、整合回路
６１３を中央にしてその両側にＴＳＬ回路６１２が、さ
らに二つのＴＳＬ回路６１２の各外側にＭＳＬ回路６１
１が存在する構成となっている。換言するとストリップ
ライン回路部分６１は、図の左からＭＳＬ回路６１１−
ＴＳＬ回路６１２−整合回路６１３−ＴＳＬ回路６１２
−ＭＳＬ回路６１１の直列路（一部の符号付け省略）と
なっていて、しかしてＴＳＬ回路６１２を含み、またＴ
ＳＬ回路６１２はトリプレートストリップ構造の整合回
路６１３を含んでいる。同様にストリップライン回路部
分６２は、図の左からＭＳＬ回路６２１−ＴＳＬ回路６
２２−整合回路６２３−ＴＳＬ回路６２２−ＭＳＬ回路
６２１の直列路（一部の符号付け省略）となっている。
なお図１においては上記直列路のうち、整合回路６１３
が存在する箇所を破断図で示す。
【００１３】ストリップライン回路６は、多層基板１の
層１４の上面に形成されており、このうちＭＳＬ回路６
１１、６２１、ＴＳＬ回路６１２、６２２は短冊形状を
呈するが、整合回路６１３、６２３は上記の短冊形状体
に図示する通り、一端が開放されたトリプレートストリ
ップ構造のタブ６１３１、６２３１をそれぞれ一体的に
結合した形状を有する。タブ６１３１、６２３１として
は、いずれも２個づつ形成した例が示されているが、タ
ブの大きさや形状は、回路整合のために必要なインピー
ダンスの程度に依存して適宜決定してよい。
層１４の上面に形成されており、このうちＭＳＬ回路６
１１、６２１、ＴＳＬ回路６１２、６２２は短冊形状を
呈するが、整合回路６１３、６２３は上記の短冊形状体
に図示する通り、一端が開放されたトリプレートストリ
ップ構造のタブ６１３１、６２３１をそれぞれ一体的に
結合した形状を有する。タブ６１３１、６２３１として
は、いずれも２個づつ形成した例が示されているが、タ
ブの大きさや形状は、回路整合のために必要なインピー
ダンスの程度に依存して適宜決定してよい。
【００１４】６０４は多層基板１の層１３の上面に形成
された高周波グランド下面パターン層であり、６０５は
多層基板１の層１５の上面に形成された高周波グランド
上面パターン層であって、ＴＳＬ回路６１２、６２２お
よび整合回路６１３、６２３は上記の高周波グランド上
下両面パターン層６０４、６０５により遮蔽されてい
る。ストリップライン回路６は、金ボンディングワイア
６０６により高周波能受動素子３と電気的に接続されて
いる。
された高周波グランド下面パターン層であり、６０５は
多層基板１の層１５の上面に形成された高周波グランド
上面パターン層であって、ＴＳＬ回路６１２、６２２お
よび整合回路６１３、６２３は上記の高周波グランド上
下両面パターン層６０４、６０５により遮蔽されてい
る。ストリップライン回路６は、金ボンディングワイア
６０６により高周波能受動素子３と電気的に接続されて
いる。
【００１５】ビアホール５は、ビアホール部分５１〜５
５および半割ビアホール部分５６からなる。電気回路パ
ターン４１、４２と電気回路パターン４３、４４とは、
それぞれビアホール部分５１、５２により、高周波能受
動素子３の下面とベタ金属メッキ層１６とはビアホール
部分５３により、高周波グランド下面パターン層６０４
とベタ金属メッキ層１６とはビアホール部分５４によ
り、また高周波グランド上面パターン層６０５とベタ金
属メッキ層１６とはビアホール部分５５および半割ビア
ホール部分５６により、それぞれ電気的に接続されてい
る。
５および半割ビアホール部分５６からなる。電気回路パ
ターン４１、４２と電気回路パターン４３、４４とは、
それぞれビアホール部分５１、５２により、高周波能受
動素子３の下面とベタ金属メッキ層１６とはビアホール
部分５３により、高周波グランド下面パターン層６０４
とベタ金属メッキ層１６とはビアホール部分５４によ
り、また高周波グランド上面パターン層６０５とベタ金
属メッキ層１６とはビアホール部分５５および半割ビア
ホール部分５６により、それぞれ電気的に接続されてい
る。
【００１６】実施の形態１においては、トリプレートス
トリップ構造を有する整合回路６１３がＴＳＬ回路６１
２内に形成されるので、図７に示す従来の高周波回路基
板のように高価なＭＭＩＣを採用する必要がなく、ある
いは整合回路を有する誘電体多層基板をキャビティ２内
に実装する場合における組立による特性バラツキや高周
波回路基板製造の多工程化などの問題が解消される。さ
らに整合回路６１３はＴＳＬ回路６１２と同一面上に形
成されるので、両者を互いに別の面上に形成する場合に
みられる整合不良の問題も解消し、しかも多層基板の層
数を減らすことができて高周波回路基板の小サイズ化が
可能となる。また素子駆動電気回路４のうちの電気回路
パターン４３、４４を多層基板１内に形成することによ
り、高周波回路基板の表面の電気回路パターン４１、４
２を簡略化できて、この点からも高周波回路基板を小サ
イズ化する上で有利となる。
トリップ構造を有する整合回路６１３がＴＳＬ回路６１
２内に形成されるので、図７に示す従来の高周波回路基
板のように高価なＭＭＩＣを採用する必要がなく、ある
いは整合回路を有する誘電体多層基板をキャビティ２内
に実装する場合における組立による特性バラツキや高周
波回路基板製造の多工程化などの問題が解消される。さ
らに整合回路６１３はＴＳＬ回路６１２と同一面上に形
成されるので、両者を互いに別の面上に形成する場合に
みられる整合不良の問題も解消し、しかも多層基板の層
数を減らすことができて高周波回路基板の小サイズ化が
可能となる。また素子駆動電気回路４のうちの電気回路
パターン４３、４４を多層基板１内に形成することによ
り、高周波回路基板の表面の電気回路パターン４１、４
２を簡略化できて、この点からも高周波回路基板を小サ
イズ化する上で有利となる。
【００１７】実施の形態２．図３は本発明における実施
の形態２の斜視図であり、図４は図３の一部を破断した
斜視図である。即ち、層１５の大部分を除去して層１４
の上面の大部分を露出した状態の斜視図である。図３〜
図４においては、図１〜図２と同じ部分は同じ符号を付
している。実施の形態２は、高周波能受動素子３が高周
波能受動素子部分３１、３２の２部分からなり、それら
は一つのキュビティ２内に並列配置されており、またス
トリップライン回路６は、図４に示すような二つのＹ字
状を呈するストリップライン回路部分６１、６２からな
る。ストリップライン回路部分６１は、その三つの各先
端部はＭＳＬ回路６１１であり、その中間部は整合回路
６１３を含むＴＳＬ回路６１２となっている。ストリッ
プライン回路部分６２も同様にその三つの各先端部はＭ
ＳＬ回路６２１（符号付け省略、以下同様）であり、そ
の中間部は整合回路６２３を含むＴＳＬ回路６２２とな
っている。
の形態２の斜視図であり、図４は図３の一部を破断した
斜視図である。即ち、層１５の大部分を除去して層１４
の上面の大部分を露出した状態の斜視図である。図３〜
図４においては、図１〜図２と同じ部分は同じ符号を付
している。実施の形態２は、高周波能受動素子３が高周
波能受動素子部分３１、３２の２部分からなり、それら
は一つのキュビティ２内に並列配置されており、またス
トリップライン回路６は、図４に示すような二つのＹ字
状を呈するストリップライン回路部分６１、６２からな
る。ストリップライン回路部分６１は、その三つの各先
端部はＭＳＬ回路６１１であり、その中間部は整合回路
６１３を含むＴＳＬ回路６１２となっている。ストリッ
プライン回路部分６２も同様にその三つの各先端部はＭ
ＳＬ回路６２１（符号付け省略、以下同様）であり、そ
の中間部は整合回路６２３を含むＴＳＬ回路６２２とな
っている。
【００１８】高周波能受動素子部分３１、３２は互いに
同じまたは異なる機能を有し、ストリップライン回路部
分６１は高周波電力を２個の高周波能受動素子部分３
１、３２に分配し、一方、ストリップライン回路部分６
２は２個の高周波能受動素子部分３１、３２からの高周
波電力を合成する。あるいはその逆にストリップライン
回路部分６２は高周波電力を２個の高周波能受動素子部
分３１、３２に分配し、一方、ストリップライン回路部
分６１は２個の高周波能受動素子部分３１、３２からの
高周波電力を合成する。なお６０７は、多層基板１内に
形成された抵抗であって、その抵抗値は上記の高周波電
力を所望の比率で分配および合成するように設定され
る。
同じまたは異なる機能を有し、ストリップライン回路部
分６１は高周波電力を２個の高周波能受動素子部分３
１、３２に分配し、一方、ストリップライン回路部分６
２は２個の高周波能受動素子部分３１、３２からの高周
波電力を合成する。あるいはその逆にストリップライン
回路部分６２は高周波電力を２個の高周波能受動素子部
分３１、３２に分配し、一方、ストリップライン回路部
分６１は２個の高周波能受動素子部分３１、３２からの
高周波電力を合成する。なお６０７は、多層基板１内に
形成された抵抗であって、その抵抗値は上記の高周波電
力を所望の比率で分配および合成するように設定され
る。
【００１９】実施の形態２は、前記した実施の形態１の
効果に加えてストリップライン回路６がＹ字状路を有す
るので、高周波電力の分配や合成が可能になると共にス
トリップライン回路６の簡素化、ひいては高周波回路基
板の一層の小サイズ化や製造コストの低減を可能にす
る。
効果に加えてストリップライン回路６がＹ字状路を有す
るので、高周波電力の分配や合成が可能になると共にス
トリップライン回路６の簡素化、ひいては高周波回路基
板の一層の小サイズ化や製造コストの低減を可能にす
る。
【００２０】実施の形態３．図５は本発明における実施
の形態３の斜視図であって、図１と同じ部分は同じ符号
を付している。実施の形態３は、前記実施の形態１とは
長尺の多層基板１に多数のキャビティ２を設けてそれぞ
れのキャビティに高周波能受動素子３を配置した点にお
いて異なる。即ちキャビティ２は、キャビティ部分２
１、２２、・・・、２ｉ、・・・、２ｎのｎ個のキャビ
ティ部分からなり、それぞれのキャビティ部分には高周
波能受動素子部分３１、３２、・・・、３ｉ、・・・、
３ｎがそれぞれ配置されている。またストリップライン
回路６は、ストリップライン回路部分６１、６２、・・
・６ｉ、・・・、６ｎからなり、これらいずれのストリ
ップライン回路部分とも前記実施の形態１において用い
られたストリップライン回路６と同じ構造並びに機能を
有し、しかしてＭＳＬ回路、ＴＳＬ回路、および整合回
路を内蔵する。なおストリップライン回路部分６ｉは、
その両側に位置する高周波能受動素子部分３（ｉ−１）
と３（ｉ＋１）とを直列接続する。
の形態３の斜視図であって、図１と同じ部分は同じ符号
を付している。実施の形態３は、前記実施の形態１とは
長尺の多層基板１に多数のキャビティ２を設けてそれぞ
れのキャビティに高周波能受動素子３を配置した点にお
いて異なる。即ちキャビティ２は、キャビティ部分２
１、２２、・・・、２ｉ、・・・、２ｎのｎ個のキャビ
ティ部分からなり、それぞれのキャビティ部分には高周
波能受動素子部分３１、３２、・・・、３ｉ、・・・、
３ｎがそれぞれ配置されている。またストリップライン
回路６は、ストリップライン回路部分６１、６２、・・
・６ｉ、・・・、６ｎからなり、これらいずれのストリ
ップライン回路部分とも前記実施の形態１において用い
られたストリップライン回路６と同じ構造並びに機能を
有し、しかしてＭＳＬ回路、ＴＳＬ回路、および整合回
路を内蔵する。なおストリップライン回路部分６ｉは、
その両側に位置する高周波能受動素子部分３（ｉ−１）
と３（ｉ＋１）とを直列接続する。
【００２１】高周波能受動素子部分３１、３２、・・
・、３ｉ、・・・、３ｎは、互いに同じあるいは異なる
機能を有するものであってもよい。同じ機能を有するも
の、例えば、増幅機能を有するものを複数用いると、高
利得高出力の高周波特性を有する高周波回路基板を得る
ことができる。あるいは例えば、高周波能受動素子部分
３１を濾波の機能をなす高周波受動素子とし、高周波能
受動素子部分３１を変調の機能をなす高周波能動素子と
し、高周波能受動素子部分３３を増幅の機能をなす高周
波能動素子とするなどとしてもよい。
・、３ｉ、・・・、３ｎは、互いに同じあるいは異なる
機能を有するものであってもよい。同じ機能を有するも
の、例えば、増幅機能を有するものを複数用いると、高
利得高出力の高周波特性を有する高周波回路基板を得る
ことができる。あるいは例えば、高周波能受動素子部分
３１を濾波の機能をなす高周波受動素子とし、高周波能
受動素子部分３１を変調の機能をなす高周波能動素子と
し、高周波能受動素子部分３３を増幅の機能をなす高周
波能動素子とするなどとしてもよい。
【００２２】さらにストリップライン回路部分６１、６
２、・・・６ｉ、・・・、６ｎのうちの一部をＹ字など
の２分岐路あるいはそれ以上の多分岐路のものとし、高
周波能受動素子部分３１、３２、・・・、３ｉ、・・
・、３ｎを並列に、あるいは直列に接続されたストリッ
プライン回路部分群を並列に接続してもよい。
２、・・・６ｉ、・・・、６ｎのうちの一部をＹ字など
の２分岐路あるいはそれ以上の多分岐路のものとし、高
周波能受動素子部分３１、３２、・・・、３ｉ、・・
・、３ｎを並列に、あるいは直列に接続されたストリッ
プライン回路部分群を並列に接続してもよい。
【００２３】実施の形態３は、前記した実施の形態１の
効果に加えて、ストリップライン回路により直列および
／または並列に接続された複数の高周波能受動素子を備
えているので、例えば高利得高出力の高周波特性を有す
る高周波回路基板や検波、濾波、増幅、変調などの多機
能を具備する高周波回路基板を得ることができる。
効果に加えて、ストリップライン回路により直列および
／または並列に接続された複数の高周波能受動素子を備
えているので、例えば高利得高出力の高周波特性を有す
る高周波回路基板や検波、濾波、増幅、変調などの多機
能を具備する高周波回路基板を得ることができる。
【００２４】実施の形態４．図６は本発明における実施
の形態４の断面図である。図６においては、図１〜図２
と同じ部分は同じ符号を付しており、実施の形態４は前
記実施の形態３とは高周波能受動素子３がヒートシンク
７を介してキャビティ２内に配置されている点において
異なる。即ち、図７においてヒートシンク７は、ヒート
シンク部分７１、７２、・・・からなる。高周波能受動
素子部分３１、３２、・・・は、それぞれキャビティ部
分２１、２２、・・・に露出した多層基板１の層１３の
上面に設置されたヒートシンク部分７１、７２、・・・
の上に設置されている。
の形態４の断面図である。図６においては、図１〜図２
と同じ部分は同じ符号を付しており、実施の形態４は前
記実施の形態３とは高周波能受動素子３がヒートシンク
７を介してキャビティ２内に配置されている点において
異なる。即ち、図７においてヒートシンク７は、ヒート
シンク部分７１、７２、・・・からなる。高周波能受動
素子部分３１、３２、・・・は、それぞれキャビティ部
分２１、２２、・・・に露出した多層基板１の層１３の
上面に設置されたヒートシンク部分７１、７２、・・・
の上に設置されている。
【００２５】ヒートシンク７としては、熱伝導性に優
れ、且つ高周波能受動素子３の下面をベタ金属メッキ層
１６とビアホール部分５３を介して電気的に接続できる
ように電導性のもの、例えば金コートダイアモンド、金
コート窒化硼素、銅などが用いられる。
れ、且つ高周波能受動素子３の下面をベタ金属メッキ層
１６とビアホール部分５３を介して電気的に接続できる
ように電導性のもの、例えば金コートダイアモンド、金
コート窒化硼素、銅などが用いられる。
【００２６】実施の形態４は、前記した実施の形態１の
効果に加えて、高周波能受動素子をヒートシンクを介し
て配置しているので、多層基板１の熱伝導率が小さい場
合や高周波能受動素子３の発熱量が大きい場合に、高周
波能受動素子３の冷却が良好となる効果がある。
効果に加えて、高周波能受動素子をヒートシンクを介し
て配置しているので、多層基板１の熱伝導率が小さい場
合や高周波能受動素子３の発熱量が大きい場合に、高周
波能受動素子３の冷却が良好となる効果がある。
【００２７】
【発明の効果】本発明の高周波回路基板は、以上説明し
た通り、多層基板のキャビティ内に配置された高周波能
受動素子、この高周波能受動素子を駆動する素子駆動電
気回路、および上記高周波能受動素子に接続されたスト
リップライン回路を有する高周波回路基板において、上
記ストリップライン回路の少なくとも一部は、一端が開
放されたトリプレートストリップ構造のタブを含むトリ
プレートストリップ構造のインピーダンス整合回路、お
よび上記インピーダンス整合回路の両端にそれぞれ上記
インピーダンス整合回路と一体的に構成されることによ
り直列接続されたトリプレートストリップライン回路で
あり、さらに上記インピーダンス整合回路とその両端の
上記両トリプレートストリップライン回路とは上記スト
リップライン回路が形成された基板面と同一面に形成さ
れたものである。したがってインピーダンス整合のため
に高価なＭＭＩＣを採用する必要がなく、あるいは整合
回路を有する誘電体多層基板をキャビティ内に実装する
場合における組立による特性バラツキや高周波回路基板
製造の多工程化などの問題が解消される。さらに整合回
路はトリプレートストリップライン回路などのストリッ
プライン回路と同一面上に形成されるので、両者を互い
に別の面上に形成する場合にみられる整合不良の問題も
解消し、しかも多層基板の層数を減らすことができて高
周波回路基板の小サイズ化が可能となる。
た通り、多層基板のキャビティ内に配置された高周波能
受動素子、この高周波能受動素子を駆動する素子駆動電
気回路、および上記高周波能受動素子に接続されたスト
リップライン回路を有する高周波回路基板において、上
記ストリップライン回路の少なくとも一部は、一端が開
放されたトリプレートストリップ構造のタブを含むトリ
プレートストリップ構造のインピーダンス整合回路、お
よび上記インピーダンス整合回路の両端にそれぞれ上記
インピーダンス整合回路と一体的に構成されることによ
り直列接続されたトリプレートストリップライン回路で
あり、さらに上記インピーダンス整合回路とその両端の
上記両トリプレートストリップライン回路とは上記スト
リップライン回路が形成された基板面と同一面に形成さ
れたものである。したがってインピーダンス整合のため
に高価なＭＭＩＣを採用する必要がなく、あるいは整合
回路を有する誘電体多層基板をキャビティ内に実装する
場合における組立による特性バラツキや高周波回路基板
製造の多工程化などの問題が解消される。さらに整合回
路はトリプレートストリップライン回路などのストリッ
プライン回路と同一面上に形成されるので、両者を互い
に別の面上に形成する場合にみられる整合不良の問題も
解消し、しかも多層基板の層数を減らすことができて高
周波回路基板の小サイズ化が可能となる。
【００２８】本発明の高周波回路基板は、さらにストリ
ップライン回路の少なくとも一部はトリプレートストリ
ップライン回路であり、インピーダンス整合回路は上記
トリプレートストリップライン回路と一体的に構成され
ていると、伝送される高周波信号に対して遮蔽が良好で
あるので伝送信号の波形の乱れなどの忌むべき問題が少
なく、また整合回路をトリプレートストリップライン回
路と一体構成とすることによりインピーダンス整合性が
一層良好となる。
ップライン回路の少なくとも一部はトリプレートストリ
ップライン回路であり、インピーダンス整合回路は上記
トリプレートストリップライン回路と一体的に構成され
ていると、伝送される高周波信号に対して遮蔽が良好で
あるので伝送信号の波形の乱れなどの忌むべき問題が少
なく、また整合回路をトリプレートストリップライン回
路と一体構成とすることによりインピーダンス整合性が
一層良好となる。
【００２９】また多層基板は素子駆動電気回路を構成す
る電気回路パターンの少なくとも一部を層内に有するも
のであると、高周波回路基板の表面の電気回路パターン
を簡略化できて、この点からも高周波回路基板の小サイ
ズ化に有利である。
る電気回路パターンの少なくとも一部を層内に有するも
のであると、高周波回路基板の表面の電気回路パターン
を簡略化できて、この点からも高周波回路基板の小サイ
ズ化に有利である。
【００３０】さらに多層基板は、熱伝導性に優れた軽量
のセラミックス、例えば窒化アルミニウムにより形成さ
れると、多層基板自体がヒートシンクの機能をなし、且
つ高周波回路基板の軽量化を可能にする。
のセラミックス、例えば窒化アルミニウムにより形成さ
れると、多層基板自体がヒートシンクの機能をなし、且
つ高周波回路基板の軽量化を可能にする。
【００３１】さらに高周波回路基板が複数の高周波能受
動素子を有し、ストリップライン回路は高周波電力をそ
れら複数の高周波能受動素子に分配する電力分配回路お
よび／またはそれら複数の高周波能受動素子からの高周
波電力を合成する電力合成回路を有すると、高周波電力
の分配や合成が可能となると共にストリップライン回路
の簡素化、ひいては高周波回路基板の一層の小サイズ化
や製造コストの低減が可能になる。
動素子を有し、ストリップライン回路は高周波電力をそ
れら複数の高周波能受動素子に分配する電力分配回路お
よび／またはそれら複数の高周波能受動素子からの高周
波電力を合成する電力合成回路を有すると、高周波電力
の分配や合成が可能となると共にストリップライン回路
の簡素化、ひいては高周波回路基板の一層の小サイズ化
や製造コストの低減が可能になる。
【００３２】さらに複数の高周波能受動素子を有し、そ
れら複数の高周波能受動素子はストリップライン回路に
より直列および／または並列に接続されると、例えば高
利得高出力の高周波特性を有する高周波回路基板や検
波、濾波、増幅、変調などの多機能を具備する高周波回
路基板を得ることができる。
れら複数の高周波能受動素子はストリップライン回路に
より直列および／または並列に接続されると、例えば高
利得高出力の高周波特性を有する高周波回路基板や検
波、濾波、増幅、変調などの多機能を具備する高周波回
路基板を得ることができる。
【００３３】またさらに高周波能受動素子は、ヒートシ
ンクを介してキャビティ内に配置されると、多層基板の
熱伝導率が小さい場合や高周波能受動素子の発熱量が大
きい場合に、高周波能受動素子の冷却が良好となる効果
がある。
ンクを介してキャビティ内に配置されると、多層基板の
熱伝導率が小さい場合や高周波能受動素子の発熱量が大
きい場合に、高周波能受動素子の冷却が良好となる効果
がある。
【図１】 本発明における高周波回路基板の実施の形態
１についての一部破断図を含む斜視図である。
１についての一部破断図を含む斜視図である。
【図２】 図１のＩ−Ｉ線に沿った断面図である。
【図３】 本発明における高周波回路基板の実施の形態
２についての斜視図である。
２についての斜視図である。
【図４】 図３の一部破断斜視図である。
【図５】 本発明における高周波回路基板の実施の形態
３についての斜視図である。
３についての斜視図である。
【図６】 本発明における高周波回路基板の実施の形態
４についての断面図である。
４についての断面図である。
【図７】 従来の高周波回路基板についての斜視図であ
る。
る。
１ 多層基板、１６ ベタ金属メッキ層、２ キャビテ
ィ、３ 高周波能受動素子、４ 素子駆動電気回路、４
３ 電気回路パターン、４４ 電気回路パターン、５
ビアホール、５６ 半割ビアホール、６ ストリップラ
イン回路、６０４ 高周波グランド下面パターン層、６
０５ 高周波グランド上面パターン層、６１１ マイク
ロストリップライン回路、６１２ トリプレートストリ
ップライン回路、６１３ インピーダンス整合回路。
ィ、３ 高周波能受動素子、４ 素子駆動電気回路、４
３ 電気回路パターン、４４ 電気回路パターン、５
ビアホール、５６ 半割ビアホール、６ ストリップラ
イン回路、６０４ 高周波グランド下面パターン層、６
０５ 高周波グランド上面パターン層、６１１ マイク
ロストリップライン回路、６１２ トリプレートストリ
ップライン回路、６１３ インピーダンス整合回路。
フロントページの続き
(56)参考文献 特開 昭63−59004（ＪＰ，Ａ)
特開 昭62−292007（ＪＰ，Ａ)
特開 平11−340370（ＪＰ，Ａ)
特開 平10−313078（ＪＰ，Ａ)
特開 平９−135104（ＪＰ，Ａ)
特開 平８−125464（ＪＰ，Ａ)
特開 平６−112351（ＪＰ，Ａ)
特開 平６−6151（ＪＰ，Ａ)
特開 平２−32553（ＪＰ，Ａ)
実開 昭53−151343（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01P 5/08
Claims (7)
- 【請求項１】 多層基板のキャビティ内に配置された高
周波能受動素子、この高周波能受動素子を駆動する素子
駆動電気回路、および上記高周波能受動素子に接続され
たストリップライン回路を有する高周波回路基板におい
て、上記ストリップライン回路の少なくとも一部は、一
端が開放されたトリプレートストリップ構造のタブを含
むトリプレートストリップ構造のインピーダンス整合回
路、および上記インピーダンス整合回路の両端に上記イ
ンピーダンス整合回路と一体的に構成されることにより
直列接続されたトリプレートストリップライン回路であ
り、さらに上記インピーダンス整合回路とその両端の上
記両トリプレートストリップライン回路とは上記ストリ
ップライン回路が形成された基板面と同一面に形成され
たことを特徴とする高周波回路基板。 - 【請求項２】 多層基板は、素子駆動電気回路を構成す
る電気回路パターンの少なくとも一部を層内に有するこ
とを特徴とする請求項１記載の高周波回路基板。 - 【請求項３】 多層基板は、熱伝導性に優れた軽量のセ
ラミックスにより形成されたことを特徴とする請求項１
または請求項２記載の高周波回路基板。 - 【請求項４】 セラミックスは、窒化アルミニウムであ
ることを特徴とする請求項３記載の高周波回路基板。 - 【請求項５】 複数の高周波能受動素子を有し、ストリ
ップライン回路は高周波電力をそれら複数の高周波能受
動素子に分配する電力分配回路および／またはそれら複
数の高周波能受動素子からの高周波電力を合成する電力
合成回路を有することを特徴とする請求項１記載の高周
波回路基板。 - 【請求項６】 複数の高周波能受動素子を有し、それら
複数の高周波能受動素子はストリップライン回路により
直列および／または並列に接続されたことを特徴とする
請求項１または請求項５記載の高周波回路基板。 - 【請求項７】 高周波能受動素子は、ヒートシンクを介
してキャビティ内に配置されたことを特徴とする請求項
１記載の高周波回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000055910A JP3527164B2 (ja) | 2000-03-01 | 2000-03-01 | 高周波回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000055910A JP3527164B2 (ja) | 2000-03-01 | 2000-03-01 | 高周波回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244375A JP2001244375A (ja) | 2001-09-07 |
| JP3527164B2 true JP3527164B2 (ja) | 2004-05-17 |
Family
ID=18576950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000055910A Expired - Fee Related JP3527164B2 (ja) | 2000-03-01 | 2000-03-01 | 高周波回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3527164B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10228328A1 (de) * | 2002-06-25 | 2004-01-22 | Epcos Ag | Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren |
| KR100735759B1 (ko) | 2006-08-04 | 2007-07-06 | 삼성전자주식회사 | 다층 인쇄 회로 기판 |
| JP5891585B2 (ja) * | 2011-01-24 | 2016-03-23 | 株式会社ソシオネクスト | 半導体装置及び配線基板 |
| CN102290628A (zh) * | 2011-06-14 | 2011-12-21 | 中国工程物理研究院电子工程研究所 | 一种紧凑型四路功率分配合成结构 |
| WO2014185177A1 (ja) * | 2013-05-14 | 2014-11-20 | 株式会社日立国際電気 | 合成器の冷却構造 |
-
2000
- 2000-03-01 JP JP2000055910A patent/JP3527164B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001244375A (ja) | 2001-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828875B2 (en) | Compact slotted-waveguide spatial power divider/combiner/amplifier | |
| JPH0645850A (ja) | 固体マイクロ波パワー増幅器モジュール | |
| JP3578366B2 (ja) | 混成集積回路装置 | |
| JP2000510299A (ja) | コプレーナ導波路結合器 | |
| JP3527164B2 (ja) | 高周波回路基板 | |
| JP3786545B2 (ja) | 配線基板とその接続構造 | |
| CN115693080B (zh) | 一种基于厚薄膜电路基板的大功率合成器实现方法 | |
| JPH10135749A (ja) | 高周波帯増幅器 | |
| JP3510971B2 (ja) | 高周波用電力増幅器 | |
| JP3216626B2 (ja) | 増幅装置 | |
| JP2878043B2 (ja) | マイクロ波パッケージ | |
| JP3983456B2 (ja) | 多層基板モジュール | |
| JPH09213730A (ja) | 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール | |
| JP3438715B2 (ja) | マイクロ波回路基板 | |
| JP2758321B2 (ja) | 回路基板 | |
| US11257734B2 (en) | Thermal management package and method | |
| JP3884580B2 (ja) | 混成集積回路装置およびその混成集積回路装置を組み込んだ電子装置 | |
| JPH0922964A (ja) | マイクロ波回路基板 | |
| JP3199556B2 (ja) | 冷却型増幅器 | |
| KR100256627B1 (ko) | 표면실장형 후진파 하이브리드 커플러 | |
| JPS61199301A (ja) | 高周波基板 | |
| JP2001053508A (ja) | 高周波回路部品の実装構造 | |
| JP3463720B2 (ja) | 高周波回路用パッケージ | |
| JP3146264B2 (ja) | 高周波電力増幅器 | |
| JPH07202519A (ja) | マイクロ波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |