KR100735759B1 - 다층 인쇄 회로 기판 - Google Patents

다층 인쇄 회로 기판 Download PDF

Info

Publication number
KR100735759B1
KR100735759B1 KR1020060073670A KR20060073670A KR100735759B1 KR 100735759 B1 KR100735759 B1 KR 100735759B1 KR 1020060073670 A KR1020060073670 A KR 1020060073670A KR 20060073670 A KR20060073670 A KR 20060073670A KR 100735759 B1 KR100735759 B1 KR 100735759B1
Authority
KR
South Korea
Prior art keywords
signal lines
circuit board
printed circuit
ground voltage
interface material
Prior art date
Application number
KR1020060073670A
Other languages
English (en)
Inventor
구창우
이진숙
김도형
유현정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060073670A priority Critical patent/KR100735759B1/ko
Priority to US11/783,508 priority patent/US7872876B2/en
Application granted granted Critical
Publication of KR100735759B1 publication Critical patent/KR100735759B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 다층 인쇄 회로 기판은 복수개의 신호선들 및 복수개의 신호선들의 하부에 배치되어 접지 전압을 인가하기 위한 적어도 하나의 접지 전압판을 구비한 마이크로 스트립 구조의 다층 기판, 다층 기판의 상부에 부착되어 다층 기판에서 발생되는 열을 흡수하여 분산시키고 인접한 복수개의 신호선들 간의 전자기파 간섭 현상을 감소시키는 열 흡수 및 방출 수단, 복수개의 신호선들 상부와 열 흡수 및 방출 수단 사이에서 다층 기판에서 발생되는 열을 열 흡수 및 방출 수단으로 전달하고 복수개의 신호선들의 임피던스를 조절하는 열 인터페이스 물질을 구비하는 것을 특징으로 한다. 따라서 본 발명의 다층 인쇄 회로 기판에 의할 경우 고속 동작을 하는 반도체 회로가 장착된 다층 인쇄 회로 기판에 부가적인 접지 전압판의 적층 없이 열 인터페이스 물질과 히트 싱크를 활용하여 용이하게 스트립 라인 구조를 구현함으로써 기판에서 전송되는 신호의 충실도를 향상시키고 신호선 선로의 임피던스를 조절할 수 있다.

Description

다층 인쇄 회로 기판{Multi layered Printed Circuit Board}
도 1은 종래의 마이크로 스트립 라인 구조의 다층 인쇄 회로 기판을 나타낸 도면이다.
도 2는 종래의 마이크로 스트립 라인 구조에서 스트립 라인 구조로 변경한 다층 인쇄 회로 기판을 나타낸 도면이다.
도 3은 본 발명의 제1 실시예에 따른 다층 인쇄 회로 기판의 구조를 도시한 도면이다.
도 4는 본 발명의 제2 실시예에 따른 다층 인쇄 회로 기판의 구조를 도시한 도면이다.
도 5는 본 발명의 제3 실시예에 따른 다층 인쇄 회로 기판의 구조를 도시한 도면이다.
본 발명은 인쇄 회로 기판에 관한 것으로, 특히 고속 동작을 하는 전자 부품 소자가 장착된 회로 기판의 외층에 부착되는 열 인터페이스 물질과 히트 싱크를 활용하여 부가적인 적층의 추가 없이 용이하게 스트립 라인 구조를 구현함으로써 기 판에서 전송되는 신호의 충실도를 향상시키고 신호선 선로의 임피던스를 조절할 수 있도록 하는 다층 인쇄 회로 기판에 관한 것이다.
최근에 전자 제품이 소형화, 슬림화, 고밀도화 되는 추세에 따라 인쇄 회로 기판( Printed Circuit Board : PCB )도 함께 소형화와 슬림화가 동시에 진행되고 있다. 또한, 전자 기기의 휴대화와 더불어 다기능, 고용량의 데이터 송수신 등으로 인쇄 회로 기판의 설계가 복잡해지고 고난이도의 기술을 요구하게 되었다.
인쇄 회로 기판은 절연 기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 모두 배선을 형성한 양면 PCB, 및 다층으로 배선한 다층 인쇄 회로 기판(Multi Layered Board : MLB )이 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 PCB를 주로 사용하였으나, 최근에는 회로가 복잡화되고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 PCB 또는 다층 인쇄 회로 기판을 사용하는 것이 일반적이다.
다층 인쇄 회로 기판은 배선 영역을 확대하기 위하여 배선이 가능한 층을 추가로 형성한 것으로서 2층 이상의 내층과 2층 이상의 외층으로 구성된다. 내층에는 전원 회로, 접지 회로, 신호 회로 등이 형성되며, 내층과 외층간 또는 외층 사이에는 합성 수지층인 프리플렉(Prepreg)을 삽입하여 절연과 접착을 행한다. 이때 각 층의 배선은 비아 홀(Via hole)을 이용하여 연결된다.
한편, 다층 인쇄 회로 기판 상에 중앙 처리 장치나 전력 집적 회로와 같이 작동 중에 고온의 열 에너지를 발생시키는 발열 소자가 장착된다. 이와 같은 발열 소자가 열 에너지의 임계 온도를 견딜 수 있도록 히트 싱크(Heat Sink)와 같은 열 분산 소자를 통해 열을 방출시키는데, 히트 싱크의 신속한 냉각을 위하여 냉각 팬을 설치하기도 한다.
이때 다층 인쇄 회로 기판과 히트 싱크 사이에는 열 전도율이 우수한 열 인터페이스 재질(Thermal Interface Material : TIM )이 접착되어 발열 소자로부터 발생된 열이 히트 싱크로 잘 전달되도록 매개체 역할을 한다.
만일 이와 같은 발열 소자로부터 발생된 열이 적절하게 히트 싱크에서 분산되지 않을 경우 다층 인쇄 회로 기판 상에 장착된 반도체 칩이나 트랜지스터와 같은 부품 소자에 과부하가 발생하여 오동작을 유발할 수 있는 위험성이 있으므로 다층 인쇄 회로 기판에 있어서 열 인터페이스 재질은 중요한 위치를 차지한다.
보통 저주파 대역에서 사용되는 일반 다층 인쇄 회로 기판에서는 선로의 형상이나 길이에 의해 회로의 안정성과 오동작 가능성과 관련된 부분에서 영향을 받게 되고, 주파수가 증가할수록 선로간의 간섭이 심해지기 때문에 장착되는 부품 소자의 배치가 매우 중요한 요소가 된다. 왜냐하면 고주파 대역에서는 신호의 파장이 짧아서 선로의 위치마다 전압과 위상이 크게 변동되기 때문이다.
또한, 일반 다층 인쇄 회로 기판에서는 신호선과 접지 전압판 간의 거리나 위치에 상관없이 정확히 접지 전압을 공유하기만 하면 된다. 그러나, 주파수가 계속 증가하게 되면 신호선과 접지 전압판 사이에 교류 에너지가 집중되면서 전기장이 형성되기 시작하는데, 저주파 대역의 일반 다층 인쇄 회로 기판에는 신호선과 접지 전압판 사이에 또 다른 신호선과 부품 소자 등이 가로막고 있기 때문에 신호선과 접지 전압판 간의 배치 문제가 어려워진다.
이러한 문제를 해결하기 위하여 실제로 접지 전압판을 기판 후면에 배치하게 되어 양면으로 복잡한 패턴이 그려진 양면 PCB로 주로 설계하게 된다.
만일 주파수가 수백 Mhz 단위로 증가하게 되면 신호선과 접지 전압판 사이의 선로, 기판 유전체의 매질의 문제가 더욱 복잡한 영향을 주기 시작하면서 신호선과 접지 전압판 사이에서 신호의 모든 에너지 성분이 교류 필드 형태를 이루면서 진행한다. 이때 신호선과 접지 전압판 사이에 들어가는 기판 유전체의 매질 조건이 완벽하게 일정해야 하는 문제가 발생함에 따라 기판 유전체의 높이나 유전율이 항상 일정해야 한다.
이를 위하여 마이크로 스트립 라인(Micro strip line) 구조의 인쇄 회로 기판이 도입되는데, 기판의 최하위층에는 접지 금속으로 완전히 코팅을 하고 기판 유전체의 높이나 유전율이 명확하게 정의되어 있으며 그 값에 맞추어 기판의 최상위층에 신호선을 배치하여 회로를 구성하게 된다.
하지만, 이러한 마이크로 스트립 라인 구조의 인쇄 회로 기판도 기판의 최하위층에만 접지 금속을 부착했기 때문에 전송되는 신호가 공기중으로 휘면서 누설되는 프린징(Fringing) 현상이 발생하여 불필요한 커플링 문제와 전송 손실 문제가 잔존한다.
이와 같은 마이크로 스트립 라인 구조 인쇄 회로 기판의 단점을 극복하기 위하여 도입된 구조가 스트립 라인(Strip line) 구조로서, 전송 신호선 패턴의 상하로 접지 전압판을 부착함으로써 그 자체로 외부와 차단되는 효과가 있어 전기장이 수직으로 정확하게 상하로 분포하기 때문에 프린징 현상을 최소화할 수 있고, 불필 요한 표면파의 커플링 문제와 전송 손실 문제를 해소할 수 있게 된다.
도 1은 종래의 마이크로 스트립 라인 구조의 다층 인쇄 회로 기판을 나타낸 도면으로서, 회로 기판 본체(10), 전원 전압층(20), 제1 절연판(30), 다층 기판(40), 보호층(50)을 구비하고, 다층 기판(40)은 접지 전압판(42), 제2 절연판(44), 복수개의 신호선들(46)을 포함한다.
회로 기판 본체(10)의 상부에 전원 전압층(20), 제1 절연판(30), 접지 전압판(42), 제2 절연판(44)이 순서대로 부착되고 제2 절연판(44)의 상부에 복수개의 신호선들(46)이 배선되고 신호선들이 배선되지 않은 제2 절연판(44) 상부와 복수개의 신호선들(46)의 상부에 보호층(50)이 부착된다.
도 1에서 복수개의 신호선들(46)을 이해를 쉽게 하기 위하여 두께와 너비를 확대하여 3개만 도시하였지만 실제 회로 기판에는 3개 이상의 복수개가 배선되어 있음은 당연하다.
도 1을 참조하여 종래의 마이크로 스트립 라인 구조의 다층 인쇄 회로 기판의 각 구성요소의 기능을 살펴보면 다음과 같다.
회로 기판 본체(10)는 절연성 물질로 구성되어 패키지 기판, 멀티 칩 모듈 기판, 컴퓨터 마더 보드 등에 사용되는 다층 기판이고, 전원 전압층(20)은 복수개의 신호선들에 전원 전압을 공급하기 위한 도전층이다.
다층 기판(40)은 회로 기판 본체(10)의 상부에 형성되어 복수개의 반도체 장치와 복수개의 신호선들(46)을 전기적으로 연결하여 각종 신호들 및 전원 전압을 전달한다.
다층 기판(40) 내 접지 전압판(42)은 신호선을 접지시키기 위한 도전층이고, 복수개의 신호선들(46)은 기판 상에 장착된 반도체 칩이나 기타 부품 소자들간을 연결하는 신호선의 배선들이며, 제2 절연판(44)은 일정한 두께와 균일한 매질을 가지고 접지 전압판(42)과 복수개의 신호선들(46) 사이의 절연과 동시에 전자파의 전기장에 각 신호선의 신호를 보존하며 전송하게 하는 유전층이다.
제1 절연판(30)은 전원 전압층(20)과 다층 기판(40) 내 접지 전압판(42) 사이의 절연과 동시에 접착 역할을 하는 유전층이다.
보호층(50)은 신호선들이 배선되지 않은 제2 절연판(44)과 복수개의 신호선들(46)의 상부를 표면 처리하여 외부로부터의 산화, 오염, 손상 등을 방지한다.
특히, 제2 절연판(44)에는 보통 합성 수지층인 프리플렉(Prepreg)이 사용되고 다층 기판(40)에서의 신호 전달을 결정하는데 있어서 두께와 비유전율이 중요한 비중을 차지한다. 또한, 보호층(50)은 포토 솔더 레지스터(Photo Solder Resistor)를 주로 사용하고 전기적으로 노출되어야 하는 영역을 제외하고 기판의 상부 표면을 전부 커버한다.
다음으로, 도 2는 종래에 다층 인쇄 회로 기판을 마이크로 스트립 라인 구조에서 스트립 라인 구조로 변경한 경우 다층 인쇄 회로 기판을 나타낸 도면으로서, 회로 기판 본체(10), 전원 전압층(20), 제1 절연판(30), 다층 기판(40), 제3 절연판(60), 제2 접지 전압판(70)을 구비하고, 다층 기판(40)은 제1 접지 전압판(42), 제2 절연판(44), 복수개의 신호선들(46)을 포함한다.
회로 기판 본체(10), 전원 전압층(20), 제1 절연판(30), 다층 기판(40)의 구조는 도 1의 종래의 마이크로 스트립 라인 구조의 다층 인쇄 회로 기판을 나타낸 도면과 동일하나, 차이점은 신호선들이 배선되지 않은 제2 절연판(44) 상부와 복수개의 신호선들(46)의 상부에 보호층 대신에 제3 절연판(60)이 부착된다는 점과 제3 절연판(60)의 상부에 제2 접지 전압판(70)이 부착된다는 점이다.
도 2에서 복수개의 신호선들(46)을 이해를 쉽게 하기 위하여 두께와 너비를 확대하여 3개만 도시하였지만 실제 회로 기판에는 3개 이상의 복수개가 배선되어 있음은 당연하다.
도 2를 참조하여 종래의 스트립 라인 구조로 변경한 다층 인쇄 회로 기판의 각 구성요소의 기능을 살펴보면 다음과 같다.
회로 기판 본체(10), 전원 전압층(20), 제1 절연판(30), 다층 기판(40) 내 제1 접지 전압판(42), 제2 절연판(44), 복수개의 신호선들(46)의 기능은 도 1의 종래의 마이크로 스트립 라인 구조의 다층 인쇄 회로 기판과 대동소이하므로 여기에서는 설명을 생략한다.
다만, 제2 접지 전압판(70)은 외부와 전계를 차단하여 제1 접지 전압판(42)과의 사이에 전기장이 수직으로 정확하게 상하로 분포하게 함으로써 복수개의 신호선들(46)을 통하여 전송되는 신호가 공기중으로 휘면서 누설되는 현상을 최소화시켜 회로의 안정적인 동작을 가능하게 한다.
제3 절연판(60)은 제2 절연판(44)과는 다른 유전율과 열전도성을 가지고 제2 접지 전압판(70)과 신호선들이 배선되지 않은 제2 절연판(44) 및 복수개의 신호선들(46)의 상부 사이의 절연과 동시에 접착 역할을 수행하고 제2 접지 전압판(70)과의 거리를 조절함으로써 커패시터의 변화로 인한 신호선들의 임피던스를 조절한다.
따라서, 다층 인쇄 회로 기판을 통해 전송되는 신호의 신호 충실도를 향상시키고 대전력의 신호를 전송하기 위하여 보통 기판의 외층을 마이크로 스트립 라인 구조에서 낮은 임피던스와 안정적인 동작이 가능한 스트립 라인 구조로 변경을 하는데, 이러한 구조 변경은 공정상 용이하지가 않다.
왜냐하면, 마이크로 스트립 라인 구조는 최상위층의 회로 패턴에만 유의하여 회로를 설계하면 되지만, 스트립 라인 구조는 전송 신호의 신호 패턴이 기판의 상하에 부착된 양접지 전압판 사이에 위치하므로 외부에 노출되어 있지 않아 회로 패턴을 별도로 제작하여 양 접지 전압판과 조립할 수 밖에 없기 때문이다.
특히, 신호선과 양접지 전압판 사이에 유전체를 채운 기판 구조라면 공정이 더욱 복잡할 수 밖에 없고 배선이 유전체 내부에 존재하기 때문에 신호선의 임피던스 조절이 거의 불가능하다.
이와 같은 스트립 라인 구조 인쇄 회로 기판의 한계를 극복하기 위하여 종래에는 불가피하게 적층을 추가시켜 사용 가능 공간을 늘려 낮은 임피던스를 구현하는 새로운 제품 디자인을 사용할 수 밖에 없었다.
그러나, 이러한 방법은 적층의 추가로 인해 인쇄 회로 기판의 두께의 증가를 초래하고 이에 따르는 비용이 증가하며 각 층간의 배선을 위해 필연적으로 수반되는 비아 홀(Via hole)의 추가로 양호하지 못한 신호 전송 특성을 감수해야 하는 문 제점이 있었다.
또한, 스트립 라인 구조의 한계를 극복하기 위한 다른 방법으로 신호선 선로의 폭을 조절하는 방안이 있는데, 선로의 형상이나 길이의 변화는 임피던스의 변화를 초래하여 회로 전체의 오동작을 유발할 가능성도 있고, 고주파 대역에서는 선로간의 전파 간섭이 심해져 회로의 기능이 악화되고 의도하는 전자기 신호의 수신이 방해받는 전자기파 장해(Electro Magnetic Interference : EMI) 현상이나 인접한 선로로 에너지가 새거나 교란받는 크로스 토크(Cross talk) 현상이 발생할 위험성이 있었다.
본 발명의 목적은 고속 동작을 하는 전자 부품 소자가 장착된 다층 인쇄 회로 기판의 외층에 부착되는 열 인터페이스 물질과 히트 싱크를 활용하여 부가적인 적층의 추가 없이 스트립 라인 구조를 구현함으로써 신호선 선로에서 전송되는 신호의 충실도를 향상시키고 신호선 선로의 임피던스를 조절할 수 있도록 하는 다층 인쇄 회로 기판을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 다층 인쇄 회로 기판은 복수개의 신호선들 및 복수개의 신호선들의 하부에 배치되어 접지 전압을 인가하기 위한 적어도 하나의 접지 전압판을 구비한 마이크로 스트립 구조의 다층 기판, 다층 기판의 상부에 부착되어 다층 기판에서 발생되는 열을 흡수하여 분산시키고 인접한 복수개의 신호선들 간의 전자기파 간섭 현상을 감소시키는 열 흡수 및 방출 수단, 복수개의 신호선들 상부와 열 흡수 및 방출 수단 사이에서 다층 기판에서 발생되는 열을 열 흡수 및 방출 수단으로 전달하고 복수개의 신호선들의 임피던스를 조절하는 열 인터페이스 물질을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다층 인쇄 회로 기판의 다층 기판은 복수개의 신호선들을 접지시키는 접지 전압판, 접지 전압판의 상부에 부착되어 접지 전압판을 전기적으로 절연시키는 절연 수단, 절연 수단 상에 장착되는 복수개의 전자 부품 소자들을 전기적으로 배선하여 연결하는 복수개의 신호선들을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다층 인쇄 회로 기판의 열 인터페이스 물질은 실리콘 고무 성분으로서 두께에 따라 복수개의 신호선들과 열 흡수 및 방출 수단 사이의 거리를 조절하거나 실리콘 고무 성분을 달리하여 유전율을 조절하여 양자간의 커패시터를 변화시킴으로써 복수개의 신호선들의 임피던스를 조절할 수 있는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다층 인쇄 회로 기판은 다층 기판 내 절연 수단의 상부에 장착되어 복수개의 신호선들을 통하여 데이터를 교환하면서 자체의 기능을 수행하는 복수개의 능동 소자들을 더 구비하고, 복수개의 신호선들과 복수개의 능동 소자들 간의 높이 차이로 인해 양자의 경계선에서 열 인터페이스 물질과 열 흡수 및 방출 수단의 접합층이 구부러짐이 필요한 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다층 인쇄 회로 기판의 구부러짐은 복수개의 신호선들이 내층화되어 열 흡수 및 방출 수단과 복수개의 신호선들 간의 거리가 조절되고 열 인터페이스 물질의 두께가 조절되어 양자간의 커패시터가 변화됨 으로써 복수개의 신호선들의 임피던스를 조절하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다층 인쇄 회로 기판은 회로 기판 본체 내부에 부착된 제1 접지 전압판을 열 흡수 및 방출 수단과 전기적으로 층간 연결시키는 비아 홀, 상부가 보호층이나 열 인터페이스 물질이 부착되지 않은 상태에서 절연 수단의 상부에 접촉되어 비아 홀과 열 흡수 및 방출 수단을 전기적으로 연결하는 제3 접지 전압판, 열 흡수 및 방출 수단을 제3 접지 전압판, 다층 기판, 회로 기판 본체와 함께 결합하는 결합 수단을 더 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다층 인쇄 회로 기판의 열 흡수 및 방출 수단은 복수개의 신호선들과 복수개의 능동 소자들에서 발생되는 열을 전달받아 분산시키는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다층 인쇄 회로 기판의 열 인터페이스 물질은 복수개의 신호선들과 복수개의 능동 소자들에서 발생되는 열을 열 흡수 및 방출 수단에 전달하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다층 인쇄 회로 기판의 비아 홀은 구리나 알루미늄과 같은 도전성 물질로 내부가 충진되어 있어 복수개의 외층 또는 내층의 신호선들을 층간 전기적으로 연결하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다층 인쇄 회로 기판의 결합 수단은 열 흡수 및 방출 수단과 복수개의 신호선들 및 복수개의 능동 소자들 접착시키는 열 인터페이스 물질의 역할을 보완하는 클립이나 핀인 것을 특징으로 하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다층 인쇄 회로 기판은 열 흡수 및 방출 수단은 상부에 소정의 절연판을 추가로 부착하여 외부와 전기적으로 분리시킬 수 있는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하여 본 발명의 다층 인쇄 회로 기판의 외층에 열 인터페이스 물질과 히트 싱크를 부착하여 스트립 라인 구조를 구현한 다층 인쇄 회로 기판을 설명하면 다음과 같다.
도 3은 본 발명의 제1 실시예에 따른 다층 인쇄 회로 기판의 구조를 도시한 도면으로서, 회로 기판 본체(10), 전원 전압층(20), 제1 절연판(30), 다층 기판(40), 열 인터페이스 물질(100), 히트 싱크(200)를 구비하고, 다층 기판(40)은 접지 전압판(42), 제2 절연판(44), 복수개의 신호선들(46)을 포함한다.
회로 기판 본체(10), 전원 전압층(20), 제1 절연판(30), 다층 기판(40)의 구조는 도 1의 종래의 마이크로 스트립 라인 구조의 다층 인쇄 회로 기판을 나타낸 도면과 동일하나, 차이점은 복수개의 신호선들(46)의 상부에 보호층 대신에 열 인터페이스 물질(100)이 부착된다는 점과 열 인터페이스 물질(100)의 상부에 히트 싱크(200)가 부착된다는 점이다.
도 3에서 복수개의 신호선들(46)을 이해를 쉽게 하기 위하여 두께와 너비를 확대하여 3개만 도시하였지만 실제 회로 기판에는 3개 이상의 복수개가 배선되어 있음은 당연하다.
도 3을 참조하여 본 발명의 제1 실시예에 따른 다층 인쇄 회로 기판의 각 구 성요소의 기능을 살펴보면 다음과 같다.
회로 기판 본체(10), 전원 전압층(20), 제1 절연판(30), 다층 기판(40) 내 접지 전압판(42), 제2 절연판(44), 복수개의 신호선들(46)의 기능은 도 1의 종래의 마이크로 스트립 라인 구조의 다층 인쇄 회로 기판과 대동소이하므로 여기에서는 설명을 생략한다.
다만, 히트 싱크(200)는 열 흡수 및 방출 수단으로서 기판 상에 배선된 복수개의 신호선들(46)에서 발생되는 열을 분산시킬 뿐 아니라 접지 전압판 역할을 하여 외부로부터 유입되는 정전기를 방전시키고, 인접한 선로간의 전자기파 간섭 현상을 감소시킨다.
열 인터페이스 물질(100)은 제2 절연판(44)과는 다른 유전율과 열전도성을 가진 실리콘 고무 성분으로서, 가열 공정에 의해 고상으로부터 겔(gel)상 또는 액상으로 변화되는 물질이다. 히트 싱크(200)와 복수개의 신호선들(46)의 상부 사이의 절연과 동시에 접착 역할을 수행하고 복수개의 신호선들(46)에서 발생되는 열을 히트 싱크(200)에 전달하며, 특히 두께와 유전율의 조절을 통해 복수개의 신호선들의 임피던스를 조절한다.
따라서, 종래의 다층 인쇄 회로 기판과의 차이점은 기판 외층의 복수개의 신호선들(46) 위에 열 인터페이스 물질(100)을 부착하여 별도의 접지 전압판과 같은 추가적인 적층 없이 용이하게 스트립 라인 구조로 변환함으로써 기판의 두께 증가로 인한 제한 등을 피할 수 있다는 점이다.
한편, 신호선 선로의 폭은 곧 선로의 임피던스를 의미하는데, 폭이 넓을수록 임피던스는 작고 좁을수록 임피던스는 크다. 본 발명의 제1 실시예에서는 스트립 라인 구조의 제한 요소인 기판의 제작 완성 후 임피던스 튜닝 불가능의 문제를 해결하기 위하여 마이크로 스트립 라인 구조에서와 같은 신호선 선로의 폭 변경 없이 열 인터페이스 물질(100)의 두께와 재료를 변경함으로써 신호선 선로의 임피던스를 조절할 수 있다.
즉, 열 인터페이스 물질(100)의 두께에 따라 신호선 선로(46)와 히트 싱크(200) 사이의 거리를 조절하고 매개 물질을 달리하여 유전율을 조절하여 양 전도체(46, 200)간 커패시터를 변화시킴으로써 궁극적으로 신호선 선로(46)의 임피던스를 조절할 수 있게 된다.
한편, 전자기기 특히 반도체 소자들은 정전기에 약해서 외부의 전자 기기 또는 인체의 정전기에 의해 내부회로가 파손되는 경우가 있는데, 이를 방지하기 위하여 반도체 장치의 경우 내부 회로 내의 입출력 단자에 정전기 방전(Electro-Static Discharge: ESD ) 회로를 별도로 구비하여 일정 레벨 이상의 전압이나 전류가 감지되면 회로의 임피던스가 급격하게 변하여 접지시키기도 하지만, 회로 내의 소정의 회로 소자를 이용하여 일정 레벨 이상의 신호를 접지시켜 방전하기도 한다.
본 발명에서는 다층 인쇄 회로 기판의 외층인 최상위층의 외면에 열 인터페이스 물질(100)을 부착하고 그 상부에 히트 싱크(200)가 접촉되어 접지 전압판 역할을 하게 함으로써 외부의 전자 기기 또는 인체로부터 유입되는 정전기를 방전시킨다.
또한, 전자기파 장해(Electro Magnetic Interference : EMI) 현상과 더불어 반도체 회로의 주파수가 증가하면서 인접한 선로로 에너지가 새거나 교란받는 크로스 토크 현상이 발생할 수 있는데, 이 현상은 회로 설계자가 본래 의도하지 않은 부정적인 경우가 대부분이겠지만 이 현상을 이용하여 내부 회로에 전력을 배분하거나 특정 전력을 추출하는 커플러나 필터처럼 의도적으로 발생하게 하는 긍정적인 경우도 있다.
본 발명에서는 열 인터페이스 물질(100)에 접촉되는 히트 싱크(200)가 접지 전압판 역할을 하여 결과적으로 접지 전압판이 더 추가되어 인접한 선로간의 부정적인 측면의 크로스 토크 현상을 감소시킬 수 있고, 긍정적인 측면에서 같은 양의 크로스 토크가 요구되는 곳에서는 선로간의 간격도 더 줄일 수 있게 되어 칩 사이즈의 단축 효과도 발생할 수 있다.
다음으로, 도 4는 본 발명의 제2 실시예에 따른 다층 인쇄 회로 기판의 구조를 도시한 도면으로서, 회로 기판 본체(10), 전원 전압층(20), 제1 절연판(30), 다층 기판(40), 복수개의 능동 소자들(300), 열 인터페이스 물질(100), 히트 싱크(200)를 구비하고, 다층 기판(40)은 접지 전압판(42), 제2 절연판(44), 복수개의 신호선들(46)을 포함한다.
회로 기판 본체(10), 전원 전압층(20), 제1 절연판(30), 다층 기판(40), 열 인터페이스 물질(100), 히트 싱크(200)의 구조는 도 3의 본 발명의 제1 실시예의 구조를 도시한 도면과 동일하다.
차이점은 제2 절연판(44)의 상부에 복수개의 신호선들(46)이 배선될 뿐 아니 라 복수개의 능동 소자들(300)도 장착된다는 점, 열 인터페이스 물질(100)과 히트 싱크(200)의 접합층이 복수개의 신호선들(46)의 상부 뿐 아니라 복수개의 능동 소자들(300)의 상부에도 부착된다는 점, 복수개의 신호선들(46)과 능동 소자들(300)의 높이가 상이하여 양자의 경계선에서 열 인터페이스 물질(100)과 히트 싱크(200)의 접합층이 구부러짐(bending)이 있어야 한다는 점이다.
도 4에서 이해를 쉽게 하기 위하여 복수개의 신호선들(46)의 두께와 너비를 확대하여 3개만 도시하고, 복수개의 능동 소자들(300)을 1개만 도시하였지만 실제 회로 기판 상에 각각 3개 이상의 복수개의 신호선들, 1개 이상의 복수개의 능동 소자들이 존재할 수 있음은 당연하다.
도 4를 참조하여 본 발명의 제2 실시예에 따른 다층 인쇄 회로 기판의 각 구성요소의 기능을 살펴보면 다음과 같다.
회로 기판 본체(10), 전원 전압층(20), 제1 절연판(30), 다층 기판(40)내 접지 전압판(42), 제2 절연판(44), 복수개의 신호선들(46), 열 인터페이스 물질(100), 히트 싱크(200)의 기능은 도 3의 본 발명의 제1 실시예에 따른 다층 인쇄 회로 기판과 대동소이하므로 여기에서는 설명을 생략한다.
다만, 복수개의 능동 소자들(300)은 중앙 처리 장치나 각종 집적 회로와 같이 제2 절연판(44)의 상부에 장착되어 복수개의 신호선들(46)을 통하여 데이터를 교환하면서 반도체 칩 자체의 고유 기능을 수행한다.
히트 싱크(200)는 기판 상에 배선된 복수개의 신호선들(46) 뿐 아니라 복수개의 능동 소자들(300)에서 발생되는 열을 분산시키며 접지 전압판으로서 외부로부 터 유입되는 정전기를 방전시키고, 인접한 선로간의 전자기파 간섭 현상을 감소시킨다.
열 인터페이스 물질(100)은 제2 절연판(44)과는 다른 유전율과 열전도성을 가지고 히트 싱크(200)와 복수개의 신호선들(46) 뿐 아니라 복수개의 능동 소자들(300)의 상부 사이의 절연과 동시에 접착 역할을 수행하고 복수개의 신호선들(46)에서 발생되는 열을 히트 싱크(200)에 전달한다.
또한, 중요한 차이점으로 복수개의 신호선들(46)과 능동 소자들(300)의 높이 차이로 인해 양자(46, 300)의 경계선에서 열 인터페이스 물질(100)과 히트 싱크(200)의 접합층이 구부러짐이 필요한데 이는 복수개의 신호선들(46)이 내층화됨으로써 히트 싱크(200)와 복수개의 신호선들(46)간의 거리가 조절된다는 점이다.
이에 따라 열 인터페이스 물질(100)의 두께가 조절되어 양 전도체(200, 46)간 커패시터를 변화시킴으로써 신호선 선로의 임피던스를 조절할 수 있게 된다.
다음으로, 도 5는 본 발명의 제3 실시예에 따른 다층 인쇄 회로 기판의 구조를 도시한 도면으로서, 회로 기판 본체(10), 전원 전압층(20), 제1 절연판(30), 다층 기판(40), 복수개의 능동 소자들(300), 열 인터페이스 물질(100), 히트 싱크(200), 보호층이 부착되지 않은 제3 접지 전압판(400), 클립(600), 비아 홀(500)을 구비하고, 회로 기판 본체(10)는 내부에 제2 접지 전압판(15)을 포함하는 절연판이고, 다층 기판(40)은 제1 접지 전압판(42), 제2 절연판(44), 복수개의 신호선들(46)을 포함한다.
전원 전압층(20), 제1 절연판(30), 다층 기판(40), 복수개의 능동 소자들(300), 열 인터페이스 물질(100), 히트 싱크(200) 및 복수개의 신호선들(46)과 능동 소자들(300)의 경계선에서 열 인터페이스 물질(100)과 히트 싱크(200)의 접합층의 구부러짐 구조는 도 4의 본 발명의 제2 실시예의 구조를 도시한 도면과 동일하다.
차이점은 회로 기판 본체(10) 내부에 제2 접지 전압판(15)을 포함한다는 점, 보호층이 부착되지 않은 제3 접지 전압판(400)을 통하여 히트 싱크(200)와 회로 기판 본체(10) 내부의 제2 접지 전압판(15)에 접속된 비아 홀(500)을 연결한다는 점, 클립(600)을 가지고 히트 싱크(200)를 제3 접지 전압판(400), 제1 접지 전압판(42), 제2 절연판(44), 회로 기판 본체(10)와 함께 결합한다는 점이다.
도 5에서 이해를 쉽게 하기 위하여 복수개의 신호선들(46)의 두께와 너비를 확대하여 2개만 도시하고, 복수개의 능동 소자들(300)을 1개만 도시하였지만 실제 회로 기판 상에 각각 2개 이상의 복수개의 신호선들, 1개 이상의 복수개의 능동 소자들이 존재할 수 있음은 당연하다.
도 5를 참조하여 본 발명의 제3 실시예에 따른 다층 인쇄 회로 기판의 각 구성요소의 기능을 살펴보면 다음과 같다.
회로 기판 본체(10), 전원 전압층(20), 제1 절연판(30), 다층 기판(40) 내 제1 접지 전압판(42), 제2 절연판(44), 복수개의 신호선들(46), 열 인터페이스 물질(100), 히트 싱크(200), 복수개의 능동 소자들(300)의 기능은 도 4의 본 발명의 제2 실시예에 따른 다층 인쇄 회로 기판과 대동소이하므로 여기에서는 설명을 생략 한다.
다만, 보호층이 부착되지 않은 제3 접지 전압판(400)은 상부가 열 인터페이스 물질(100)에 부착되지 않은 상태에서 비아 홀(500)을 통하여 회로 기판 본체(10) 내부의 제2 접지 전압판(15)과 히트 싱크(200)를 전기적으로 연결한다.
비아 홀(500)은 구리나 알루미늄과 같은 도전성 물질로 내부가 충진되어 있는 매개체로서, 복수개의 외층 또는 내층의 신호선들을 상호 연결하면서 회로 기판 본체(10) 내부의 제2 접지 전압판(15)을 히트 싱크(200)와 전기적으로 연결시킨다.
본 발명의 제3 실시예가 복수개의 신호선들(46)과 능동 소자들(300)의 높이 차이로 인한 양자의 경계선에서 열 인터페이스 물질(100)과 히트 싱크(200)의 접합층이 구부러짐이 필요하고 이를 통해 복수개의 신호선들(46)이 내층화됨으로써 열 인터페이스 물질(100)의 두께가 조절되어 신호선 선로의 임피던스를 조절할 수 있게 되는 점은 본 발명의 제2 실시예와 동일하다.
하지만, 차이점은 비아 홀(500)을 통해 회로 기판 본체(10) 내부의 제2 접지 전압판(15)에 접속하고 이 비아 홀(500)은 보호층이 부착되지 않은 제3 접지 전압판(400)과 전기적으로 연결되고 궁극적으로 히트 싱크(200)와 접촉됨으로 인해 다층 인쇄 회로 기판이 스트립 라인 구조로 동작을 한다는 점이다.
즉, 상기 연결로 다층 기판(40)의 커패시턴스가 증가하여 복수개의 신호선들(46)의 임피던스가 낮아지고 외부와 전계가 차단됨으로써 신호선의 신호 충실도가 높아지는 안정적인 동작을 하게 된다.
또한, 결합 수단으로서의 클립(600)이나 핀을 가지고 히트 싱크(200)를 제3 접지 전압판(400), 다층 기판(40), 제1 절연판(30), 전원 전압층(20), 회로 기판 본체(10)와 함께 결합함으로써 히트 싱크(200)와 복수개의 신호선들(46) 및 복수개의 능동 소자들(300)의 상부를 접착하는 열 인터페이스 물질(100)의 역할을 보완할 수 있다는 점이 다르다.
따라서, 열 인터페이스 물질(100)에 접촉되는 히트 싱크(200)를 기판 표면의 열린 비아 홀(500)과 보호층이 부착되지 않은 제3 접지 전압판(400)을 통하여 회로 기판 본체(10) 내부의 제2 접지 전압판(15)에 연결함으로써 히트 싱크(200)가 스트립 라인 구조의 다층 인쇄 회로 기판에 부착되는 접지 전압판으로 활용되어 용이하게 스트립 라인 구조로 변환하여 구현할 수 있게 된다.
이때 접지 전압판으로서의 히트 싱크(200) 위에 절연 물질을 더 추가하여 외부와 전기적으로 분리시킬 수도 있음은 당연하다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
본 발명의 다층 인쇄 회로 기판은 고속 동작을 하는 반도체 회로가 장착된 다층 인쇄 회로 기판에 부가적인 접지 전압판의 적층 없이 열 인터페이스 물질과 히트 싱크를 활용하여 용이하게 스트립 라인 구조를 구현함으로써 기판에서 전송되는 신호의 충실도를 향상시키고 신호선 선로의 임피던스를 조절하며, 외부로부터 유입되는 정전기를 방전시키고, 인접한 선로간의 전자기파 간섭 현상을 감소시킬 수 있다.

Claims (11)

  1. 복수개의 신호선들 및 상기 복수개의 신호선들의 하부에 배치되어 접지 전압을 인가하기 위한 적어도 하나의 접지 전압판을 구비한 마이크로 스트립 구조의 다층 기판;
    상기 다층 기판의 상부에 부착되어 상기 다층 기판에서 발생되는 열을 흡수하여 분산시키고 인접한 상기 복수개의 신호선들 간의 전자기파 간섭 현상을 감소시키는 열 흡수 및 방출 수단; 및
    상기 복수개의 신호선들 상부와 상기 열 흡수 및 방출 수단 사이에서 상기 다층 기판에서 발생되는 열을 상기 열 흡수 및 방출 수단으로 전달하고 상기 복수개의 신호선들의 임피던스를 조절하는 열 인터페이스 물질을 구비하는 것을 특징으로 하는 다층 인쇄 회로 기판.
  2. 제1항에 있어서,
    상기 다층 기판은
    상기 복수개의 신호선들을 접지시키는 상기 접지 전압판;
    상기 접지 전압판의 상부에 부착되어 상기 접지 전압판을 전기적으로 절연시키는 절연 수단;
    상기 절연 수단 상에 장착되는 복수개의 전자 부품 소자들을 전기적으로 배선하여 연결하는 상기 복수개의 신호선들을 구비하는 것을 특징으로 하는 다층 인 쇄 회로 기판.
  3. 제1항에 있어서,
    상기 열 인터페이스 물질은
    실리콘 고무 성분으로서 두께에 따라 상기 복수개의 신호선들과 상기 열 흡수 및 방출 수단 사이의 거리를 조절하거나 상기 실리콘 고무 성분을 달리하여 유전율을 조절하여 양자간의 커패시터를 변화시킴으로써 상기 복수개의 신호선들의 임피던스를 조절할 수 있는 것을 특징으로 하는 다층 인쇄 회로 기판.
  4. 제1항에 있어서,
    상기 다층 인쇄 회로 기판은
    상기 다층 기판 내 절연 수단의 상부에 장착되어 상기 복수개의 신호선들을 통하여 데이터를 교환하면서 자체의 기능을 수행하는 복수개의 능동 소자들을 더 구비하고,
    상기 복수개의 신호선들과 상기 복수개의 능동 소자들 간의 높이 차이로 인해 양자의 경계선에서 상기 열 인터페이스 물질과 상기 열 흡수 및 방출 수단의 접합층이 구부러짐이 필요한 것을 특징으로 하는 다층 인쇄 회로 기판.
  5. 제4항에 있어서,
    상기 구부러짐은
    상기 복수개의 신호선들이 내층화되어 상기 열 흡수 및 방출 수단과 상기 복수개의 신호선들 간의 거리가 조절되고 상기 열 인터페이스 물질의 두께가 조절되어 양자간의 커패시터가 변화됨으로써 상기 복수개의 신호선들의 임피던스를 조절하는 것을 특징으로 하는 다층 인쇄 회로 기판.
  6. 제4항에 있어서,
    상기 다층 인쇄 회로 기판은
    상기 회로 기판 본체 내부에 부착된 제1 접지 전압판을 상기 열 흡수 및 방출 수단과 전기적으로 층간 연결시키는 비아 홀;
    상부가 보호층이나 상기 열 인터페이스 물질이 부착되지 않은 상태에서 상기 절연 수단의 상부에 접촉되어 상기 비아 홀과 상기 열 흡수 및 방출 수단을 전기적으로 연결하는 제3 접지 전압판;
    상기 열 흡수 및 방출 수단을 상기 제3 접지 전압판, 상기 다층 기판, 상기 회로 기판 본체와 함께 결합하는 결합 수단을 더 구비하는 것을 특징으로 하는 다층 인쇄 회로 기판.
  7. 제6항에 있어서,
    상기 열 흡수 및 방출 수단은
    상기 복수개의 신호선들과 상기 복수개의 능동 소자들에서 발생되는 열을 전달받아 분산시키는 것을 특징으로 하는 다층 인쇄 회로 기판.
  8. 제7항에 있어서,
    상기 열 인터페이스 물질은
    상기 복수개의 신호선들과 상기 복수개의 능동 소자들에서 발생되는 열을 상기 열 흡수 및 방출 수단에 전달하는 것을 특징으로 하는 다층 인쇄 회로 기판.
  9. 제6항에 있어서,
    상기 비아 홀은
    구리나 알루미늄과 같은 도전성 물질로 내부가 충진되어 있어 복수개의 외층 또는 내층의 신호선들을 층간 전기적으로 연결하는 것을 특징으로 하는 다층 인쇄 회로 기판.
  10. 제6항에 있어서,
    상기 결합 수단은
    상기 열 흡수 및 방출 수단과 상기 복수개의 신호선들 및 상기 복수개의 능동 소자들 접착시키는 상기 열 인터페이스 물질의 역할을 보완하는 클립이나 핀인 것을 특징으로 하는 것을 특징으로 하는 다층 인쇄 회로 기판.
  11. 제7항에 있어서,
    상기 열 흡수 및 방출 수단은
    상부에 소정의 절연판을 추가로 부착하여 외부와 전기적으로 분리시킬 수 있는 것을 특징으로 하는 다층 인쇄 회로 기판.
KR1020060073670A 2006-08-04 2006-08-04 다층 인쇄 회로 기판 KR100735759B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060073670A KR100735759B1 (ko) 2006-08-04 2006-08-04 다층 인쇄 회로 기판
US11/783,508 US7872876B2 (en) 2006-08-04 2007-04-10 Multi-layered printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060073670A KR100735759B1 (ko) 2006-08-04 2006-08-04 다층 인쇄 회로 기판

Publications (1)

Publication Number Publication Date
KR100735759B1 true KR100735759B1 (ko) 2007-07-06

Family

ID=38503265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073670A KR100735759B1 (ko) 2006-08-04 2006-08-04 다층 인쇄 회로 기판

Country Status (2)

Country Link
US (1) US7872876B2 (ko)
KR (1) KR100735759B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150054500A (ko) * 2013-11-12 2015-05-20 삼성전자주식회사 반도체 장치
US11575211B2 (en) 2020-09-24 2023-02-07 Rockwell Collins, Inc. System and method for shielding attenuation of electromagnetic interference emissions

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100091462A1 (en) * 2007-02-15 2010-04-15 Nec Corporation Electronic device-mounted apparatus and noise suppression method for same
WO2010017371A1 (en) * 2008-08-06 2010-02-11 Milwaukee Electric Tool Corporation Precision torque tool
KR100999529B1 (ko) * 2008-09-04 2010-12-08 삼성전기주식회사 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
TWI377465B (en) * 2010-03-11 2012-11-21 Delta Electronics Inc Heat dissipating module and electronic device using such heat dissipating module
KR101109190B1 (ko) * 2010-06-04 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8405998B2 (en) * 2010-10-28 2013-03-26 International Business Machines Corporation Heat sink integrated power delivery and distribution for integrated circuits
US8253234B2 (en) 2010-10-28 2012-08-28 International Business Machines Corporation Optimized semiconductor packaging in a three-dimensional stack
US8427833B2 (en) 2010-10-28 2013-04-23 International Business Machines Corporation Thermal power plane for integrated circuits
US8587950B2 (en) 2011-05-31 2013-11-19 Server Technology, Inc. Method and apparatus for multiple input power distribution to adjacent outputs
KR20130014122A (ko) * 2011-07-29 2013-02-07 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조방법
US9535470B2 (en) * 2014-07-02 2017-01-03 Asia Vital Components Co., Ltd. Electronic substrate with heat dissipation structure
US10493996B2 (en) 2014-09-22 2019-12-03 Future Technology Partners, Llc Method and system for impaired driving detection, monitoring and accident prevention with driving habits
JP6501638B2 (ja) * 2015-06-11 2019-04-17 オムロンオートモーティブエレクトロニクス株式会社 電子装置
KR102345612B1 (ko) * 2015-07-08 2022-01-03 삼성디스플레이 주식회사 표시장치
US9883582B2 (en) * 2015-11-20 2018-01-30 Hamilton Sundstrand Corporation Circuit boards and circuit board assemblies
US20170325327A1 (en) * 2016-04-07 2017-11-09 Massachusetts Institute Of Technology Printed circuit board for high power components
WO2017218990A1 (en) 2016-06-17 2017-12-21 Predictive Safety Srp, Inc. Area access control system and method
KR101841836B1 (ko) * 2016-07-05 2018-03-26 김구용 다면 방열구조를 갖는 pcb 모듈, 및 이 모듈에 사용되는 방열 플레이트, 다층 pcb 어셈블리, 및 모듈 케이스
US10103534B2 (en) * 2016-10-27 2018-10-16 General Electric Company Low inductance busbar systems and methods
US10667398B1 (en) * 2018-09-26 2020-05-26 United States Of America As Represented By The Administrator Of Nasa Dual dynamic random (DDR) access memory interface design for aerospace printed circuit boards

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283914A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp ストリップ線路
KR20000006166A (ko) * 1998-06-16 2000-01-25 가타오카 마사타카 전자회로유닛
KR20000024837A (ko) * 1998-10-02 2000-05-06 윤덕용 유리기판을 이용한 극초단파 대역의 멀티칩 패키지
JP2003115704A (ja) 2001-10-04 2003-04-18 Mitsubishi Electric Corp 高周波回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882454A (en) * 1988-02-12 1989-11-21 Texas Instruments Incorporated Thermal interface for a printed wiring board
FR2735648B1 (fr) * 1995-06-13 1997-07-11 Bull Sa Procede de refroidissement d'un circuit integre monte dans un boitier
JPH11214580A (ja) 1998-01-21 1999-08-06 Kyocera Corp 高周波素子収納用パッケージ
JP3527164B2 (ja) 2000-03-01 2004-05-17 三菱電機株式会社 高周波回路基板
KR100354409B1 (ko) 2000-11-07 2002-09-30 신화인터텍 주식회사 광자 띠 간격 구조를 이용한 마이크로웨이브 소자
US20050072334A1 (en) * 2003-10-07 2005-04-07 Saint-Gobain Performance Plastics, Inc. Thermal interface material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283914A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp ストリップ線路
KR20000006166A (ko) * 1998-06-16 2000-01-25 가타오카 마사타카 전자회로유닛
KR20000024837A (ko) * 1998-10-02 2000-05-06 윤덕용 유리기판을 이용한 극초단파 대역의 멀티칩 패키지
JP2003115704A (ja) 2001-10-04 2003-04-18 Mitsubishi Electric Corp 高周波回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150054500A (ko) * 2013-11-12 2015-05-20 삼성전자주식회사 반도체 장치
KR102172314B1 (ko) * 2013-11-12 2020-10-30 삼성전자주식회사 반도체 장치
US11575211B2 (en) 2020-09-24 2023-02-07 Rockwell Collins, Inc. System and method for shielding attenuation of electromagnetic interference emissions

Also Published As

Publication number Publication date
US20080030961A1 (en) 2008-02-07
US7872876B2 (en) 2011-01-18

Similar Documents

Publication Publication Date Title
KR100735759B1 (ko) 다층 인쇄 회로 기판
US7428136B2 (en) Integral charge storage basement and wideband embedded decoupling structure for integrated circuit
JP5945243B2 (ja) プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード
US6967398B2 (en) Module power distribution network
US8971045B1 (en) Module having at least one thermally conductive layer between printed circuit boards
TWI397089B (zh) 電容器、包含該電容器之電路板及積體電路承載基板
JP5265948B2 (ja) プリント回路基板、及び、最終製品のメインボード
CN107408402B (zh) 半导体存储装置
US5982630A (en) Printed circuit board that provides improved thermal dissipation
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US20030068920A1 (en) High density, high frequency memory chip modules having thermal management structures
WO2005098941A2 (en) Integrated circuit stacking system and method
WO2006121489A2 (en) Compact module system and method
US20190198423A1 (en) Device module embedded with switch chip and manufacturing method thereof
KR101136423B1 (ko) 용량성 결합이 감소된 회로기판 어셈블리
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
EP1085594B1 (en) High frequency circuit apparatus
US9313877B2 (en) Electronic device and noise suppression method
KR20100051270A (ko) 표면 장착가능한 집적회로 패키징 수단
US9773725B2 (en) Coreless multi-layer circuit substrate with minimized pad capacitance
KR20050002659A (ko) 혼성집적회로
US7304369B2 (en) Integral charge storage basement and wideband embedded decoupling structure for integrated circuit
WO2021114281A1 (zh) 一种电子元件、带电子元件的电路板和电子设备
JP4714814B2 (ja) 電子デバイスパッケージ組立体
KR100814375B1 (ko) 신호 종단 장치 및 다층 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 13