KR20000024837A - 유리기판을 이용한 극초단파 대역의 멀티칩 패키지 - Google Patents

유리기판을 이용한 극초단파 대역의 멀티칩 패키지 Download PDF

Info

Publication number
KR20000024837A
KR20000024837A KR1019980041587A KR19980041587A KR20000024837A KR 20000024837 A KR20000024837 A KR 20000024837A KR 1019980041587 A KR1019980041587 A KR 1019980041587A KR 19980041587 A KR19980041587 A KR 19980041587A KR 20000024837 A KR20000024837 A KR 20000024837A
Authority
KR
South Korea
Prior art keywords
chip
glass substrate
package
flip
microwave
Prior art date
Application number
KR1019980041587A
Other languages
English (en)
Other versions
KR100339016B1 (ko
Inventor
권영세
남충모
Original Assignee
윤덕용
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤덕용, 한국과학기술원 filed Critical 윤덕용
Priority to KR1019980041587A priority Critical patent/KR100339016B1/ko
Publication of KR20000024837A publication Critical patent/KR20000024837A/ko
Application granted granted Critical
Publication of KR100339016B1 publication Critical patent/KR100339016B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 밀리파 통신에서 사용하기 위한 회로기판에 관한 것으로 특히, 유리기판(51)위에 한 개 이상의 플립칩(54)을 솔더 범퍼(solder bumper)(56)를 통해 멀티칩 패키지하되, 솔더 범퍼(solder bumper)(56)와 유리기판 사이에 데이터의 입출력신호선 및 전력선과 접지선을 외부로 연결하기 위한 금속선(52) 및 플립 칩(54)의 상호간의 연결을 위한 연결선(53)을 형성시키며, 플립칩(54)에서 발생되는 열을 외부로 잘 전달해 주기 위해 방열판(58)을 상기 플립칩(54)위에 장착함으로써 칩에서 발생하는 열을 직접적으로 제거할 수 있도록 구성되어지는 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지를 제공하여 방열판을 이용한 구조를 사용함으로써, 주파수가 증가할수록 신호의 손실도 비례하여 증가하기 때문에 상술한 밀리미터파 대역에 해당하는 초고주파 통신 시스템의 설계시 회로기판의 유전손실을 낮추어야 하는 필요성을 현존하는 물질중 유전손실이 가장 낮은 유리를 사용할 수 있다는 효과가 있다.
더욱이, 유리의 투명성에 의해 플립칩 공정시 칩과 기판의 솔더범퍼 연결과정이 쉽게된다는 부가적인 효과를 얻는다.

Description

유리기판을 이용한 극초단파 대역의 멀티칩 패키지(multi-chip package of millimeter wave band using quartz base)
본 발명은 밀리파 통신에서 사용하기 위한 회로기판에 관한 것으로 특히, 유전손실이 낮은 장점을 갖는 유리(quartz)기판을 이용한 극초단파 대역의 멀티칩 패키지에 관한 것이다.
더욱이, 열전도성이 낮은 유리의 특성에 의해 멀티칩 패키지 형성이 어려웠다는 종래 기술의 단점을 보완하기 위하여 유리기판을 이용한 멀티칩 패키지 형성시 플립칩 방식에 의한 멀티칩 패키지와 멀티칩 상부에 방열판을 배치함으로써 칩에서 발생되는 열을 직접 외부로 방출할 수 있도록 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지에 관한 것이다.
일반적으로, 반도체 기술의 발전에 힘입어 근래 통신분야는 눈부신 발전을 거듭하고 있는데, 이러한 추세에도 불구하고 사용자들은 보다 빠르고 보다 많으며 보다 다양한 형식의 정보를 얻을 수 있기를 희망하고 있다.
따라서, 동일 채널에 음성, 영상, 문자 등등의 다양한 멀티정보를 전송할 수 있으면서도 보다 빠른 전송속도를 제공하기 위해 초고주파 대역을 사용한 통신방식이 제안되고 있다.
특히나, 초고주파 대역중 극초단파에 해당하는 밀리미터파 대역 즉, 파장이 1∼10㎜ 의 범위를 갖는 30∼300㎓ 대역의 초고주파의 경우 주파수 밴드를 넓게 잡을 수 있기 때문에 근래 각광받고 있는 주파수 대역이며, 이러한 밀리미터파 대역을 이용한 통신을 통상 밀리파 통신이라 칭한다.
상술한 밀리파 통신에서는 밀리미터파 대역의 신호가 공기나 비 또는 수증기등에 의한 쉽게 흡수 또는 산란되기 때문에 통상적으로 전송 손실이 적은 원형 도파관을 사용하여 데이터 통신을 수행하게 된다.
그러나, 주파수가 증가할수록 신호의 손실도 비례하여 증가하기 때문에 상술한 밀리미터파 대역에 해당하는 초고주파 통신 시스템에서는 전송경로 즉, 도파관의 전송 손실을 줄이기 위해 노력함과 아울러 통신용 회로기판의 유전손실을 낮추기 위해 부단한 연구가 진행중이다.
상술한 연구중 통신용 회로기판의 유전손실을 낮추기 위해 제안되고 있는 기술들을 첨부한 도면을 참조하여 살펴보면 다음과 같다.
도 1은 세라믹 기판과 폴리이미드(polyimide)층을 이용한 와이어 본딩 방식의 멀티칩 패키지의 단면를 표시한 것으로, 이는 일본의 NTT사(社)에서 제안한 것으로 사용된 주파수 대역은 9.69∼19.52㎓ 이다.
이는 다수의 세라믹 층을 적층하고 100㎛ 이상의 폴리이미드 두께를 얻기 위해 다수의 폴리이미드 층을 적층하였다. 그리고 폴리이미드층 위의 신호선(17) 및 칩 위에 만들어진 입출력 패트(15) 사이에 본딩 와이어(14)가 존재하는데 본딩와이어에 의한 신호 손실을 줄이고자 폴리이미드 층에 구멍을 내고 칩을 패키지시켰다.
또한, 신호선(17)에서 발생하는 초고주파 신호는 폴리이미드 층에서 형성했고 칩에 공급할 전력선 및 접지선은 세라믹 기판과 폴리이미드층을 관통하는 금속선(16)으로 형성된 것을 특징으로 하고 있다.
그러나, 상술한 도 1의 구조에 따른 세라믹 기판과 폴리이미드(polyimide)층을 이용한 와이어 본딩 방식의 멀티칩 패키지는 열전도도가 좋지 않은 세라믹 기판 및 폴리이미드 층을 사용 함으로써 고전력 패키지 분야에 사용하기 힘든 구조이다.
상술한 도 1에 도시되어 있는 구조와 다른 종래의 멀티칩 패키지의 다른 실시예로서 첨부한 도 2에 도시되어 있는 구조는 일본의 마쯔시다 사(社)에서 제안한 것으로 세라믹 기판을 이용한 플립칩 방식의 멀티칩 패키지인데, 일명 HIC(Hybrid Integrated Circuit)라고도 칭한다. 상기 HIC의 경우 사용 주파수 대역은 약 880㎒이며, 세라믹 기판(21)위에 평면 인덕터(23)을 만들어서 사용한 것을 특징으로 한다.
그러나, 상기 HIC의 구조 역시 열전도도가 낮은 세라믹 기판을 사용함으로써 고전력 패키지 분야에 사용하기 힘든 구조이다.
또한, 상술한 도 1과 도 2에 도시되어 있는 구조와 다른 종래의 멀티칩 패키지의 다른 실시예로서 첨부한 도 3에 도시되어 있는 구조는 알루미늄나이트나이드(AIN) 기판과 폴리이미드 층을 이용하여 멀티칩 패키지를 구성한 것으로, 이는 미국의 GE 사(社)에서 제안했으며, 일명 MHDI(Microwave High Density Interconnect)라고도 칭한다.
상기 MHDI의 경우 사용 주파수 대역은 약 5∼6㎓로 알루미늄나이트나이드(AIN) 기판(31)에 구멍(310)을 내고 칩을 패키지 한 것으로, 칩과 칩사이의 신호 연결 및 칩의 접지와 전력 공급 및 신호전달을 위한 금속선(36)을 폴리이미드 층(32)을 이용하여 형성하고 상기 알루미늄나이트나이드(AIN) 기판(31)의 상하부에 형성한 접지면(37)은 기판을 관통한 접지선(33)으로 상호연결되어 있는 것을 특징으로 한다.
그러나, 상기 도 3에 도시되어 있는 구조는 열전도도가 큰 알루미늄나이트나이드(AIN)를 사용하기 때문에 고전력 패키지 분야에 사용하기 적합하지만, 기판으로 사용되는 알루미늄나이트나이드(AIN) 특성에 따라 일정 주파수 이상의 고주파에서는 기판의 유전손실에 의한 신호의 손실이 커지게됨에 따라 약 20㎓ 이상의 주파수 대역에서는 사용할 수 없다는 단점이 있다.
마지막으로 첨부한 도 4에는 상술한 종래기술과 다른 실시예를 도시하고 있는데, 상기 도 4에 도시되어 있는 멀티칩 패키지의 구조는 실리콘 기판(41)과 기상 성장(Chemical Vapor Deposition; CVD) 증착에 의한 후막 SiO2층(42)를 이용한 구조로서, 일본의 마쯔시다 사(社)에서 제안한 것으로, 일명 MFIC(Microwave Flipchip Integrated Circuit)라고도 칭한다.
상기 도 4에 도시되어 있는 MFIC 구조는 저저항 실리콘 기판(41) 윗 면에 접지면(43)을 형성한 다음 약 9㎛ 정도의 후막 SiO2층(42)를 형성하고 칩의 입출력 신호 및 전력선을 외부로 연결하기 위한 금속선(44) 및 플립칩(48)의 접지를 공급하기 위해 만들어진 접지선(45)를 모두 후막 SiO2층(42)에 만든 것을 특징으로 한다.
이 구조는 상기 도 1에서 도 3까지 설명한 초고주파 패키지 구조에 비해 단순한 패키지 구조와 세라믹 기판에 비해 비교적 열전도도 특성이 좋고 가격이 저렴한 실리콘 기판을 사용한 장점을 갖는다.
그러나, 약 9㎛ 정도의 후막 SiO2층(42)를 형성하기 까지 오랜 시간의 공정이 필요하며, 그에 따라 공정 가격이 높아진다는 단점이 문제점으로 제시되었다.
상술한 바와 같은 문제점을 해소하기위한 본 발명의 목적은 유전손실이 낮은 장점을 갖는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지를 형성하되, 열전도성이 낮은 유리의 특성에 의해 멀티칩 패키지 형성이 어려웠다는 종래 기술의 단점을 보완하기 위하여 유리기판을 이용한 멀티칩 패키지 형성시 플립칩 방식에 의한 멀티칩 패키지와 멀티칩 상부에 방열판을 배치함으로써 칩에서 발생되는 열을 직접 외부로 방출할 수 있도록 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지를 제공하는 데 있다.
도 1은 세라믹 기판과 폴리이미드(polyimide)층을 이용한 와이어 본딩 방식의 멀티칩 패키지의 단면 구성도
도 2는 세라믹 기판을 이용한 플립칩 방식의 멀티칩 패키지의 단면 구성도
도 3은 알루미늄나이트나이드(AIN) 기판과 폴리이미드 층을 이용하여 멀티칩 패키지를 구성한 예시도
도 4는 실리콘 기판과 기상 성장(Chemical Vapor Deposition) 증착에 의한 후막 SiO2층을 이용하여 멀티칩 패키지를 구성한 예시도
도 5는 본 발명에 따른 유리기판을 이용한 극초단파 대역의 멀티칩 패키지의 구성 예시도
<도면의 주요 부분에 대한 부호의 설명>
51 : 유리기판 52 : 금속선
53 : 연결선 54 : 플립 칩
55 : 입출력 패트 56 : 솔더 범퍼
57 : 후막 접착제 58 : 방열판
상기 목적을 달성하기 위한 본 발명의 특징은, 멀티칩 패키지에 있어서, 유리기판위에 한 개 이상의 플립칩을 솔더 범퍼를 통해 멀티칩 패키지하되, 상기 솔더 범퍼와 유리기판 사이에 데이터의 입출력신호선 및 전력선과 접지선을 외부로 연결하기 위한 금속선 및 플립 칩의 상호간의 연결을 위한 연결선을 형성시키며, 상기 플립칩에서 발생되는 열을 외부로 잘 전달해 주기 위해 방열판을 상기 플립칩위에 장착함으로써 칩에서 발생하는 열을 직접적으로 제거할 수 있도록 구성되어지는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 특징으로 상기 플립칩은 실리콘을 이용한 반도체 집적회로이거나 화합물을 이용한 반도체 집적회로를 사용하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 다른 부가적인 특징으로 상기 유리기판위에 평면 인덕터와 칩 인덕터를 동시에 구비하거나 박막 캐패시터와 칩 캐패시터를 동시에 구비하거나 박막 저항과 칩 저항을 동시에 구비할 수 있는 데 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 부가적인 특징으로 상기 유리기판위에 칩다이오드 및 유전체 공진기 소자 및 여파기등의 소자를 동시에 구비할 수 있는 데 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 부가적인 특징으로 상기 유리기판위에 평면 도파관(coplanar waveguide)과 마이크로스트립 라인(microstrip line)를 동시에 구비할 수 있는 데 있다.
우선, 본 발명에서 사용하고자 하는 기술적 사상을 간략히 살펴보면, 현재까지 알려져 있는 물질로 가장 낮은 유전 손실을 갖는 물질이 유리(quartz)이다. 따라서, 유리를 기판으로 사용하는 경우 낮은 비유전율등으로 인해 유전체에 의한 신호 손실을 가장 작게 할 수 있어 100㎓ 정도의 주파수 대역까지 사용 가능하다는데 착안한 것이다.
그러나, 상술한 바와 같이 유리(quartz)를 기판으로 사용하기 위해서는 한가지 제약이 따르는데, 그 제약 조건이란 다름 아닌 열전도성이다.
즉, 밀리미터파를 사용하는 칩에서는 매우 많은 열이 발생되기 때문에 회로의 정상적인 동작을 위해서는 기판의 열전도성이 높아야 하는데, 유리의 열전도성은 매우 낮기 때문에 패키지 칩에서 발생되는 열을 외부로 잘 전달해 주기 위한 특별한 구조가 필요하다.이를 위해 플립칩 방식에 의한 멀티칩 패키지와 멀티칩 상부에 방열판(Heat-sink)을 배치함으로써 칩에서 발생되는 열을 직접 외부로 방출할 수 있으므로 열전도도가 낮은 기판의 단점을 극복하도록 한다는 것이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 살펴보기로 한다.
도 5는 본 발명에 따른 유리기판을 이용한 극초단파 대역의 멀티칩 패키지의 구성 예시도로서, 그 구성을 살펴보면, 한 개 이상의 플립칩(54)을 솔더 범퍼(solder bumper)(56)를 통해 멀티칩 패키지하고, 입출력신호선 및 전력선과 접지선을 외부로 연결하기 위한 금속선(52) 및 플립 칩(54)의 상호간의 연결을 위한 연결선(53)을 모두 유리기판(51)위에 형성시킨 구조이다.
또한, 상기 플립칩(54)에서 발생되는 열을 외부로 잘 전달해 주기 위해 방열판(58)을 접착제(57)로 상기 플립칩(54)위에 장착함으로써 칩에서 발생하는 열을 직접적으로 제거할 수 있도록 구성되어 진다.
또한, 상기와 같은 구조에 적용되는 플립칩은 실리콘을 이용한 반도체 집적회로이거나 화합물을 이용한 반도체 집적회로를 사용하고, 또한 상기 유리기판(51)위에는 상기 플립칩이외에 평면 인덕터와 칩 인덕터를 동시에 구비하거나 박막 캐패시터와 칩 캐패시터를 동시에 구비할 수 있다.
또한, 상기 유리기판(51)위에는 상기의 구성들 이외에 박막 저항과 칩 저항을 동시에 구비할수도 있으며, 칩다이오드 및 유전체 공진기 소자 및 여파기등의 소자를 동시에 구비하거나 평면 도파관(coplanar waveguide)과 마이크로스트립 라인(microstrip line)를 동시에 구비할 수 있다.
상기와 같이 구성되는 본 발명에 따른 유리기판을 이용한 극초단파 대역의 멀티칩 패키지에서의 작용을 살펴보면, 유리기판위에 형성된 각각의 소자들은 사용되는 신호의 주파수가 매우 높기 때문에 그로 인해 많은 열을 발산시키게 된다.
이때, 발생되는 열은 방열판(58)을 통해 외부로 직접 방출되기 때문에 신속하게 각 소자에서 발생되는 열을 식혀줄 수 있다.
상기와 같이 구성되어 동작하는 본 발명에 따른 유리기판을 이용한 극초단파 대역의 멀티칩 패키지를 제공하여 방열판을 이용한 구조를 사용함으로써, 주파수가 증가할수록 신호의 손실도 비례하여 증가하기 때문에 상술한 밀리미터파 대역에 해당하는 초고주파 통신 시스템의 설계시 회로기판의 유전손실을 낮추어야 하는 필요성을 현존하는 물질중 유전손실이 가장 낮은 유리를 사용할 수 있다는 효과가 있다.
더욱이, 유리의 투명성에 의해 플립칩 공정시 칩과 기판의 솔더범퍼 연결과정이 쉽게된다는 부가적인 효과를 얻는다.

Claims (9)

  1. 멀티칩 패키지에 있어서,
    유리기판(51)위에 한 개 이상의 플립칩(54)을 솔더 범퍼(solder bumper)(56)를 통해 멀티칩 패키지하되,
    상기 솔더 범퍼(solder bumper)(56)와 유리기판 사이에 데이터의 입출력신호선 및 전력선과 접지선을 외부로 연결하기 위한 금속선(52) 및 플립 칩(54)의 상호간의 연결을 위한 연결선(53)을 형성시키며,
    상기 플립칩(54)에서 발생되는 열을 외부로 잘 전달해 주기 위해 방열판(58)을 상기 플립칩(54)위에 장착함으로써 칩에서 발생하는 열을 직접적으로 제거할 수 있도록 구성되어지는 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지.
  2. 제 1 항에 있어서,
    상기 플립칩(54)은 실리콘을 이용한 반도체 집적회로인 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지.
  3. 제 1 항에 있어서,
    상기 플립칩(54)은 화합물을 이용한 반도체 집적회로인 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지.
  4. 제 1 항에 있어서,
    상기 유리기판(51)위에 평면 인덕터와 칩 인덕터를 동시에 구비할 수 있는 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지.
  5. 제 1 항에 있어서,
    상기 유리기판(51)위에 박막 캐패시터와 칩 캐패시터를 동시에 구비할 수 있는 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지.
  6. 제 1 항에 있어서,
    상기 유리기판(51)위에 박막 저항과 칩 저항을 동시에 구비할 수 있는 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지.
  7. 제 1 항에 있어서,
    상기 유리기판(51)위에 칩다이오드 및 유전체 공진기 소자 및 여파기등의 소자를 동시에 구비할 수 있는 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지.
  8. 제 1 항에 있어서,
    상기 유리기판(51)위에 평면 도파관(coplanar waveguide)과 마이크로스트립 라인(microstrip line)를 동시에 구비할 수 있는 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지.
  9. 유리기판위에 한 개 이상의 플립칩을 솔더 범퍼를 통해 멀티칩 패키지하되, 상기 솔더 범퍼와 유리기판 사이에 데이터의 입출력신호선 및 전력선과 접지선을 외부로 연결하기 위한 금속선 및 플립 칩의 상호간의 연결을 위한 연결선을 형성시키며, 상기 플립칩에서 발생되는 열을 외부로 잘 전달해 주기 위해 방열판을 상기 플립칩위에 장착함으로써 칩에서 발생하는 열을 직접적으로 제거할 수 있도록 구성되고;
    상기 플립칩이 실리콘을 이용한 반도체 집적회로이거나 화합물을 이용한 반도체 집적회로를 사용하고, 상기 유리기판위에 평면 인덕터와 칩 인덕터를 동시에 구비하거나 박막 캐패시터와 칩 캐패시터를 동시에 구비하거나 박막 저항과 칩 저항을 동시에 구비하며, 칩다이오드 및 유전체 공진기 소자 및 여파기등의 소자를 동시에 구비하거나 평면 도파관(coplanar waveguide)과 마이크로스트립 라인(microstrip line)를 동시에 구비하는 것을 특징으로 하는 유리기판을 이용한 극초단파 대역의 멀티칩 패키지.
KR1019980041587A 1998-10-02 1998-10-02 유리기판을이용한극초단파대역의멀티칩패키지 KR100339016B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980041587A KR100339016B1 (ko) 1998-10-02 1998-10-02 유리기판을이용한극초단파대역의멀티칩패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980041587A KR100339016B1 (ko) 1998-10-02 1998-10-02 유리기판을이용한극초단파대역의멀티칩패키지

Publications (2)

Publication Number Publication Date
KR20000024837A true KR20000024837A (ko) 2000-05-06
KR100339016B1 KR100339016B1 (ko) 2002-10-25

Family

ID=19553074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980041587A KR100339016B1 (ko) 1998-10-02 1998-10-02 유리기판을이용한극초단파대역의멀티칩패키지

Country Status (1)

Country Link
KR (1) KR100339016B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415821B1 (ko) * 2001-06-29 2004-01-24 삼성전자주식회사 히트 싱크를 구비한 전력반도체 모듈
KR100735759B1 (ko) * 2006-08-04 2007-07-06 삼성전자주식회사 다층 인쇄 회로 기판
US9601423B1 (en) 2015-12-18 2017-03-21 International Business Machines Corporation Under die surface mounted electrical elements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745965A (en) * 1980-09-02 1982-03-16 Nec Corp Semiconductor element connecting substrate
JPH0230579B2 (ja) * 1981-09-24 1990-07-06 Seiko Epson Corp Handotaishusekikairosochi

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415821B1 (ko) * 2001-06-29 2004-01-24 삼성전자주식회사 히트 싱크를 구비한 전력반도체 모듈
KR100735759B1 (ko) * 2006-08-04 2007-07-06 삼성전자주식회사 다층 인쇄 회로 기판
US7872876B2 (en) 2006-08-04 2011-01-18 Samsung Electronics Co., Ltd. Multi-layered printed circuit board
US9601423B1 (en) 2015-12-18 2017-03-21 International Business Machines Corporation Under die surface mounted electrical elements

Also Published As

Publication number Publication date
KR100339016B1 (ko) 2002-10-25

Similar Documents

Publication Publication Date Title
US6582979B2 (en) Structure and method for fabrication of a leadless chip carrier with embedded antenna
US7719105B2 (en) High speed electrical interconnects and method of manufacturing thereof
US5138436A (en) Interconnect package having means for waveguide transmission of rf signals
US6218731B1 (en) Tiny ball grid array package
TW565917B (en) Structure and method for fabrication of a leadless multi-die carrier
KR100412056B1 (ko) 마이크로웨이브하이브리드집적회로
TW201946245A (zh) 半導體封裝體及包含半導體封裝體之裝置
US6960824B1 (en) Structure and method for fabrication of a leadless chip carrier
JP2009176839A (ja) 半導体素子の放熱構造
KR100339016B1 (ko) 유리기판을이용한극초단파대역의멀티칩패키지
JP4010881B2 (ja) 半導体モジュール構造
GB2189084A (en) Integrated circuit packaging
JPS6250981B2 (ko)
JPH11330708A (ja) 多層配線基板
JP6952913B2 (ja) 半導体装置及びアンテナ装置
US6433423B2 (en) Method and an arrangement relating to chip carriers
JP2856192B2 (ja) 半導体装置
JP3438715B2 (ja) マイクロ波回路基板
JPH11354667A (ja) 電子部品およびその実装方法
WO1999054935A1 (fr) Dispositif portable de telecommunications
JPH0513610A (ja) 半導体集積回路チツプ実装用基板
RU2088057C1 (ru) Многослойная гибридная интегральная схема свч и квч диапазонов
KR100583239B1 (ko) 통신 송수신 모듈
JP2000323627A (ja) フィルムキャリア型半導体装置
WO2023053228A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010413

Effective date: 20020330

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081209

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee