JP5265948B2 - プリント回路基板、及び、最終製品のメインボード - Google Patents
プリント回路基板、及び、最終製品のメインボード Download PDFInfo
- Publication number
- JP5265948B2 JP5265948B2 JP2008075278A JP2008075278A JP5265948B2 JP 5265948 B2 JP5265948 B2 JP 5265948B2 JP 2008075278 A JP2008075278 A JP 2008075278A JP 2008075278 A JP2008075278 A JP 2008075278A JP 5265948 B2 JP5265948 B2 JP 5265948B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- final product
- layers
- wiring
- main board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000012467 final product Substances 0.000 title claims description 43
- 239000010410 layer Substances 0.000 claims abstract description 588
- 239000002344 surface layer Substances 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims description 177
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 79
- 229910052802 copper Inorganic materials 0.000 claims description 74
- 239000010949 copper Substances 0.000 claims description 74
- 230000005236 sound signal Effects 0.000 claims description 15
- 239000011889 copper foil Substances 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 73
- 238000000034 method Methods 0.000 abstract description 47
- 239000000463 material Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 230000008859 change Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 11
- 238000012360 testing method Methods 0.000 description 9
- 238000005457 optimization Methods 0.000 description 8
- 238000005553 drilling Methods 0.000 description 7
- 238000010030 laminating Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
さらに、ここで提示される主要なキーパラメータは有効なパラメータであるが、技術水準の進歩と共に変化する可能性がある。従って、技術水準の進歩に応じたパラメータを最適化すること、及び、ここで提示される最適化の考え方に鑑みてパラメータの値を変更することは本特許出願の範囲内であることを意味する。
上記構造には、最初に2つの2層基板が組み立てられ、それぞれが一般的なビアを有する2層基板と同様の基板である点に特徴がある。ラミネート順に、2層基板の一方は4層基板の層1、及び、層2として定義され、もう一方は、4層基板の層3、及び、層4として定義される。次に、4層基板を形成するために、ラミネート順に2つの2層基板がラミネートされる。層1と層4とを相互接続するビアを4層基板に形成することができる。
図5に示すように、本発明の実施形態に従って設計されたレーザーブラインドビアを有する4層HDI基板は、2つの外表面層、すなわち、第1の層(層1)10、及び、第4の層(層4)40と2つの内部層、すなわち、第2の層(層2)20、及び、第3の層(層3)30とを備えており、さらにレーザーブラインドビア55、ベリードビア60、及び、貫通ビア70を備えている。図5の構造は、単に本発明の実施形態に係る構造形式の1つを例示するものである。さらに、図6から図11はレーザーブラインドビアを有する4層プリント回路基板の構造形式を概略的に示している。好適な本実施形態と関連し、以下に具体的な技術の詳細について説明する。
4層の携帯電話用の基板を例に挙げる。一般的な4層の携帯電話用の基板において、2つの外部層の一方は、キー配置側、及び/または、液晶ディスプレイ(LCD)画面配置側に構成され、もう一方は主要デバイスの配置側である。
RF信号線は内部層に配置され、内部層に隣接する2つの層は、大きな面積を有する完全接地である。RF信号線は、キーボード配置側の隣接する内部層に配置することも、デバイス配置側に隣接する内部層に配置することも可能である。また、RF信号線は、隣接する層が大きな面積を有する完全接地であるような表面層に配置することも可能である。
1)主電源供給ラインは、内部層、好ましくは、キーボード配置側に隣接する内部層の基板の縁に沿って配置される。例えば、主電源供給ラインは、キーボード配置側に隣接する内部層の基板の縁に配置することができる。2つの隣接する層は、大きな面積を有する接地銅板を伴って配置され、異なる層の接地銅板の互いに対する接続性は良好である。分離接地と他の層の接地との接続性を良好にするために、主電源供給ライン、及び、基板の縁は、太い接地線、または銅板により分離するか、分離接地の縦方向に、分離接地の距離間隔で接地ビアを追加してもよい。
重要な音声信号線は、キーボード配置側に隣接する内部層において配線されることが望ましい。配線された音声信号線は、大きな面積を有する接地銅板を伴って配置されるキーボード配置側の一部に対応し、キーボードPADから離される。音声信号線に隣接する他の内部層の部分は、可能な場合、完全接地銅板である。この部分に配線を配置しなければならない場合、配線はできるだけ少なく、垂直に配置されるべきであるが、できるだけクロック信号線であるべきではない。音声信号線が、主要デバイス配置側に隣接する内部層に配置される場合、該内部層に隣接する2つの隣接層は、可能な場合、完全銅板である必要があり、特に、主要デバイス側の高速信号、及び、電源信号用デバイスピンPADは、避けられるべきである。音声信号線は、他の層、または、同じ層の大きな面積を有する接地と十分に相互接続された接地線によって、同じ層の周囲の信号線から分離されるべきである。
データバスは、主要デバイス配置側に隣接する内部層に配線されるのが好ましい。データバスは、可能であれば、同一の層に配線され、表面層の短い線は、データバスが交差する場合における層の切り替えに必要である。一般に、既存のデータバスは、カテゴリによっても群によっても区分されないが、本発明の実施形態に係る設計方法において、データバスは、カテゴリ別に群に分けられ、群ごとに配線され、群は接地線によって互いに分離され、これによってクロストークを低減している。分離のための接地線は、大きな面積を有する接地と、他の層の接地とに十分に相互接続されている。区別可能なデータバスの群には、液晶ディスプレイ(LCD)データ線、インターフェイス線、ジョイントテストアクショングループ(JTAG)線、シリアルポート線、ユーザ識別モジュール(UIM)カード線、キーボード線、マルチメディアデータ線、及び、アドレス線等がある。
クロック信号線は、キーボード配置側に隣接する内部層に配線されるのが好ましい。配線されたクロック信号線は、大きな面積を有する接地銅板が配置されるキーボード配置側の一部に対応し、キーボードPADから離れている。また、キーボード配置側に隣接する他の内部層の一部は、可能な場合、完全接地銅板である。この部分に配線を配置しなければならない場合、配線はできるだけ少なく、垂直に配置されるべきであるが、できるだけ音声信号線であるべきではない。
マルチメディア信号線は、主要デバイス配置側に隣接する内部層に配線されるのが好ましい。マルチメディア信号線は、可能であれば、同一の層に配線され、表面層の短い線は、マルチメディア信号線が交差する場合における層の切り替えに必要である。一般に、既存のマルチメディア信号線は、カテゴリによっても群によっても区分されないが、本発明の実施形態に係る設計方法において、マルチメディア信号線は、カテゴリ別に群に分けられ、群ごとに配線され、群は接地線によって互いに分離され、これによってクロストークを低減している。分離のための接地線は、大きな面積を有する接地と、他の層の接地とに十分に相互接続されている。
6層HID基板において、内部層の1つは、主接地として機能することができ、主接地は、信号の帰路電流経路を提供するために使用され、これによって信号間のクロストークを低減している。6層HDI基板において、内部層を主接地として動作させることにより、大きな面積を有する完全な帰路電流接地を提供することができ、その結果、帰路電流経路として主接地を用いることによる信号間のクロストークは小さくなる。対照的に、4層HDI基板は、2つの内部層のみを備えており、内部層の1つを主接地として動作させることは実行可能でない。言い換えると、どの層にも完全な主接地を備えることができない。結果として、4層基板の主な問題は、主接地の銅板が不完全であり、高速信号の帰路電流経路が、不連続、及び、不完全になり、その結果、クロストークが起こりうることである。本発明の実施形態に係る設計において、全く、あるいは、できるだけ配線せずに、2つの外表面層が、配置され、貫通ビアを通じて十分に相互接続される。これにより、2つの外表面層は、2つの内部層の配線にそれぞれ主帰路電流接地を提供する主基準接地として協働し、その結果、完全な帰路電流経路を備えることができ、信号のクロストークを低減することができる。配線が完了すると、すべての空いている領域が接地され、接地銅板のパッチは十分な数の接地ビアを通じて、大きな面積を占める接地銅板と十分に相互接続される。
P:BGAパッドピンの中心間の間隔
S:銅板または配線と、パッドとの間隔
W:銅板または配線の最も狭い部分の幅
信号層の配線に関する上記の説明は、次のように要約される。
現在のPCB組み立ての際、最終的なインピーダンスの制御目標値は、一般的に、設計フェーズにおいて提案され、後に製造者によって、各組み立てレベルに応じた調整を通じて達成される。しかし、携帯電話の基板のような、ターミナル型基板においては、配線が短く、無線周波数信号線の配線におけるインピーダンス制御の一貫性(または連続性)は、最終的なインピーダンス制御目標値よりも優先される。この原理に従って、本発明の実施形態に係る設計方法において、最終的なインピーダンス制御目標値を間接的に制御するために、配線幅、層の高さ、誘電率(DK)値、及び、銅の厚さを制御する。配線幅、層の高さ、誘電率(DK)値、及び、銅の厚さが設計パラメータの範囲であれば、最終的なインピーダンス制御目標値を保障することができる。この方法は、インピーダンス制御を保障する一方、異なるPCB製造者によって製造された基板における基板全体の電気的性能の一貫性を保証することができる。これは、回路パラメータの調整に有利であり、様々な電気に関する指標のマージンを保障することを容易にし、より安定性、及び、信頼性をもって、基板を動作させることが可能になる。
本発明の実施形態に係る設計方法において、一般的な配線幅の許容範囲は+/−20%と定められ、一般的な基板材料の厚さの許容範囲は以下の表2に示される。
図2は、第1の実施形態に係る第1のマイクロストリップの略図を示し、W1は配線幅、Wは下部を切り取った後の配線幅、Tは銅の厚さ、Hはプリプレグの層の高さを示している。
図3は、本発明の第1の実施形態に係る第2のマイクロストリップの略図を示しており、W1は配線幅、Wは下部を切り取った後の配線幅、Tは銅の厚さ、Hはプリプレグ、及び、ラミネートの層の高さ、H1はラミネートの層の高さを示している。
4層基板の特別な構造(1+2+1)のため、たとえ、配線幅が最小の4milになるように組み立てられたとしても、ストリップは、およそ36オームの最も高いインピーダンスを持ち、ベリードストリップ構造を形成するために穴があけられた場合のみに、50オームのインピーダンスを達成することができる。
図2を参照すると、本発明の実施形態により設計されたメカニカルブラインドビアを有する4層PCB基板は、2つの表面層、すなわち、第1の層(層1)10、及び、第4の層(層4)40、並びに、2つの内部層、すなわち、第2の層(層2)20、及び、第3の層(層3)30を有している。4層PCB基板は、さらに、ブラインドビア50、及び、貫通ビア70を有している。図12において示された構造は、単に本発明の実施形態におけるメカニカルブラインドビアを有する4層PCB基板の構造形式を例示したものであり、メカニカルブラインドビアを有する4層PCB基板の構造形式は、図13から図15に示されている。
メカニカルビアと同一のパラメータ設定、及び、既存の6層HDIPCB基板の配線幅、及び、配線の間隔の設定を採用する。ここで提示される主要なキーパラメータは、有効なパラメータであるが、技術水準の進歩と共に継続して変化すると考えられることにも留意すべきである。このことは、以下の技術パラメータの具体的なデータにもあてはまる。従って、そのようなパラメータは、単に、参考として推奨されるものであり、技術水準の進歩に伴うパラメータの最適化、及び、状況に応じて提示される最適の考え方の観点からパラメータを変化させることは、本特許出願の範囲に入る。
ここで、メカニカルブラインドビアを有する2+2の4層基板のラミネート加工された層の設計のみを示す。メカニカルブラインドビアを有しない4層貫通ビア基板は、従来の4層基板の構造を持ち、その設計技術は十分に発展したものであり、その詳細な説明は省略する。
メカニカルビアを有する4層基板において、2つの内部層が主要な配線層として機能することが望ましい。メカニカルビアを有する4層基板の特別なラミネート加工を施した構造により、2つの主要な配線層は、両者の間隔が短く、それぞれ2つの表面層からの間隔が長くなるかもしれない。2つの内部層における配線間のクロストークを効果的に制御するために、2つのラミネート間のプリプレグを厚くする一方、可能であれば、2つのラミネートを薄くすべきである。可能であれば、2つの内部層の配線は、互いから離すべきであり、互いに交差する場合は、互いに垂直になるべきである。隣接する層において、重要な信号線は、厳密に限られた回数だけ他の線と交差してもよい。
携帯電話の基板の配線は短く、無線周波数配線のインピーダンス制御の一貫性、または、連続性は、最終的なインピーダンス制御目標値に優先する。この原理に従って、インピーダンスの連続性を間接的に制御するために、配線幅/層の間の間隔/誘電率(DK)値/銅の厚さの一貫性を制御することができる。この方法は、インピーダンス制御を保障する一方で、異なるPCB製造者によって製造された基板における基板全体の電気的性能の一貫性を保証することができる。これは回路パラメータの調節に有利であり、様々な電気に関する指標のマージンを保障することを容易にし、より安定性、及び、信頼性をもって、基板を動作させることが可能になる。
一般的な配線幅の許容範囲は+/−20%である。
図16は、メカニカルビアを有する4層HDI基板のマイクロストリップ構造の略図を示している。計算ツールは、CITS25 VERSION 2004である。
図17は、メカニカルビアを有する4層HDI基板のストリップ構造の略図を示している。計算ツールは、CITS25 VERSION 2004である。
2つのラミネートがメカニカルブラインドビアを有する4層基板に使用される。ラミネートの表面を覆った銅板により、高温、及び、高圧の場合において、プリプレグの平坦性よりも、ラミネートの平坦性が、はるかに優れている。厚いラミネートは、薄いラミネートよりも、優れた耐高温強度、及び、耐高圧強度を有する。従って、メカニカルブラインドビアを有する4層基板の平坦性は、従来のHDI構造(例:1+4+1、または、1+1+2+1+1のレーザービアを有する6層基板であって、一般的に1つのラミネート層を含んでいる6層基板)の平坦性よりも優れており、さらに、より優れた耐高温性能も有している。
図5は、本発明の実施形態に係るレーザーブラインドビアを有する4層HDIプリント回路基板の略図を示している。
図12は、本発明の実施形態に係るメカニカルブラインドビアを有する4層HDIプリント回路基板の略図を示している。
20 層2
30 層3
40 層4
50 ブラインドビア
55 ブラインドビア
60 ベリードビア
70 貫通ビア
Claims (29)
- 2つの外表面層と当該外表面層の間に位置する複数の内部層とを備えたプリント回路基板であって、
前記内部層において、信号線は領域毎に配線され、
隣り合う前記内部層の間の距離は、前記外表面層とそれに隣り合う内部層との間の距離の2倍以上であり、
上記外表面層には、大面積を有する接地銅板が形成されるように全く、または、ほとんど配線されず、
前記外表面層に形成される各前記大面積の接地銅板は、隣り合う上記内部層における配線領域にそれぞれ対向するように配置され、かつ
前記内部層に形成される配線は、隣り合う上記内部層の対応位置における配線と垂直に配置されることを特徴とする、
プリント回路基板。 - キーボード側の上記外表面層に隣り合う上記内部層には、無線周波数信号線、電源供給信号線、クロック信号線、及び、音声信号線が領域毎に配置されていることを特徴とする、
請求項1に記載のプリント回路基板。 - デバイス側の上記外表面層に隣り合う上記内部層には、無線周波数信号線、データバス、及び、マルチメディア信号線が領域毎に配置されていることを特徴とする、
請求項1に記載のプリント回路基板。 - 上記データバス、及び、上記マルチメディア信号線が、カテゴリ別に群に分かれ、群ごとに配線されていることを特徴とする、
請求項3に記載のプリント回路基板。 - 上記プリント回路基板における上記内部層の数が2であることを特徴とする、
請求項1から4のいずれか1項に記載のプリント回路基板。 - 上記プリント回路基板における上記内部層の数が2であり、
少なくとも1つのBGAパッケージデバイスが備わっており、
上記プリント回路基板のブラインドビアは、レーザーブラインドビアであり、
ベリードビア、及び、貫通ビアは、メカニカルビアであり、
BGA領域における上記レーザーブラインドビアは、上記BGAパッケージデバイスのパッドの下方に配置され、
上記BGA領域における大きな面積を有する接地銅板は、メッシュ銅板であることを特徴とする、
請求項1から3のいずれか1項に記載のプリント回路基板。 - ベースバンドのコアチップ、または、無線周波数モジュールを備えた最終製品のメインボードであって、
複数の表面層と該表面層の間の2つの内部層とを備えた4層プリント回路基板であり、
上記表面層は、それぞれ、大きな面積を有する接地銅板からなる主基準接地層である最上層、及び、最下層を構成し、上記最上層、及び、上記最下層の大きな面積を有する上記接地銅板は、貫通ビアを通じて相互接続され、上記内部層は、配線領域が機能毎に分割された主配線層であり、
上記内部層の間の間隔は、上記表面層の各々と上記表面層に隣り合う上記内部層との間隔の2倍以上であり、
前記表面層に形成される各前記大面積の接地銅板は、隣り合う上記内部層における配線領域にそれぞれ対向するように配置され、かつ
前記内部層に形成される配線は、隣り合う上記内部層の対応位置における配線と垂直に配置されることを特徴とする、
最終製品のメインボード。 - 上記内部層における、上記配線領域以外の空いている領域が、接地されていることを特徴とする、
請求項7に記載の最終製品のメインボード。 - 挿入された両面基板を含む1+2+1ラミネート構造を備えており、
上記両面基板の両面が、それぞれ、プリプレグ、及び、銅箔でラミネート加工されており、
ブラインドビアは、レーザーブラインドビアであり、
ベリードビア、及び、貫通ビアは、メカニカルビアであることを特徴とする、
請求項7または8に記載の最終製品のメインボード。 - ピンの間隔が、1mm、0.8mm、0.65mm、0.5mm、及び、0.4mmのいずれか、または、それらの組み合わせである、少なくとも1つのBGAパッケージデバイスを備えていることを特徴とする、
請求項9に記載の最終製品のメインボード。 - 上記表面層と該表面層に隣り合う上記内部層との間の厚さは、60μm以上80μm以下であることを特徴とする、
請求項9に記載の最終製品のメインボード。 - 上記内部層の間にある誘電体の厚さが、0.1mm以上であり、
全厚が、1.6mm以下であることを特徴とする、
請求項9に記載の最終製品のメインボード。 - 各機能モジュールの内部にあるデバイスが、回路信号の伝達方向に配置され、無線周波数領域、及び、デジタル領域の外側に、それぞれ、遮蔽構造が配置されていることを特徴とする、
請求項8に記載の最終製品のメインボード。 - 上記無線周波数配線のインピーダンスの連続性を間接的に制御するために、配線幅、層の間の間隔、誘電率(DK)値、及び、銅の厚さの少なくとも1つの一貫性が制御されていることを特徴とする、
請求項8に記載の最終製品のメインボード。 - 上記最終製品のメインボードの上記表面層は、遮蔽構造の内部に配置された配線が配置されていることを特徴とする、
請求項8に記載の最終製品のメインボード。 - 主電源供給ラインが、上記内部層に配置され、基板の縁に沿って配線され、接地線によって上記基板の縁から分離されていることを特徴とする、
請求項8に記載の最終製品のメインボード。 - 上記最上層が上記最終製品のキーボード側に配置され、上記最下層が上記最終製品の主要デバイス側に配置されていることを特徴とする、
請求項8に記載の最終製品のメインボード。 - 無線周波数信号線、電源供給信号線、クロック信号線、及び、音声信号線が、キーボード側の上記外表面層に隣り合う上記内部層に配置されていることを特徴とする、
請求項7に記載の最終製品のメインボード。 - 無線周波数信号線、データバス、及び、マルチメディア信号線が、デバイス側の上記外表面層に隣り合う上記内部層に配置されていることを特徴とする、
請求項7に記載の最終製品のメインボード。 - 上記データバス、及び、上記マルチメディア信号線が、カテゴリ別に群に分かれ、群ごとに配線されていることを特徴とする、
請求項19に記載の最終製品のメインボード。 - 音声線が、上記最上層に隣り合う上記内部層に配置され、上記キーボード側に対応し、キーボードのパッドから離れていることを特徴とする、
請求項17に記載の最終製品のメインボード。 - 音声線が、上記最下層に隣り合う上記内部層に配置され、
上記主要デバイス側において、高速信号、及び、電源供給信号のデバイスピンのパッドから離れていることを特徴とする、
請求項17に記載の最終製品のメインボード。 - 音声線が、接地線によって、同じ層の周囲の信号線と分離されていることを特徴とする、
請求項17に記載の最終製品のメインボード。 - クロック信号線が、上記最下層に隣り合う上記内部層に配置されており、上記主要デバイス側において、高速信号、及び、電源供給信号のデバイスピンのパッドから離れていることを特徴とする、
請求項17に記載の最終製品のメインボード。 - データ線が、上記主要デバイス側に隣り合う上記内部層に配置されており、カテゴリ別に、LCDデータ線、インターフェイス線、JTAG線、シリアルポート線、UIMカード線、及び、キーボード線を含んでおり、上記データ線がカテゴリ別に群に分かれ、群ごとに配線され、上記群の各々は、接地線によって互いに分離されていることを特徴とする、
請求項17に記載の最終製品のメインボード。 - プリプレグ層により分離された2つの両面基板を含む2+2ラミネート構造を備えており、
ブラインドビアが、メカニカルブラインドビアであり、
ベリードビア、及び、貫通ビアが、メカニカルビアであることを特徴とする、
請求項7または8に記載の最終製品のメインボード。 - 少なくとも1つのBGAパッケージデバイスを備えており、
上記BGAパッケージデバイスのパッドの下方に、BGA領域における上記レーザーブラインドビアを備えており、
上記BGA領域の大きな面積を有する接地銅板がメッシュ銅板であることを特徴とする、
請求項26に記載の最終製品のメインボード。 - 上記表面層と上記表面層に隣り合う上記内部層との間隔は、それぞれ0.1mm以上であることを特徴とする、
請求項26に記載の最終製品のメインボード。 - 基板の全厚が2mm以下であることを特徴とする、
請求項26に記載の最終製品のメインボード。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100909090A CN101031182A (zh) | 2007-03-23 | 2007-03-23 | 印制线路板及其设计方法 |
CN200710090909.0 | 2007-03-23 | ||
CN200710127769XA CN101365291B (zh) | 2007-03-23 | 2007-06-28 | 印制线路板及其设计方法以及一种终端产品主板 |
CN200710127769.X | 2007-06-28 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013096884A Division JP5945243B2 (ja) | 2007-03-23 | 2013-05-02 | プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008294410A JP2008294410A (ja) | 2008-12-04 |
JP5265948B2 true JP5265948B2 (ja) | 2013-08-14 |
Family
ID=39689318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008075278A Active JP5265948B2 (ja) | 2007-03-23 | 2008-03-24 | プリント回路基板、及び、最終製品のメインボード |
Country Status (4)
Country | Link |
---|---|
US (2) | US8723047B2 (ja) |
EP (1) | EP1981314B1 (ja) |
JP (1) | JP5265948B2 (ja) |
KR (1) | KR20080086856A (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7797663B2 (en) * | 2007-04-04 | 2010-09-14 | Cisco Technology, Inc. | Conductive dome probes for measuring system level multi-GHZ signals |
JP5241358B2 (ja) * | 2008-07-11 | 2013-07-17 | キヤノン株式会社 | プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置 |
WO2010071905A1 (de) * | 2008-12-22 | 2010-07-01 | Unitel Gmbh | Verfahren zum design von signalleitungen in einer mehr-lagen-leiterplatte und solcherart hergestellte mehr-lagen-leiterplatte |
US8295058B2 (en) * | 2009-12-18 | 2012-10-23 | International Business Machines Corporation | Structure for enhancing reference return current conduction |
JP5458993B2 (ja) * | 2010-03-17 | 2014-04-02 | 富士通株式会社 | 配線設計装置、配線設計方法及び配線設計プログラム |
CN102271471B (zh) * | 2010-06-02 | 2013-07-31 | 华通电脑股份有限公司 | 混合型高低密度多层电路板及其工艺 |
TWI484694B (zh) * | 2010-07-06 | 2015-05-11 | Murata Manufacturing Co | Electronic parts and manufacturing methods thereof |
TW201206257A (en) * | 2010-07-22 | 2012-02-01 | Hon Hai Prec Ind Co Ltd | Printed circuit board |
CN102542092A (zh) * | 2010-12-31 | 2012-07-04 | 鸿富锦精密工业(深圳)有限公司 | 布线流程改善系统及方法 |
CN103140033A (zh) * | 2011-11-23 | 2013-06-05 | 北大方正集团有限公司 | 用于印刷电路板的盲孔制作方法 |
CN103140059B (zh) * | 2011-11-24 | 2016-06-15 | 深南电路有限公司 | 具有盲孔的多层电路板的加工方法 |
TW201351175A (zh) * | 2012-06-01 | 2013-12-16 | Wistron Corp | 印刷電路板的線路佈局方法、電子裝置及電腦可讀取記錄媒體 |
US9536033B2 (en) * | 2012-09-27 | 2017-01-03 | Nec Corporation | Board design method and board design device |
WO2014105887A1 (en) * | 2012-12-31 | 2014-07-03 | Efficient Power Conversion Corporation | Parasitic inductance reduction circuit board layout designs for multilayered semiconductor devices |
CN103917048B (zh) * | 2012-12-31 | 2018-01-23 | 联想(北京)有限公司 | 一种柔性电路板的制作方法及柔性电路板 |
JP5559925B1 (ja) * | 2013-09-05 | 2014-07-23 | 株式会社フジクラ | プリント配線板及び該配線板を接続するコネクタ |
US9585240B2 (en) * | 2013-10-24 | 2017-02-28 | Qorvo Us, Inc. | Advanced grounding scheme |
CN103995942A (zh) * | 2014-06-10 | 2014-08-20 | 浪潮电子信息产业股份有限公司 | 一种减小阻抗突变的封装引脚区域布线方法 |
USD763570S1 (en) | 2015-04-21 | 2016-08-16 | Cheryl Potts | Bag |
US10372857B2 (en) * | 2016-04-26 | 2019-08-06 | Hewlett Packard Enterprise Development Lp | Determining parameters of PCB structures |
US10074919B1 (en) * | 2017-06-16 | 2018-09-11 | Intel Corporation | Board integrated interconnect |
CN107135599A (zh) * | 2017-07-05 | 2017-09-05 | 京东方科技集团股份有限公司 | 一种线路板及其布线方法、电子装置 |
CN107995771A (zh) * | 2017-11-09 | 2018-05-04 | 奥士康科技股份有限公司 | 一种高多层混合二阶hdi印刷电路板对位系统及方法 |
KR102678311B1 (ko) | 2018-08-30 | 2024-06-25 | 삼성전자주식회사 | 패키지 볼을 갖는 반도체 패키지를 포함하는 전자 소자 |
KR102133500B1 (ko) * | 2018-10-05 | 2020-07-13 | 국방과학연구소 | 회로 기판의 설계 방법 및 이를 수행하는 컴퓨터 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체 |
CN111723543B (zh) * | 2020-06-18 | 2023-06-13 | 西安微电子技术研究所 | 一种电动缸的电磁兼容设计方法、电磁兼容电动缸及应用 |
CN111726935A (zh) * | 2020-07-17 | 2020-09-29 | 刘群 | 一种计算机用印刷电路板及其制造方法 |
CN113316330B (zh) * | 2021-05-25 | 2022-07-22 | 中国电子科技集团公司第二十九研究所 | 基于多次层压的内埋合成网络基板叠层及设计方法 |
JP2023043862A (ja) * | 2021-09-16 | 2023-03-29 | 方略電子股▲ふん▼有限公司 | 電子装置 |
CN114217390B (zh) * | 2021-12-24 | 2024-02-23 | 苏州浪潮智能科技有限公司 | 光交换机设计方法、光交换机、电子设备及存储介质 |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1261481A (en) * | 1986-03-13 | 1989-09-26 | Kazumasa Eguchi | Printed circuit board capable of preventing electromagnetic interference |
US4658334A (en) * | 1986-03-19 | 1987-04-14 | Rca Corporation | RF signal shielding enclosure of electronic systems |
US4904968A (en) * | 1989-04-07 | 1990-02-27 | Tektronix, Inc. | Circuit board configuration for reducing signal distortion |
JP2739726B2 (ja) * | 1990-09-27 | 1998-04-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層プリント回路板 |
JP2500155B2 (ja) | 1991-03-25 | 1996-05-29 | 富士通電装株式会社 | 多層回路基板 |
US5334800A (en) * | 1993-07-21 | 1994-08-02 | Parlex Corporation | Flexible shielded circuit board |
US5452291A (en) * | 1993-11-30 | 1995-09-19 | Panasonic Technologies, Inc. | Combination brouter and cluster controller |
US5408053A (en) * | 1993-11-30 | 1995-04-18 | Hughes Aircraft Company | Layered planar transmission lines |
US5739476A (en) * | 1994-10-05 | 1998-04-14 | Namgung; Chung | Multilayer printed circuit board laminated with unreinforced resin |
US5794164A (en) * | 1995-11-29 | 1998-08-11 | Microsoft Corporation | Vehicle computer system |
JP4195731B2 (ja) * | 1996-07-25 | 2008-12-10 | 富士通株式会社 | 多層プリント板及びこれを利用した高周波回路装置 |
JPH10173983A (ja) | 1996-12-06 | 1998-06-26 | Canon Inc | 撮像装置及び画像処理装置並びに撮像システム |
JPH1168316A (ja) | 1997-08-21 | 1999-03-09 | Nippon Avionics Co Ltd | プリント配線板の製造方法 |
US6437991B1 (en) * | 1998-07-20 | 2002-08-20 | Samsung Electronics Company, Ltd. | Radioelectronic unit |
JP2000077808A (ja) | 1998-08-31 | 2000-03-14 | Kyocera Corp | 配線基板 |
JP2001189559A (ja) | 1999-12-28 | 2001-07-10 | Matsushita Electric Works Ltd | ビルドアッププリント配線板の製造方法 |
US20020032042A1 (en) * | 2000-02-18 | 2002-03-14 | Poplawsky Ralph C. | Exporting controls to an external device connected to a portable phone system |
US6614325B1 (en) * | 2000-08-31 | 2003-09-02 | Northrop Grumman Corporation | RF/IF signal distribution network utilizing broadside coupled stripline |
JP2002111214A (ja) | 2000-09-28 | 2002-04-12 | Toshiba Corp | 多層配線板及びその製造方法 |
JP2002261455A (ja) | 2001-02-27 | 2002-09-13 | Kyocera Corp | 多層配線基板およびこれを用いた電子装置 |
US6384340B1 (en) * | 2001-03-06 | 2002-05-07 | Mitac International Corp. | Multi-layer circuit board |
JP2002290021A (ja) * | 2001-03-23 | 2002-10-04 | Toshiba Corp | 回路基板、回路基板モジュール、及び電子機器 |
US20030008680A1 (en) * | 2001-05-24 | 2003-01-09 | Huh Stephen S. | Using identification information obtained from a portable phone |
CN1194591C (zh) | 2002-02-04 | 2005-03-23 | 华为技术有限公司 | 一种电路板的设计方法 |
JP2004152935A (ja) | 2002-10-30 | 2004-05-27 | Nec Toppan Circuit Solutions Inc | 印刷配線板 |
US6995322B2 (en) * | 2003-01-30 | 2006-02-07 | Endicott Interconnect Technologies, Inc. | High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same |
JP2004259894A (ja) | 2003-02-25 | 2004-09-16 | Toshiba Corp | 半導体装置の解析方法、解析システム及びプログラム |
JP2004282033A (ja) * | 2003-02-28 | 2004-10-07 | Ngk Spark Plug Co Ltd | 樹脂製配線基板 |
US7476813B2 (en) * | 2003-05-14 | 2009-01-13 | Rambus Inc. | Multilayer flip-chip substrate interconnect layout |
JP2004363347A (ja) | 2003-06-05 | 2004-12-24 | Oki Electric Ind Co Ltd | 多層プリント基板 |
JP2005142849A (ja) | 2003-11-06 | 2005-06-02 | Toshiba Corp | 多チャンネル伝送線路基板及びそれを用いた高速光通信モジュール |
JP4700332B2 (ja) * | 2003-12-05 | 2011-06-15 | イビデン株式会社 | 多層プリント配線板 |
US7266713B2 (en) * | 2004-01-09 | 2007-09-04 | Intel Corporation | Apparatus and method for adaptation of time synchronization of a plurality of multimedia streams |
KR100651414B1 (ko) | 2004-02-13 | 2006-11-29 | 삼성전기주식회사 | 동축 비아홀을 구비한 인쇄회로기판 |
US20050225955A1 (en) * | 2004-04-09 | 2005-10-13 | Hewlett-Packard Development Company, L.P. | Multi-layer printed circuit boards |
JP4037418B2 (ja) | 2004-04-23 | 2008-01-23 | ソフトバンクモバイル株式会社 | カード型機能媒体及びカード型機能媒体対応のホスト機器 |
JP2005347292A (ja) | 2004-05-31 | 2005-12-15 | Shinko Electric Ind Co Ltd | 配線基板 |
US7196274B2 (en) * | 2004-07-20 | 2007-03-27 | Dragonwave Inc. | Multi-layer integrated RF/IF circuit board |
JP2006073555A (ja) | 2004-08-31 | 2006-03-16 | Hirose Electric Co Ltd | 伝送回路基板構造及び伝送回路基板そしてこれを有するコネクタ |
JP2006108644A (ja) | 2004-09-30 | 2006-04-20 | Endicott Interconnect Technologies Inc | スルーホールのスタブを減少した高速回路基板とその製造方法、およびこの基板を使用した情報処理システム |
US20090032285A1 (en) * | 2005-01-27 | 2009-02-05 | Matsushita Electric Industrial Co., Ltd. | Multi-layer circuit substrate manufacturing method and multi-layer circuit substrate |
ATE506697T1 (de) * | 2005-02-04 | 2011-05-15 | Alcatel Lucent | Interposer zur entkoppelung von integrierten schaltkreisen auf einer leiterplatte |
JP2007027152A (ja) | 2005-07-12 | 2007-02-01 | Matsushita Electric Ind Co Ltd | プリント基板の設計方法 |
EP1863326B1 (en) * | 2005-03-23 | 2013-10-09 | Fujitsu Ltd. | Printed wiring board with inverted coaxial via |
TW200637454A (en) * | 2005-04-13 | 2006-10-16 | Asustek Comp Inc | Printed circuit board |
JP2006297628A (ja) | 2005-04-15 | 2006-11-02 | Shin Etsu Polymer Co Ltd | プリント配線基板用樹脂付き金属箔およびプリント配線基板 |
JP2006324444A (ja) | 2005-05-18 | 2006-11-30 | Murata Mfg Co Ltd | 多層回路基板 |
CN201063970Y (zh) | 2007-06-28 | 2008-05-21 | 华为技术有限公司 | 一种终端产品主板 |
-
2008
- 2008-03-21 US US12/053,142 patent/US8723047B2/en active Active
- 2008-03-24 JP JP2008075278A patent/JP5265948B2/ja active Active
- 2008-03-24 KR KR1020080027124A patent/KR20080086856A/ko active Search and Examination
- 2008-03-25 EP EP08153217A patent/EP1981314B1/en active Active
-
2014
- 2014-03-07 US US14/200,642 patent/US9519308B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20080086856A (ko) | 2008-09-26 |
EP1981314B1 (en) | 2011-11-02 |
US8723047B2 (en) | 2014-05-13 |
EP1981314A1 (en) | 2008-10-15 |
US20140185217A1 (en) | 2014-07-03 |
US20080230258A1 (en) | 2008-09-25 |
JP2008294410A (ja) | 2008-12-04 |
US9519308B2 (en) | 2016-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5945243B2 (ja) | プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード | |
JP5265948B2 (ja) | プリント回路基板、及び、最終製品のメインボード | |
CN105307390B (zh) | 一种pcb板结构 | |
US6395996B1 (en) | Multi-layered substrate with a built-in capacitor design | |
CN201063970Y (zh) | 一种终端产品主板 | |
US7239525B2 (en) | Circuit board structure with embedded selectable passive components and method for fabricating the same | |
CN100581314C (zh) | 线路板的立体图案化结构及其工艺 | |
KR100870380B1 (ko) | 저 인덕턴스 내장 커패시터 층 접속부의 디자인 | |
CN112885811A (zh) | 多层基板的垂直互连结构 | |
CN201830551U (zh) | 印制电路板、通信模块及通信装置 | |
US9098646B2 (en) | Printed circuit board design system and method | |
CN105101642B (zh) | 一种增加多层pcb板金属箔面积的方法及多层pcb板 | |
KR101009152B1 (ko) | 인쇄회로기판 | |
JP2008218444A (ja) | プリント配線基板 | |
CN113068306A (zh) | 一种pcb板及pcb板安装方法 | |
JP2010062180A (ja) | 多層プリント配線板 | |
KR20060115284A (ko) | 다층배선기판 및 그 제조 방법 | |
CN218735224U (zh) | 一种lcp内埋式电感电路板 | |
WO2023087188A1 (zh) | 一种刚柔电路板、电路板组件和电子设备 | |
CN115334749A (zh) | 一种pcb及传输信号的设备 | |
CN115348726A (zh) | 一种lcp内埋式电感电路板及其制作方法 | |
JP2013038451A (ja) | 多層プリント配線板 | |
JP2006032510A (ja) | コンデンサを内蔵したプリント配線板 | |
TWM353601U (en) | Printed circuit board | |
CN107507819A (zh) | 一种基于电容芯板的无源器件集成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121211 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5265948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |