CN113316330B - 基于多次层压的内埋合成网络基板叠层及设计方法 - Google Patents

基于多次层压的内埋合成网络基板叠层及设计方法 Download PDF

Info

Publication number
CN113316330B
CN113316330B CN202110570439.8A CN202110570439A CN113316330B CN 113316330 B CN113316330 B CN 113316330B CN 202110570439 A CN202110570439 A CN 202110570439A CN 113316330 B CN113316330 B CN 113316330B
Authority
CN
China
Prior art keywords
radio frequency
layer
lamination
layers
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110570439.8A
Other languages
English (en)
Other versions
CN113316330A (zh
Inventor
笪余生
周俊
杜顺勇
高阳
马磊强
杨非
宋阳
罗洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202110570439.8A priority Critical patent/CN113316330B/zh
Publication of CN113316330A publication Critical patent/CN113316330A/zh
Application granted granted Critical
Publication of CN113316330B publication Critical patent/CN113316330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及射频电路领域,公开了一种基于多次层压的内埋合成网络基板叠层及设计方法。本发明提供的阵列合成网络集成基板叠层包括多个压合在一起的基础单元,所述基础单元包括两层地属性层以及一层射频层,所述射频层采用内埋电阻膜加工的方式设置在两层地属性层中间,相邻的射频层之间至少设有两层地属性层和一层数字/电源控制层,每个基础单元单独设有射频隔离孔,两端的基础单元上还开有射频信号传输孔,用于传输射频信号,多个压合在一起的基础单元之间设有相通的地孔或安装孔。本发明提供的阵列合成网络集成基板叠层组合方式多样,设计灵活,应用灵活方便,且射频信号隔离性能非常好,能够实现非常高的射频隔离要求。

Description

基于多次层压的内埋合成网络基板叠层及设计方法
技术领域
本发明涉及射频电路领域,特别是涉及宽带相控阵前端及合成网络设计技术领域,具体为一种基于多次层压的内埋合成网络基板叠层及设计方法。
背景技术
随着雷达、通信等系统的快速发展,相控阵系统被越来越多的应用于各类雷达和通信系统,而相控阵系统中,阵列合成网络是其主要的部分,其性能和尺寸对阵列系统的性能和尺寸有非常大的影响。随着阵列系统的低剖面化需求越来越迫切,如何设计出性能优异、尺寸小(特别是剖面方向尺寸)的阵列合成网络变得越来越重要。
相控阵系统的阵列合成网络的实现方法,目前主要有:(1)传统混合集成,集成方式成熟,设计方法成熟,但尺寸非常大,很难实现阵列的低剖面化。(2)板级集成方式,利用PCB制造工艺,实现相关射频封装产品的集成,能够实现相对较低剖面的阵列集成。目前宽带板级集成的波束合成网络,受基板的叠层限制,其尺寸较大的合成网络均是通过射频封装集成方式或者少量内埋方式实现,难以满足目前高密度集成的应用需求,继续设计一种适用于阵列合成网络的射频基板叠层。
发明内容
本发明所要解决的技术问题是:针对上述存在的问题,提供了基于多次层压的内埋合成网络基板叠层及设计方法。
本发明采用的技术方案如下:
一方面,本发明提供一种基于多次层压的内埋合成网络基板叠层的设计方法,包括:
通过层压的方式,将一层射频层和两层地属性层压合为一个基础单元,其中,射频层位于两层地属性层中间;
将单个基础单元作为阵列合成网络集成基板叠层或者将多个基础单元进行多次层压,形成阵列合成网络集成基板叠层;同时,在每个所述基础单元中设计有导通整个基础单元的射频隔离孔。
进一步的,所述射频层采用内埋电阻膜加工的方式设置在两层地属性层中间,实现相应耦合、合成网络的板级内埋。
进一步的,当所述阵列合成网络集成基板叠层由多个基础单元层压构成时,在多个基础单元中设计相通的地孔或安装孔。
进一步的,当所述阵列合成网络集成基板叠层由多个基础单元层压构成时,在相邻的基础单元之间设置数字/电源层。
进一步,将与外界射频产品连接的基础单元作为所述阵列合成网络集成基板叠层的表面层,在作为表面层的基础单元中设计有用于连接射频层与射频产品射频信号传输孔,所述射频信号传输孔穿过基础单元中靠近外界射频产品的地属性层后连接至中间的射频层。
另一方面,本发明还提供一种基于多次层压的内埋合成网络基板叠层,所述阵列合成网络集成基板叠层包括至少一个基础单元,所述基础单元包括两层地属性层以及一层射频层,所述射频层设置在两层地属性层中间,每个所述基础单元中设计有导通整个基础单元的射频隔离孔,每路射频性能均可利用完整的高密度隔离孔包裹,实现更高的同层相邻射频信号的隔离性能;当所述阵列合成网络集成基板叠层包括多个基础单元时,那么相邻的射频层之间至少就设有两层地属性层,这样可以实现良好的相邻射频层的层间射频信号隔离性能。
进一步的,所述射频层采用内埋电阻膜加工的方式设置在两层地属性层中间,实现相应耦合、合成网络的板级内埋。
进一步的,当所述阵列合成网络集成基板叠层包括多个基础单元时,多个基础单元之间设有相通的地孔或安装孔。
进一步的,当所述阵列合成网络集成基板叠层包括多个基础单元时,相邻的基础单元之间还设有数字/电源层。
进一步的,当所述基础单元作为表面层与外界射频产品连接时,所述基础单元中开有射频信号传输孔,所述射频信号传输孔穿过基础单元中靠近外界射频产品的地属性层后连接至中间的射频层。
进一步的,所述射频层选用ULP铜箔或VLP铜箔作为铜皮,以改善射频信号传输的插损,提高射频信号的传输性能。
与现有技术相比,采用上述技术方案的有益效果为:
本发明的叠层所有的射频层均能够设计电阻膜,均可以实现合成网络、耦合网络、衰减网络等无源网络的内埋,设计约束少,内埋层数多,可以在同一块基板内实现多达数百个无源网络的内埋,极大减少阵列耦合、合成等网络的尺寸,极大的减小了相控阵的尺寸,大大提高了相控阵系统的集成度。
本发明的叠层的所有射频层可任意互连,互连方式多,布线方便,可在单板上利用正反表面的射频SIP集成和多个内层射频层的传输控制,实现多次的射频处理、波束合成,极大提高了阵列系统射频链路的集成密度。
本发明的叠层射频隔离性能优异,由于各射频层采用一次层压的基础单元结构,各基础单元结构均设计有独立的隔离孔,其同层相邻射频信号的隔离性能和相邻层间的射频信号隔离性能均非常好,能够实现非常高的射频隔离要求。
本发明的叠层采用基础单元结构组合实现需要的射频叠层,组合方式多样,设计灵活,应用灵活方便。
本发明的叠层射频传输频带宽,可满足DC-40GHz及以上的高低频信号的传输及控制,适用范围广。
本发明的叠层材料选择范围广,可根据工作频率、损耗、成本、周期等因素综合考虑选择高低频板材进行设计。
本发明的叠层设计的阵列前端及合成网络,相对传统集成方式组件,重量更轻,装配环节少,射频性能一致性优异,同时可实现盲插,安装、拆卸均非常便捷。
附图说明
图1是基础单元结构示意图。
图2是二层射频叠层结构示意图。
图3是三层射频叠层结构示意图。
图4是四层射频叠层结构示意图。
图5是添加数字/电源层后的三层射频叠层结构示意图。
图6是实验仿真结果图。
具体实施方式
下面结合附图对本发明做进一步描述。
实施例1
本实施例提供一种基于多次层压的内埋合成网络基板叠层的设计方法,包括:通过层压的方式,将一层射频层和两层地属性层压合为一个基础单元,其中,射频层位于两层地属性层中间;
将单个基础单元作为阵列合成网络集成基板叠层或者将多个基础单元进行多次层压,同时,在所述基础单元中单独设计有导通整个基础单元的射频隔离孔。
具体的,在本实施例中,如图1所示,将单个基础单元作为阵列合成网络基板叠层,基础单元中的射频层采用内埋电阻膜加工的方式设置在两层地属性层中间,实现相应耦合、合成网络的板级内埋,极大减小阵列合成网络尺寸,且可根据需要增加内埋射频合成层,集成密度大大提高。
具体的,在本实施例中,将与外界射频产品连接的基础单元作为所述阵列合成网络集成基板叠层的表面层,在作为表面层的基础单元中设计有用于连接射频层与射频产品射频信号传输孔,所述射频信号传输孔穿过基础单元中靠近外界射频产品的地属性层后连接至中间的射频层,如图1所示,其中,孔2为地属性孔,用于接地及射频传输线周围进行信号隔离及电磁屏蔽,孔1为此基础单元结构作为表层应用时,射频层与表层射频产品之间的射频信号传输孔。
本实施例还提供一种基于多次层压的内埋合成网络基板叠层,该阵列合成网络集成基板叠层由单个基础单元构成,基础单元具体结构如图1所示,其中中间层为射频层,上下两层均为地属性层,孔2为射频隔离孔,用于接地及射频传输线周围进行信号隔离及电磁屏蔽作用,孔1为此基础单元结构作为表层应用时,射频层与表层射频产品之间的射频信号传输孔。
具体的,在本实施例中,射频层铜皮类型多样,根据需要可选择采用ULP/VLP等类型低粗糙度铜箔,改善射频信号传输的插损,提高射频信号的传输性能。
实施例2
本实施例与实施例1基本一致,其区别在于,在本实施例中,所述阵列合成网络集成基板叠层由两个基础单元构成,当所述阵列合成网络集成基板叠层由多个基础单元构成时,多个基础单元之间设有相通的地孔或安装孔。
如图2所示,将两个基础单元结构进行二次压合形成阵列合成网络集成基板叠层,其中L2、L5为两个射频层,其各自上下两层(L1、L3、L4、L6)均为地属性层,每层均有独立的射频隔离孔(孔2),用于接地及射频传输线周围进行信号隔离及电磁屏蔽作用,孔1为此L2、L5射频层与各自表层L1、L6之间的信号传输孔,孔3可作为地孔、安装孔等。射频信号的任意层互连及低频层添加可通过孔3长度修正及基础单元之间添加层进行设计。
具体的,在本实施例中,每个射频层均有独立的上下地层,相邻射频层之间至少有两层地属性层,可以实现良好的相邻射频层的层间射频信号隔离性能。
该叠层结构可双面集成表贴的射频SIP产品、控制、电源、高低频连接器等器件,具有高密度高低频集成能力。
该叠层结构地层及地孔数量多,正反面表层均为大面积地铜皮,有利于提升板级产品散热能力。
实施例3
本实施例与实施例1、实施例2基本一致,其区别在于,在本实施例中,所述阵列合成网络集成基板叠层由三个基础单元构成,如图3所示,将三个基础单元结构进行二次压合形成的叠层结构,其中L2、L5、L8为三个射频层,其各自上下两层(L1、L3、L4、L6、L7、L9)均为地属性层,每层均有独立的射频屏蔽孔(孔2),用于接地及射频传输线周围进行信号隔离及电磁屏蔽作用,孔1为此L2、L8射频传输层与各自表层L1、L9之间的信号传输孔,孔3为可作为地孔、安装孔等。射频信号的任意层互连及低频层添加可通过孔3长度修正及基础单元之间添加层进行设计。
实施例4
本实施例与实施例1、实施例2、实施例3基本一致,其区别在于,在本实施例中,所述阵列合成网络集成基板叠层由四个基础单元构成,如图4所示,将四个基础单元结构进行二次和三次压合形成的叠层结构。其中第二次压合类似图2所示形成,第三次压合将两个二次压合产品再次进行压合,形成四个射频传输层的叠层。其中L2、L5、L8、L11为射频层,其各自上下两层(L1、L3、L4、L6、L7、L9、L10、L12)均为地属性层,每层均有独立的射频屏蔽孔(孔2),用于接地及射频传输线周围进行信号隔离及电磁屏蔽作用,孔1为此L2、L11射频传输层与各自表层L1、L12之间的信号传输孔。孔3为可作为地孔等,孔4为可作为地孔、安装孔等。射频信号的任意层互连及低频层添加可通过孔3、孔4长度修正及基础单元之间添加层进行设计。
实施例5
本实施例在实施例3的基础上进行扩展,如图5所示,增加两层数字/电源层L4和L8,其中,数字/电源层L4位于地属性层L3和L5之间,数字/电源层L8位于地属性层L7和L9之间。
在基础单元结构之间,均可根据设计需要层压任意数量的控制及电源层,并不限于本实施例,组合方便。
本发明的叠层组合灵活,可扩展性强,基于本发明基础叠层单元扩展的叠层设计思路可实现的其他叠层不再做详细列举。
下面给出一个具体实验数据,耦实物测试结果如图6所示。
仿真结果显示,增益波动优于3.5dB,驻波基本在2以内,测试性能良好。
本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合,以及披露的任一新的方法或过程的步骤或任何新的组合。如果本领域技术人员,在不脱离本发明的精神所做的非实质性改变或改进,都应该属于本发明权利要求保护的范围。

Claims (6)

1.一种基于多次层压的内埋合成网络基板叠层设计方法,其特征在于,包括:
通过层压的方式,将一层射频层和两层地属性层压合为一个基础单元,其中,射频层位于两层地属性层中间,所述射频层采用内埋电阻膜加工的方式设置在两层地属性层中间;
将单个基础单元作为阵列合成网络集成基板叠层或者将多个基础单元进行多次层压,形成阵列合成网络集成基板叠层;同时,在每个所述基础单元中单独设计有导通整个基础单元的射频隔离孔;
当所述阵列合成网络集成基板叠层由多个基础单元层压构成时,在多个基础单元中设计相通的地孔或安装孔。
2.根据权利要求1所述的一种基于多次层压的内埋合成网络基板叠层设计方法,其特征在于,当所述阵列合成网络集成基板叠层由多个基础单元层压构成时,在相邻的基础单元之间设置数字/电源层。
3.根据权利要求1或2所述的一种基于多次层压的内埋合成网络基板叠层设计方法,其特征在于,将与外界射频产品连接的基础单元作为所述阵列合成网络集成基板叠层的表面层,在作为表面层的基础单元中设计射频信号传输孔,所述射频信号传输孔穿过基础单元中靠近外界射频产品的地属性层后连接至中间的射频层。
4.一种基于多次层压的内埋合成网络基板叠层,其特征在于,阵列合成网络集成基板叠层包括至少一个基础单元,所述基础单元包括两层地属性层以及一层射频层,所述射频层设置在两层地属性层中间,每个所述基础单元中单独设计有导通整个基础单元的射频隔离孔,所述射频层采用内埋电阻膜加工的方式设置在两层地属性层中间,当所述阵列合成网络集成基板叠层包括多个基础单元时,多个基础单元之间设有相通的地孔或安装孔。
5.根据权利要求4所述的一种基于多次层压的内埋合成网络基板叠层,其特征在于,当所述阵列合成网络集成基板叠层包括多个基础单元时,相邻的基础单元之间还设有数字/电源层。
6.根据权利要求4或5所述的一种基于多次层压的内埋合成网络基板叠层,其特征在于,当所述基础单元作为表面层与外界射频产品连接时,所述基础单元中开有射频信号传输孔,所述射频信号传输孔穿过基础单元中靠近外界射频产品的地属性层后连接至中间的射频层。
CN202110570439.8A 2021-05-25 2021-05-25 基于多次层压的内埋合成网络基板叠层及设计方法 Active CN113316330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110570439.8A CN113316330B (zh) 2021-05-25 2021-05-25 基于多次层压的内埋合成网络基板叠层及设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110570439.8A CN113316330B (zh) 2021-05-25 2021-05-25 基于多次层压的内埋合成网络基板叠层及设计方法

Publications (2)

Publication Number Publication Date
CN113316330A CN113316330A (zh) 2021-08-27
CN113316330B true CN113316330B (zh) 2022-07-22

Family

ID=77374526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110570439.8A Active CN113316330B (zh) 2021-05-25 2021-05-25 基于多次层压的内埋合成网络基板叠层及设计方法

Country Status (1)

Country Link
CN (1) CN113316330B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201063970Y (zh) * 2007-06-28 2008-05-21 华为技术有限公司 一种终端产品主板
CN103607847A (zh) * 2013-11-20 2014-02-26 四川九洲电器集团有限责任公司 一种用于射频印制板的地平面与压条相结合的隔离方式
CN106376172A (zh) * 2016-11-29 2017-02-01 中国电子科技集团公司第二十九研究所 一种混压金属基微波印制板及设计方法
WO2019094477A1 (en) * 2017-11-10 2019-05-16 Raytheon Company Millimeter wave transmission line architecture
CN110012591A (zh) * 2019-04-11 2019-07-12 成都兴仁科技有限公司 一种矩阵一体化集成装置及制造方法
CN110022641A (zh) * 2019-03-14 2019-07-16 安徽天兵电子科技股份有限公司 一种射频前端高密度复合基板的制作工艺
CN111180899A (zh) * 2019-12-31 2020-05-19 中国电子科技集团公司第十四研究所 一种基于微系统的轻薄化高密度集成天线阵面架构
CN112437535A (zh) * 2020-11-02 2021-03-02 中国电子科技集团公司第三十八研究所 一种具有高稳定性的射频前端

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030188889A1 (en) * 2002-04-09 2003-10-09 Ppc Electronic Ag Printed circuit board and method for producing it
US8723047B2 (en) * 2007-03-23 2014-05-13 Huawei Technologies Co., Ltd. Printed circuit board, design method thereof and mainboard of terminal product
US9680232B2 (en) * 2012-05-07 2017-06-13 Qualcomm Incorporated Graded-ground design in a millimeter-wave radio module
US9691694B2 (en) * 2015-02-18 2017-06-27 Qualcomm Incorporated Substrate comprising stacks of interconnects, interconnect on solder resist layer and interconnect on side portion of substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201063970Y (zh) * 2007-06-28 2008-05-21 华为技术有限公司 一种终端产品主板
CN103607847A (zh) * 2013-11-20 2014-02-26 四川九洲电器集团有限责任公司 一种用于射频印制板的地平面与压条相结合的隔离方式
CN106376172A (zh) * 2016-11-29 2017-02-01 中国电子科技集团公司第二十九研究所 一种混压金属基微波印制板及设计方法
WO2019094477A1 (en) * 2017-11-10 2019-05-16 Raytheon Company Millimeter wave transmission line architecture
CN110022641A (zh) * 2019-03-14 2019-07-16 安徽天兵电子科技股份有限公司 一种射频前端高密度复合基板的制作工艺
CN110012591A (zh) * 2019-04-11 2019-07-12 成都兴仁科技有限公司 一种矩阵一体化集成装置及制造方法
CN111180899A (zh) * 2019-12-31 2020-05-19 中国电子科技集团公司第十四研究所 一种基于微系统的轻薄化高密度集成天线阵面架构
CN112437535A (zh) * 2020-11-02 2021-03-02 中国电子科技集团公司第三十八研究所 一种具有高稳定性的射频前端

Also Published As

Publication number Publication date
CN113316330A (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
CN106415922B (zh) 形成虚拟波导管的集成层叠基板
CN110167261A (zh) 毫米波有源天线单元及pcb板间互连结构
CN100431394C (zh) 具有复合介质的基板及其所组成的多层基板
EP2725658B1 (en) Compact slot antenna
US20100225417A1 (en) N-Way Divider/Combiner, With N Different From A Power Of Two, Obtained In Planar, Monolithic, And Single-Face Technology For Distribution Networks For Avionic Radars With Electronic Beam-Scanning Antenna
CN108768549B (zh) 一种应用于5g通信的多天线校准网络装置
CN108598690A (zh) 毫米波Massive MIMO天线单元及阵列天线
CN208173791U (zh) 毫米波Massive MIMO天线单元及阵列天线
US9204533B2 (en) Asymmetrical multilayer substrate, RF module, and method for manufacturing asymmetrical multilayer substrate
CN102945996B (zh) 多层立体巴伦和平衡/不平衡信号转换网络
CN111970811A (zh) 电路板
JP2007096159A (ja) 多層プリント配線板
CN113316330B (zh) 基于多次层压的内埋合成网络基板叠层及设计方法
CN111971852B (zh) 一种天线封装结构
US11582859B2 (en) Method for manufacturing flexible circuit board
CN213460090U (zh) 一种叠层天线及终端设备
CN211019430U (zh) 5g天线一体化网络装置
CN107926112B (zh) 电路结构
CN218827834U (zh) 多频多层一体化功分馈电网络
US20200053870A1 (en) Systems and methods for interconnecting and isolating antenna system components
US7193487B2 (en) Multilayer board switch matrix
CN116093567B (zh) 射频介质集成同轴长距离传输结构
CN115494456B (zh) 雷达收发装置及雷达装置
CN116885444B (zh) 一种片式相控阵天线结构
WO2021068437A1 (zh) 5g天线一体化网络装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant