JP2007027152A - プリント基板の設計方法 - Google Patents

プリント基板の設計方法 Download PDF

Info

Publication number
JP2007027152A
JP2007027152A JP2005202372A JP2005202372A JP2007027152A JP 2007027152 A JP2007027152 A JP 2007027152A JP 2005202372 A JP2005202372 A JP 2005202372A JP 2005202372 A JP2005202372 A JP 2005202372A JP 2007027152 A JP2007027152 A JP 2007027152A
Authority
JP
Japan
Prior art keywords
wiring
dummy
warpage
pattern data
dummy pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005202372A
Other languages
English (en)
Inventor
Teppei Iwase
鉄平 岩瀬
Tomoaki Kuroishi
友明 黒石
Hiroaki Fujiwara
宏章 藤原
Manabu Kakino
学 垣野
Toru Okazaki
亨 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005202372A priority Critical patent/JP2007027152A/ja
Priority to US11/885,831 priority patent/US7873932B2/en
Priority to PCT/JP2006/300834 priority patent/WO2006095498A1/ja
Publication of JP2007027152A publication Critical patent/JP2007027152A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】多層配線基板の反り変形を抑制するダミーパターンの配置設計を、短時間で行えるプリント基板の設計方法を提供することを目的とする。
【解決手段】多層配線基板の外形、各層の配線パターンにもとづいてダミーエリアを抽出し、それぞれのダミーエリアのパターンデータを複数作成し、作成した複数のダミーパターンのデータをもとに基板全体の反り変形を解析計算し、解析計算した基板の反り変形を用いてパターンデータを変更した場合の反り変形を予測する反り予測曲線を作成し、前記作成した反り予測曲線を用いて基板の反りを最小にする最適なダミーパターンデータを探索し、前記探索した最適なダミーパターンデータを用いて前記多層配線基板のパターンデータを作成する。
【選択図】図1

Description

本発明は、各種の電子機器の電子回路の構築に使用する多層配線基板の配線パターンの設計方法に関するものである。
電子機器の小型化を目的として、最近では、電子部品の高密度実装のために多層配線基板が電子回路の構築に採用されている。多層配線基板の各層の配線パターンは、CADに回路データを入力することによって、電気性能を満足した多層配線パターンを得ることができる。
しかし、多層配線基板の各層の材質は配線パターンの幅、言い換えると、配線パターンの銅箔部分の残存率の違いや、配線の方向、内部に組み込まれる電子部品の剛性の違い、ビアホールの位置や数などによって、完成した多層配線基板の機械的な性能が変動する。具体的には、作用する外力や温度変化によって多層配線基板に限界以上の反りが発生し、多層配線基板に動作不良が発生する可能性が残されている。
そのため、一般的には、電子回路の構築に必要な各層の配線パターン情報から、配線パターンの存在しないエリアを自動で検出し、そのエリアに回路の電気特性上の機能を果たさないダミーの銅パターンを配置し、全体的な銅箔部分の残存率等を均一化することで、多層配線基板の反りを抑制し、動作不良を回避している。
従来では、そのダミーパターンの配置設計をより短時間で効果的に行うために、(特許文献1)に見られるように、基板の表裏での銅の割合が等しくなるようなダミーパターンの配置設計を行うなど、ある一定のルールを用いて設計者が自分自身で設計を行っている。
また、その作業効率を上げるために、(特許文献2)に見られるように、基板の外形経常やパターンのデータよりシミュレーションモデルを作成し、そのモデルに外力や温度変化を与えた場合のモデルの形状変化を計算することで、基板作成以前に反り変形を予測しながら設計を行っている。
特開2004−22977公報 特開2004−13437公報
しかし、前記したように、基板の反り変形は銅箔部分の残存率の違いだけでなく、配線の方向にも大きく影響されるものであり、単純に表裏の銅の残存率を一定にしただけでは、配線の方向が影響する基板の複雑なうねり等の反りを抑制することができない。
また、シミュレーションを用いて高精度な反り計算結果を期待するためには、多層配線基板の各層の平面方向の分割数を多くすることが必要であり、そのため計算量が膨大になり、計算コストがかかる。したがって、基板設計段階での反りの予測にも時間がかかり、結果的に作業効率の向上につながらないことが考えられる。
本発明は、多層配線基板の反り変形を抑制するためのダミーパターンの配置設計を行うに際し、より効果的な設計を短時間で行うことができるプリント基板の設計方法を提供することを目的とする。
本発明の請求項1記載のプリント基板の設計方法は、多層配線基板の配線時に、基板全体の反り変形を抑制するためのダミーパターンの配置設計を行うに際し、前記多層配線基板の外形、各配線層の配線パターンにもとづいてダミーエリアを抽出してそれぞれのダミーエリアのパターンデータを作成し、前記作成したダミーパターンのデータをもとに基板全体の反り変形を解析計算し、記解析計算した基板の反り変形を用いて反り変形を予測する反り予測曲線を作成し、前記作成した反り予測曲線を用いて基板の反りを最小にする最適なダミーパターンデータを探索し、前記探索した最適なダミーパターンデータを用いて前記多層配線基板のパターンデータを作成することを特徴とする。
本発明の請求項2記載のプリント基板の設計方法は、請求項1において、前記ダミーパターンのデータのパラメータとして、ダミーパターンの配線方向、配線幅、配線厚み、当該エリアにおける配線材料の占める割合、もしくは異方性を持った弾性率のうち少なくとも1つを使用することを特徴とする。
本発明の請求項3記載のプリント基板の設計方法は、請求項1において、前記反り予測曲線の作成は、基板上の任意の点における反り変位量の絶対値の総和、または基板上任意の点における曲率のうちいずれかを用いて反り形状をスカラー値で表現した評価値Qに基づいて応答局面法を用いて作成することを特徴とする。
本発明のプリント基板の設計方法によると、ダミーパターンの配線方向や配線幅の少数の組み合わせを用いて計算した反り変形データを用いて反り予測曲線を作成し、その予測曲線から最適なダミーパターンの組み合わせを自動で算出できることから、従来の設計者の勘と経験で試行錯誤を繰り返しながらダミーパターンを配置する場合と比べて、よりすくない評価回数で、ほぼ同様な満足度のパターン設計結果を得ることができる。さらには、そのダミーパターンのデータとして配線方向や配線幅を変化させることにより、各配線層の配線の異方性が及ぼす多層配線基板の複雑なうねり挙動を抑えたダミーパターンの設計が行え、従来の配線の存在しないエリアに一様にパターンを配置する場合と比べて、多層配線基板の反り変形を効果的に抑えることができる。
以下、本発明のプリント基板設計方法を具体的な各実施の形態に基づいて説明する。
(実施の形態1)
図1は本発明のプリント基板設計方法に基づく多層配線基板のダミーパターン設計のフローを示している。
処理の開始に際しては、設計を受ける多層配線基板の外形形状のデータ1と各配線層の配線パターンのデータ2を第1ファイルM1として用意する。第1ファイルM1は、具体的には、図2に示すように多層配線基板を第1層〜第n層に分離し、第1層,第3層,第5層,・・・,第n層が配線層、第2層,第4層,・・・,第(n−1)層が絶縁層である。
図1の電子計算機3のステップS101では、図3のように第1ファイルM1の中に用意されている各配線層の配線パターンのデータ2より、配線パターンの配置されていないその他のエリアをダミーエリアのデータ4として抽出する。抽出されたダミーエリアのデータ4は、配線パターンの配置されていないエリアごとに順に番号が付けられ、それぞれa1,a2,・・・,a6の様に分類して登録される。
ステップS102では、ステップS101で抽出されたダミーエリアのデータ4の中に登録されたエリアa1,a2,・・・,a6に対して、各々のダミー配線方向、配線幅の内少なくともひとつを任意に設定したダミーパターンのデータ5を作成する。
例えば図4に示すように、抽出されたダミーエリアのデータ4のうち、前記エリアa1について、そのエリア内のダミーパターンの方向をda1,配線幅をwa1という様に任意に設定する。
ダミーパターンのデータ5には、そのように各ダミーエリアa1,a2,・・・,a6について任意に設定されたそれぞれの値da1,wa1、da2,wa2、・・・,da6,wa6を1つの組み合わせk1として、同様に任意に設定された複数の組み合わせを用意し、それぞれ図5に示された表のようにk1,k2,・・・,knとして登録する。
ここで登録されたダミーパターンのデータ5には、任意に設定するパラメータとしてダミーパターンの方向、配線幅を挙げているが、その他にも配線厚みや、その当該エリアにおける配線材料として用いた銅が占める割合、もしくは異方性を持った弾性率などのうちの少なくとも一つを選択することも考えられる。
ステップS103では、第1ファイルM1と、ステップS102で抽出された各ダミーパターンのデータ5を利用して、多層配線基板の反り量を解析し、その配線基板の反り形状データ6を出力する。反り形状データ6は、ダミーパターンのデータ5に登録されている各ダミーパターンの組み合わせk1,k2,・・・,knに応じて出力され、それぞれc1,c2,・・・,cnという様に出力する。
ステップS104では、ステップS102で抽出されたダミーパターンのデータ5に登録されている各組み合わせk1,k2,・・・,knと、それぞれのダミーパターンについてステップS103で計算された多層配線基板の反り形状データc1,c2,・・・,cnを利用して、各ダミーエリアa1,a2,・・・,a6について任意に設定されたそれぞれの値da1,wa1、da2,wa2、・・・、da6,wa6を入力変数、それを適用した多層配線基板の全体の反り形状をスカラー値で表現した評価値Qを出力変数とした反り予測曲線のデータ7を作成する。
具体的には、図6のようにステップS103で出力された反り形状データc1について、任意に選択された点p1,p2,・・・,pnを設定し、それぞれの点p1,p2,・・・,pnでの反り変形量δ1,δ2,・・・,δnの絶対値の総和を反り評価値Qとする。
Q = Σ|δi| (i=1,2,・・・,n)
次に、その様に定義された反り評価値Qに基づいて、応答局面法を用いて各ダミーエリアa1,a2,・・・,a6について任意に設定されたそれぞれの値da1,wa1、da2,wa2、・・・、da6,wa6を入力変数、反り評価値Qを出力変数とした反り予測曲線のデータ7を作成する。
ここで述べる応答局面法とは、品質工学の分野において一般的な手法であり、少ないサンプルデータ(ここではダミーパターンのデータ5に登録されている各組み合わせk1,k2,・・・,kn)を補間し、図7のようなデータ間の情報を推定する数学的な近似関数(応答局面)を作成する方法であり、これを用いることで、入力変数のとりうる値の範囲内で、サンプルデータ以外の組み合わせにおける出力変数値(ここでは反り評価値Q)を、精度良く予測することができる。なお、実際の反り予測曲線は入力変数と同次元の関数であるが、図7では近似関数のイメージをつかむため、簡略化して表示している。
ステップS105では、ステップS104で作成した反り予測曲線のデータ7を基に、反り評価値Qが最小となるような最適な値da1,wa1、da2,wa2、・・・、da6,wa6の組み合わせを探索し、それを最適なダミーパターンのデータ8として出力する。
ここで最小値の探索は、数理計画法と呼ばれる、数値的な処理を用いて行われる。数理計画法とは、設計工学の分野で一般的な手法であり、図8のように、関数(ここでは反り予測曲線のデータ7)の関数値や勾配情報を用いてその極大値や極小値(ここでは最適なダミーパターンのデータ8)を数値的に探索する手法であり、複雑な非線形の形状をもつ近似関数の最小値を自動的に算出することができる。
ステップS106では、図9に示すように、設計を受ける多層配線基板の外形形状1と、各層の配線パターンのデータ2と、ステップS105で出力された最適なダミーパターンのデータ8を第2ファイルM2として出力する。
このように、ステップS104において、ダミーパターンの配線方向や配線幅の少数の組み合わせを用いて計算した反り変形データ6を用いて反り予測曲線7を作成し、さらにステップS105において、その反り予測曲線7から最適なダミーパターンの組み合わせを自動で算出できることから、従来の設計者の勘と経験で試行錯誤を繰り返しながらダミーパターンを配置している現状のプリント基板の設計方法と比べて、より少ない評価回数で最適ダミーパターンデータ8を得ることができ、ほぼ同様な満足度のパターン設計結果を得ることができる。
さらには、ステップS102において、そのダミーパターンのデータ5として配線方向や配線幅を変化させることにより、各配線層の配線の異方性が及ぼす多層配線基板の複雑なうねり挙動を抑えたダミーパターンの設計が行え、従来の配線の存在しないエリアに一様にパターンを配置する場合と比べて、多層配線基板の反り変形を効果的に抑えることができる。
本発明によると、多層配線基板の反り変形を抑制するためのダミーパターンの配置設計を行うに際し、より効果的な設計を短時間で行うことができ、多層配線基板を搭載している各種電子機器の信頼性の向上に寄与できる。
本発明のプリント基板設計方法に基づくダミーパターン設計フロー図 同実施の形態の多層配線基板の分解図 同実施の形態のダミーエリア抽出工程の説明図 同実施の形態のダミーパターン設定工程の説明図 同実施の形態のダミーパターン設定結果の一例を示した図 同実施の形態の反り形状データから反り評価値Qを算出する工程の説明図 同実施の形態の反り予測曲線を作成する工程の説明図 同実施の形態の反り予測曲線から最適ダミーパターンを探索する工程の説明図 同実施の形態の最適ダミーパターン及び配線パターンを出力する工程の説明図
符号の説明
1 多層配線基板の外形形状のデータ
2 各配線層の配線パターンのデータ
3 電子計算機
4 ダミーエリアのデータ
a1,a2,・・・,a6 ダミーエリアのデータ4の中に登録されたエリア
5 ダミーパターンのデータ
6 反り形状データ
7 反り予測曲線のデータ
8 最適なダミーパターンのデータ

Claims (3)

  1. 多層配線基板の配線時に、基板全体の反り変形を抑制するためのダミーパターンの配置設計を行うに際し、
    前記多層配線基板の外形、各配線層の配線パターンにもとづいてダミーエリアを抽出してそれぞれのダミーエリアのパターンデータを作成し、
    前記作成したダミーパターンのデータをもとに基板全体の反り変形を解析計算し、
    前記解析計算した基板の反り変形を用いて反り変形を予測する反り予測曲線を作成し、
    前記作成した反り予測曲線を用いて基板の反りを最小にする最適なダミーパターンデータを探索し、
    前記探索した最適なダミーパターンデータを用いて前記多層配線基板のパターンデータを作成する
    プリント基板の設計方法。
  2. 前記ダミーパターンのデータのパラメータとして、ダミーパターンの配線方向、配線幅、配線厚み、当該エリアにおける配線材料の占める割合、もしくは異方性を持った弾性率のうち少なくとも1つを使用する
    請求項1に記載のプリント基板の設計方法。
  3. 前記反り予測曲線の作成は、基板上の任意の点における反り変位量の絶対値の総和、または基板上任意の点における曲率のうちいずれかを用いて反り形状をスカラー値で表現した評価値Qに基づいて応答局面法を用いて作成する
    請求項1に記載のプリント基板の設計方法。
JP2005202372A 2005-03-10 2005-07-12 プリント基板の設計方法 Pending JP2007027152A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005202372A JP2007027152A (ja) 2005-07-12 2005-07-12 プリント基板の設計方法
US11/885,831 US7873932B2 (en) 2005-03-10 2006-01-20 Method for analyzing component mounting board
PCT/JP2006/300834 WO2006095498A1 (ja) 2005-03-10 2006-01-20 部品実装基板用解析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005202372A JP2007027152A (ja) 2005-07-12 2005-07-12 プリント基板の設計方法

Publications (1)

Publication Number Publication Date
JP2007027152A true JP2007027152A (ja) 2007-02-01

Family

ID=37787585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005202372A Pending JP2007027152A (ja) 2005-03-10 2005-07-12 プリント基板の設計方法

Country Status (1)

Country Link
JP (1) JP2007027152A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008107983A1 (ja) * 2007-03-07 2008-09-12 Fujitsu Limited 解析装置、解析方法及び解析プログラム
JP2008294410A (ja) * 2007-03-23 2008-12-04 Huawei Technologies Co Ltd プリント回路基板、プリント回路基板の設計方法、及び、最終製品のメインボード
KR101053141B1 (ko) 2009-06-08 2011-08-02 서울과학기술대학교 산학협력단 인쇄회로기판의 휨을 억제하는 더미 패턴 설계 방법
KR101184231B1 (ko) 2011-05-03 2012-09-19 이오에스(주) 가상 시뮬레이션을 이용한 인쇄회로기판의 랜드부 천공 가공 방법
JP2013105921A (ja) * 2011-11-15 2013-05-30 Nippon Telegr & Teleph Corp <Ntt> 半導体装置用多層配線基板
KR101396147B1 (ko) 2013-03-25 2014-05-20 안동대학교 산학협력단 곡면에 회로를 형성하기 위한 3차원 회로패턴의 인쇄정보 취득방법
JP2016162797A (ja) * 2015-02-27 2016-09-05 日本電気株式会社 多層回路基板、実装体、多層回路基板の製造方法、半田付け方法及び実装体の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008107983A1 (ja) * 2007-03-07 2008-09-12 Fujitsu Limited 解析装置、解析方法及び解析プログラム
US7996196B2 (en) 2007-03-07 2011-08-09 Fujitsu Limited Structural analysis of a printed wiring substrate
JP5062249B2 (ja) * 2007-03-07 2012-10-31 富士通株式会社 解析装置、解析方法及び解析プログラム
JP2008294410A (ja) * 2007-03-23 2008-12-04 Huawei Technologies Co Ltd プリント回路基板、プリント回路基板の設計方法、及び、最終製品のメインボード
US8723047B2 (en) 2007-03-23 2014-05-13 Huawei Technologies Co., Ltd. Printed circuit board, design method thereof and mainboard of terminal product
US9519308B2 (en) 2007-03-23 2016-12-13 Huawei Technologies Co., Ltd. Printed circuit board, design method thereof and mainboard of terminal product
KR101053141B1 (ko) 2009-06-08 2011-08-02 서울과학기술대학교 산학협력단 인쇄회로기판의 휨을 억제하는 더미 패턴 설계 방법
KR101184231B1 (ko) 2011-05-03 2012-09-19 이오에스(주) 가상 시뮬레이션을 이용한 인쇄회로기판의 랜드부 천공 가공 방법
JP2013105921A (ja) * 2011-11-15 2013-05-30 Nippon Telegr & Teleph Corp <Ntt> 半導体装置用多層配線基板
KR101396147B1 (ko) 2013-03-25 2014-05-20 안동대학교 산학협력단 곡면에 회로를 형성하기 위한 3차원 회로패턴의 인쇄정보 취득방법
JP2016162797A (ja) * 2015-02-27 2016-09-05 日本電気株式会社 多層回路基板、実装体、多層回路基板の製造方法、半田付け方法及び実装体の製造方法

Similar Documents

Publication Publication Date Title
US7805689B2 (en) Circuit board information acquisition and conversion method, program, and device for the same
JP4294647B2 (ja) プリント基板設計装置とcadシステム
JP2007027152A (ja) プリント基板の設計方法
KR100739407B1 (ko) 유한 요소법을 이용한 구조 분석 방법
US8249736B2 (en) Registration system and method
KR101142881B1 (ko) 해석 장치, 해석 방법 및 해석 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체
JP4450751B2 (ja) メッシュモデル作成方法、シミュレーション装置及びプログラム
US8621402B2 (en) Model-based fill
JP2006261381A (ja) プリント配線基板設計支援装置、プリント配線基板設計支援方法、及びプリント配線基板設計支援プログラム
McCaslin et al. Methodology for modeling substrate warpage using copper trace pattern implementation
JPWO2010021287A1 (ja) 基板の反り予測方法、基板の反り予測システムおよび基板の反り予測プログラム
JP2006344176A (ja) 密度を考慮したマクロ配置設計装置、プログラム及び設計方法
JP5051036B2 (ja) 多層基板解析装置、多層基板解析プログラム及び方法
JP2006293726A (ja) 電子部品の設計方法
JP4618065B2 (ja) 配線パターン設計装置及び方法並びにプログラム
JPWO2009044699A1 (ja) 3次元基板反り解析システム、3次元基板反り解析装置、3次元基板反り解析方法およびプログラム。
JP4481761B2 (ja) 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
JP2006278803A (ja) 基板反り解析方法およびそのシステム、基板の反り解析プログラム。
JP5040363B2 (ja) 解析装置、解析方法及び解析プログラム
JP4575326B2 (ja) 基板レイアウトチェックシステムおよび方法
JP4260149B2 (ja) 板状体解析方法
US8073660B2 (en) Analyzing model creating apparatus and method, and computer-readable storage medium to create a model using a minimum part interval between parts
JP4204524B2 (ja) 解析処理装置
JP4998213B2 (ja) 電気特性見積プログラム、電気特性見積装置および電気特性見積方法
JP2008210983A (ja) 信頼性設計支援方法