JP4204524B2 - 解析処理装置 - Google Patents
解析処理装置 Download PDFInfo
- Publication number
- JP4204524B2 JP4204524B2 JP2004215050A JP2004215050A JP4204524B2 JP 4204524 B2 JP4204524 B2 JP 4204524B2 JP 2004215050 A JP2004215050 A JP 2004215050A JP 2004215050 A JP2004215050 A JP 2004215050A JP 4204524 B2 JP4204524 B2 JP 4204524B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- model
- data
- analysis
- assigned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
(実施の形態1)
図1は解析処理装置を示している。
有限要素法を用いるときに必要となる境界条件12には、拘束条件と荷重条件がある。解析対象物の多層配線基板が取り付け支持されている状態を表すのが拘束条件である。荷重条件には、この多層配線基板のどこかに機械的にかかる力による機械荷重と、温度変化がもたらす解析対象物の膨張・収縮から発生する力による温度荷重がある。
上記の実施の形態の図3(c)に示した要素材料判定の工程では、基材7と銅箔パターン8とが混在する1つのセルについて、基材7と銅箔パターン8との比率に応じて、「すべてが基材7」または「すべてが銅箔パターン8」と材料物性値を判定して簡易的に処理したが、この(実施の形態2)では、各セルの銅箔パターン8の配線幅に応じて個別に材料物性値を判定して処理する点だけが異なっている。
図6は図7(a)に示した単層モデルにおいて、単層モデルの面内での各セルAの材質を自動処理によって判定する処理ルーチンを示している。
ステップS2では、ステップS1のデフォルト値j=0をインクリメントして第1層について計算することを宣言する。
ステップS5では、ステップS4のデフォルト値i=0をインクリメントして要素番号1番のセルAについて計算することを宣言する。
ステップS7では、ステップS6のデフォルト値k=0をインクリメントして要素番号1番のセルAにおけるx軸方向の各位置における配線幅を計算することを宣言する。
ステップS9では、要素番号1番のセルAのすべてのx軸方向の位置について計算したかをチェックする。ここではk=1であるため、ステップS7に戻ってステップS7,ステップS8のルーチンを繰り返して、要素番号1番のセルAのすべてのx軸方向の位置について計算し終えた時にステップS9でこのルーチンから抜けてステップS10を実行する。
ステップS11では、y軸方向の等価物性値Eyを計算する。
Ey=EB(1− Vfy)+ECU・Vfy
なお、EBは基材7の物性値、ECUは銅箔パターン8の物性値である。
ステップS13では、ステップS12のデフォルト値k=0をインクリメントして要素番号1番のセルAにおけるy軸方向の各位置における配線幅を計算することを宣言する。
ステップS15では、要素番号1番のセルAのすべてのy軸方向の位置について計算したかをチェックする。ここではk=1であるため、ステップS13に戻ってステップS13,ステップS14のルーチンを繰り返して、要素番号1番のセルAのすべてのy軸方向の位置について計算し終えた時にステップS15でこのルーチンから抜けてステップS16を実行する。
Vfx=(Rx1+Rx2+・・・・+RxN)/N
ステップS17では、x軸方向の等価物性値Exを計算する。
ステップS18では、ステップS2とステップS5で宣言した第1層の要素番号1番のセルAに対応付けて、図1に示した第4ファイルM4に、配線幅に応じた材料物性値を書き込む。
上記の各実施の形態では、すべての単層モデルの面内での要素分割のセルの形状と大きさが同一であるとして説明したが、面内変形が発生しないまたは小さい範囲については、単層モデルの面内での要素分割のセルの形状と大きさがその他の範囲とは異ならせてモデル規模を低減させることができる。
ステップS1では、単層モデルを最小限の分割数で等間隔に分割する。ここでは初期分割を(a)に示すように4×4とする。
ステップS3では、ステップS2で抽出したセルS11〜S14のすべてについて、基板CADの配線パターン、具体的には、第1のファイルM1の各層の配線パターンのデータ2から(c)に示すように残銅率を計算する。この例では、セルS11〜S13の何れも残銅率が25%、セルS14の残銅率が50%であった。
ステップS8では、ステップS7で抽出したセルS11〜S41のすべてについて、第1のファイルM1の各層の配線パターンのデータ2から(f)に示すように残銅率を計算する。この例では、セルS11,S21,S31,S41の残銅率が20%,15%,10%,20%であった。
ステップS13では、ステップS5とステップS10の少なくとも一方を実行したかチェックし、一方でも実施した場合には、ステップS2に戻って処理を繰り返す。
このように、配線パターンの配置が複雑であり、反り(変位)を精度よく計算したい領域は細かく、そうでない領域は粗くメッシュ分割することにより、換言すると、面内変形が発生しないまたは小さい範囲については、単層モデルの面内での要素分割のセルの形状と大きさがその他の範囲とは異ならせることによって、配線パターンの配置に応じた適正なセル数によって、少ない計算時間で、精度のよい解析結果を得ることができる。
8 銅箔パターン
11 積層シェルモデル
11A 変形した多層配線基板
14 中立面
14A 変形した中立面
d1 積層シェルモデル11の上面から距離
d2 積層シェルモデル11の下面から中立面14までの距離
Claims (2)
- n層(nは2以上の整数)からなる解析対象物の各層を複数のセルに分割する要素分割手段と、
第1層に対する前記分割されたセルごとに予め設定した閾値に基づき材料種類を割り当て、割り当てられた各セルと予め準備された前記解析対象物の外形データと第1層の組成データに基づいて第1層の単層モデルを生成し、続いて第2層に対する前記分割されたセルごとに予め設定した閾値に基づき材料種類を割り当て、割り当てられた各セルと予め準備された前記解析対象物の外形データと第2層の組成データに基づいて第2層の単層モデルを生成し、順次第3層〜第n層までの各単層モデルを順次生成する材料種類割り当て手段と、
前記第1層の単層モデルの2次元データに第1層の厚みデータと積層順序を付与し、続いて前記第2層の単層モデルの2次元データに第2層の厚みデータと積層順序を付与し、続いて第3層〜第n層までの各単層モデルの2次元データに各層に対応する厚みデータと積層順序を付与し、3次元の積層シェルモデルを生成する解析モデル作成処理手段と、
前記積層シェルモデルから中立面の位置を計算し、前記中立面の位置に境界条件を付与し前記中立面の2次元の変形量を計算し、前記中立面の前記変形量と第1層〜第n層の前記厚みデータを用いて前記積層シェルモデルの変形量を計算する計算処理手段と
を有した解析処理装置。 - 解析対象物は、多層配線基板であることを特徴とする請求項1に記載の解析処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004215050A JP4204524B2 (ja) | 2004-07-23 | 2004-07-23 | 解析処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004215050A JP4204524B2 (ja) | 2004-07-23 | 2004-07-23 | 解析処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006039692A JP2006039692A (ja) | 2006-02-09 |
JP4204524B2 true JP4204524B2 (ja) | 2009-01-07 |
Family
ID=35904659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004215050A Expired - Fee Related JP4204524B2 (ja) | 2004-07-23 | 2004-07-23 | 解析処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4204524B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9384314B2 (en) | 2014-02-28 | 2016-07-05 | International Business Machines Corporation | Reduction of warpage of multilayered substrate or package |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4855853B2 (ja) * | 2006-07-05 | 2012-01-18 | 富士通株式会社 | 解析装置、コンピュータの制御方法およびモデル作成プログラム |
JP5051036B2 (ja) * | 2008-07-22 | 2012-10-17 | 富士通株式会社 | 多層基板解析装置、多層基板解析プログラム及び方法 |
JP2010129027A (ja) * | 2008-12-01 | 2010-06-10 | Nec Corp | 組立設計装置、組立設計方法、および組立設計処理プログラム |
JP6089811B2 (ja) * | 2013-03-11 | 2017-03-08 | 株式会社デンソー | プログラム、及び、該プログラムが記憶されたコンピュータ読み取り可能な記録媒体 |
-
2004
- 2004-07-23 JP JP2004215050A patent/JP4204524B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9384314B2 (en) | 2014-02-28 | 2016-07-05 | International Business Machines Corporation | Reduction of warpage of multilayered substrate or package |
US9672323B2 (en) | 2014-02-28 | 2017-06-06 | International Business Machines Corporation | Reduction of warpage of multilayered substrate or package |
Also Published As
Publication number | Publication date |
---|---|
JP2006039692A (ja) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100739407B1 (ko) | 유한 요소법을 이용한 구조 분석 방법 | |
US7873932B2 (en) | Method for analyzing component mounting board | |
US8056027B2 (en) | Characterizing thermomechanical properties of an organic substrate using three-dimensional finite element analysis | |
US8249736B2 (en) | Registration system and method | |
KR101142881B1 (ko) | 해석 장치, 해석 방법 및 해석 프로그램을 기록한 컴퓨터로 판독가능한 기록 매체 | |
US8345955B2 (en) | Characterizing thermomechanical properties of an organic substrate using finite element analysis | |
JP4204524B2 (ja) | 解析処理装置 | |
JP2007027152A (ja) | プリント基板の設計方法 | |
JP5051036B2 (ja) | 多層基板解析装置、多層基板解析プログラム及び方法 | |
CN100511244C (zh) | 零部件安装基板用分析方法 | |
JP4204530B2 (ja) | 部品実装基板用解析方法 | |
JP4260149B2 (ja) | 板状体解析方法 | |
JP2008157746A (ja) | 熱解析方法、熱解析プログラムおよびその熱解析プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP4618065B2 (ja) | 配線パターン設計装置及び方法並びにプログラム | |
US20160283639A1 (en) | Semiconductor Device Design Methods and Conductive Bump Pattern Enhancement Methods | |
JP4204594B2 (ja) | 部品実装基板用解析方法 | |
JP5040363B2 (ja) | 解析装置、解析方法及び解析プログラム | |
Duca et al. | A comprehensive study on BGA block warpage and prediction methodology | |
Monier-Vinard et al. | Delphi style compact modeling by means of genetic algorithms of system in Package devices using composite sub-compact thermal models dedicated to model order reduction | |
JP2007080942A (ja) | 配線モデル化手法およびダミーパターンの生成方法 | |
JP2012003460A (ja) | 三次元実装基板用解析方法 | |
JP5939969B2 (ja) | 多層基板またはパッケージにおける反りの低減 | |
Kumano et al. | High accuracy thermal analysis methodology for semiconductor junction temperatures considering line patterns of multilayered circuit boards | |
CN116842900A (zh) | 半导体结构的设计方法、系统及相关设备 | |
JP2011103054A (ja) | 回路基板の等価回路作成装置、等価回路作成方法、及びそのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070521 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |